JP7380681B2 - 集合基板及びその製造方法 - Google Patents

集合基板及びその製造方法 Download PDF

Info

Publication number
JP7380681B2
JP7380681B2 JP2021515950A JP2021515950A JP7380681B2 JP 7380681 B2 JP7380681 B2 JP 7380681B2 JP 2021515950 A JP2021515950 A JP 2021515950A JP 2021515950 A JP2021515950 A JP 2021515950A JP 7380681 B2 JP7380681 B2 JP 7380681B2
Authority
JP
Japan
Prior art keywords
frame
substrate
aggregate
outer periphery
collective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021515950A
Other languages
English (en)
Other versions
JPWO2020217951A1 (ja
Inventor
義弘 鈴木
強 望月
博茂 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of JPWO2020217951A1 publication Critical patent/JPWO2020217951A1/ja
Application granted granted Critical
Publication of JP7380681B2 publication Critical patent/JP7380681B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は集合基板及びその製造方法に関し、特に、面方向に複数の個別基板を包含する集合基板及びその製造方法に関する。
半導体ICなどの電子部品が内蔵された基板は、通常、集合基板の状態で作製され、最終的に集合基板を個片化することによって多数個取りされる。より多くの基板(個別基板)を同時に作製するためには、集合基板のサイズを大きくする必要があるが、集合基板のサイズが大きくなると、集合基板に反りが発生しやすくなる。これを抑制する方法として、特許文献1には、集合基板の内部に金属枠体を埋め込む方法が提案されている。
特開2009-32826号公報
しかしながら、特許文献1においては、集合基板から複数の個別基板を包含する集合体を切り出す際、金属枠体に沿って集合基板を切断していることから、切断に用いるルーターなどの裁断用具に負担がかかり、歯の摩耗が早いという問題があった。また、集合基板から切り出された集合体にも金属枠体の一部が残存するため、個片化に用いるダイサーなどの裁断用具にも負担がかかる。特に、1枚の集合基板により多くの個別基板を包含させるべく、ダイシングにおける切り代を細く設定する場合には、薄いブレードを使用する必要があることから、金属枠体を切断すると薄いブレードが破損するおそれがあった。
したがって、本発明の目的は、集合基板から複数の個別基板を包含する集合体を切り出す際に、切断に用いるルーターなどの裁断用具の負担を軽減することを目的とする。
本発明による集合基板は、面方向に複数の個別基板を包含する集合基板であって、基板と、複数の個別基板にそれぞれ割り当てられるよう、基板に埋め込まれた複数の電子部品と、複数の個別基板を包含する集合体の外周を取り囲むように配置された第1の枠体と、集合体の外周を取り囲むよう、第1の枠体の内側に配置された第2の枠体とを備えることを特徴とする。
本発明によれば、第1の枠体の内側に第2の枠体が配置されていることから、例えば、第1の枠体を金属材料によって構成し、第2の枠体を非金属材料によって構成すれば、第2の枠体に沿って集合基板を切断することにより、切断に用いるルーターなどの裁断用具の負担を軽減することができる。また、集合基板から切り出された集合体に第1の枠体の一部が残存しないため、薄いブレードを用いて個片化することが可能となる。或いは、第1及び第2の枠体がいずれも金属材料からなる場合であっても、第1の枠体と第2の枠体の境界や、第1の枠体の切れ目又は第2の枠体の切れ目に沿って集合基板を切断すれば、切断に用いるルーターなどの裁断用具の負担を軽減することができる。
本発明において、第1の枠体は、線膨張係数が18ppm以下であり、且つ、ヤング率が60GPa以上である材料からなるものであっても構わない。これによれば、集合基板に生じる反りをより効果的に抑制することが可能となる。
本発明において、第2の枠体は樹脂材料からなるものであっても構わない。これによれば、裁断用具にかかる負担がより軽減される。
本発明において、第1の枠体及び第2の枠体は、基板内において複数の電子部品と同じ層に配置されていても構わない。これによれば、複数の電子部品が規則的に配置される集合体の内部と、電子部品が搭載されない集合体の外周部における実効的な実装密度が平均化されることから、実装密度差に起因する集合基板の反りを抑制することが可能となる。
本発明による集合基板は、集合体を複数備え、第1の枠体は、複数の集合体の全体を取り囲むように配置され、第2の枠体は、複数の集合体を個々に取り囲むように配置されていても構わない。これによれば、より大判である集合基板の強度を十分に確保しつつ、裁断用具の負担を軽減することが可能となる。
本発明において、集合体の外周部にはアライメントマーク又はテスト用端子が設けられており、第2の枠体は、アライメントマーク又はテスト用端子を覆わないよう、集合体の外周を不連続に取り囲んでも構わない。これによれば、第2の枠体の存在によって製造プロセスが阻害されることがない。
本発明による集合基板の製造方法は、面方向に複数の個別基板を包含する集合基板の製造方法であって、複数の個別基板にそれぞれ割り当てられるよう、基板を構成する絶縁層の表面に複数の電子部品を搭載する工程と、複数の個別基板を包含する集合体の外周を取り囲むよう、絶縁層の表面に第1の枠体を配置する工程と、集合体の外周を取り囲むよう、第1の枠体の内側に第2の枠体を配置する工程とを備えることを特徴とする。
本発明によれば、例えば、第1の枠体を金属材料によって構成し、第2の枠体を非金属材料によって構成すれば、第2の枠体に沿って集合基板を切断することにより、切断に用いるルーターなどの裁断用具の負担を軽減することができる。また、この場合、集合基板から切り出した集合体に第1の枠体の一部が残存しないため、薄いブレードを用いて個片化することが可能となる。
本発明において、第2の枠体を配置する工程は、ディスペンサーを用いて樹脂材料を吐出することによって行っても構わない。これによれば、必要な位置に必要な量の樹脂材料を配置することが可能となる。この場合、樹脂材料の吐出を断続的に行っても構わない。これによれば、アライメントマークやテスト用端子を避けて第2の枠体を形成することができる。
このように、本発明によれば、集合基板から複数の個別基板を包含する集合体を切り出す際に、切断に用いるルーターなどの裁断用具の負担を軽減することが可能となる。しかも、集合基板から切り出された集合体に第1の枠体の一部が残存しないため、薄いブレードを用いて個片化することが可能となり、より多くの個別基板を多数個取りすることが可能となる。
図1は、本発明の好ましい実施形態による集合基板10の構成を説明するための模式的な平面図である。 図2は、集合体20の部分的な拡大図である。 図3は、図1に示すA-A線に沿った断面図である。 図4は、集合基板10の製造方法を説明するための工程図である。 図5は、集合基板10の製造方法を説明するための工程図である。 図6は、集合基板10の製造方法を説明するための工程図である。 図7は、集合基板10の製造方法を説明するための工程図である。 図8は、集合基板10の製造方法を説明するための工程図である。 図9は、集合基板10の製造方法を説明するための工程図である。 図10は、集合基板10の製造方法を説明するための工程図である。 図11は、集合基板10の製造方法を説明するための工程図である。 図12は、集合基板10の製造方法を説明するための工程図である。 図13は、集合基板10の製造方法を説明するための工程図である。 図14は、集合基板10の製造方法を説明するための工程図である。 図15は、集合基板10の製造方法を説明するための工程図である。 図16は、集合基板10の製造方法を説明するための工程図である。 図17は、集合基板10の製造方法を説明するための工程図である。 図18は、集合基板10の製造方法を説明するための工程図である。 図19は、集合基板10の製造方法を説明するための工程図である。 図20は、集合基板10の切断位置を説明するための部分的な拡大図である。 図21は、集合基板10から切り出された集合体20の平面図である。 図22は、第2の枠体12が2列に形成されている場合における切断位置の一例を説明するための模式図である。 図23は、第1の枠体11と第2の枠体12が混在している場合における切断位置の一例を説明するための模式図である。 図24は、第1の変形例による集合基板10Aの構成を説明するための模式的な平面図である。 図25は、第2の変形例による集合基板10Bの構成を説明するための模式的な平面図である。 図26は、第3の変形例による集合基板10Cの構成を説明するための模式的な平面図である。 図27は、第4の変形例による集合基板10Dの構成を説明するための模式的な平面図である。
以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。
図1は、本発明の好ましい実施形態による集合基板10の構成を説明するための模式的な平面図である。
図1に示すように、本実施形態による集合基板10は、面方向にマトリクス状に配置された複数の個別基板100を包含するとともに、第1の枠体11及び第2の枠体12を有している。第1の枠体11及び第2の枠体12は、集合基板10を補強することによって反りを低減する役割を果たし、集合基板10の最表面に位置するのではなく、集合基板10を構成する基板の内部に埋め込まれている。個別基板100は、破線Bに沿って集合基板10を切断することによって最終的に個片化される。特に限定されるものではないが、本実施形態においては、複数の個別基板100からなる集合体20を4つ備えている。集合体20は、フォトリソグラフィー工程において、一度に露光されるエリアに相当する。したがって、図1に示す集合基板10の製造プロセスにおいては、4回に分けて露光が行われる。
第1の枠体11は、ステンレスなどの金属、シリコン、セラミックなど、線膨張係数が低く、ヤング率の高い材料からなる枠体であり、複数の集合体20の全体を取り囲むよう、集合基板10の外周に沿って配置されている。第1の枠体11は、板状であっても構わないし、所定の位置に複数の貫通孔やスリットが設けられていても構わない。また、第1の枠体11は、複数のパーツからなるものであっても構わない。第1の枠体11を個別基板100が存在しない集合基板10の外周に設けることにより、集合基板10の強度が高められる。特に、集合基板10の反りを効果的に抑制するためには、第1の枠体11の線膨張係数が18ppm以下であり、且つ、ヤング率が60GPa以上であることが好ましい。また、集合基板10の外周部における実効的な実装密度が第1の枠体11によって高められることから、集合体20と集合基板10の外周部の実装密度の差が低減される。これは、平面位置によって実装密度に差が存在すると、これに起因して集合基板10に反りが発生することから、これを防止するためである。
一方、第2の枠体12は、樹脂材料、ガラス材料、カーボン、ドレス材など、第1の枠体11よりも切断が容易な材料、例えば非金属材料からなる枠体であり、各集合体20の外周を取り囲むよう、第1の枠体11の内側に配置されている。但し、後述するように、第2の枠体12を避けて裁断可能な構成であれば、第2の枠体12についても金属材料を用いることも可能である。第2の枠体12は、主に、集合体20の外周部、例えば隣接する2つの集合体20の境界部分における実効的な実装密度を高めることにより、集合体20の外周部の実装密度を高める役割を果たす。第2の枠体12は連続的な枠状体である必要はなく、図2に示す拡大図のように、断続的かつ不連続に配置されていても構わない。図2に示す例では、集合体20の外周部にアライメントマーク13及びテスト用端子14が設けられており、第2の枠体12は、アライメントマーク13及びテスト用端子14を覆わないよう、これらを避けて不連続に配置されている。
図3は、図1に示すA-A線に沿った断面図である。
図3には、1個の個別基板100と第1の枠体11及び第2の枠体12が示されている。図3において符号100で示す部分が1個の個別基板100に相当し、最終的に個片化される。個別基板100は、4層の絶縁層111~114と、絶縁層111~114の各表面に位置する導体層L1~L4を有している。特に限定されるものではないが、最下層に位置する絶縁層111及び最上層に位置する絶縁層114は、ガラス繊維などの芯材にエポキシなどの樹脂材料を含浸させたコア層であっても構わない。これに対し、絶縁層112,113は、ガラスクロスなどの芯材を含まない樹脂層であっても構わない。特に、絶縁層111,114の熱膨張係数は、絶縁層112,113の熱膨張係数よりも小さいことが好ましい。このように、樹脂層である絶縁層112,113をコア層である絶縁層111,114で挟み込む構造とすれば、個別基板100の厚さが薄い場合であっても十分な機械的強度を得ることが可能となる。
最上層に位置する絶縁層114及びその表面に形成された導体層L1の一部は、ソルダーレジスト121によって覆われている。同様に、最下層に位置する絶縁層111及びその表面に形成された導体層L4の一部は、ソルダーレジスト122によって覆われている。特に限定されるものではないが、ソルダーレジスト121は個別基板100の上面101を構成し、ソルダーレジスト122は個別基板100の下面102を構成する。図示しないが、個別基板100の上面101には、キャパシタやインダクタなどの電子部品を搭載することができる。下面102にはマザーボードと接続されるユーザー端子を形成することができる。或いは、個別基板100を上下反転し、下面102に電子部品を搭載しても構わない。
図3に示すように、個別基板100は、絶縁層113に埋め込まれた電子部品130を有している。電子部品130は例えば半導体ICであり、再配線層133が設けられた主面131が上面101側を向いて絶縁層113で覆われ、裏面132が下面102側を向いて絶縁層112で覆われている。図3には電子部品130を1個だけ図示しているが、2個以上の電子部品130を埋め込んでも構わない。
電子部品130と同じ層には、第1の枠体11及び第2の枠体12が埋め込まれている。第1の枠体11及び第2の枠体12は、集合基板10を補強するとともに、電子部品130が埋め込まれない集合体20の外周部分に配置されることによって、実装密度を平均化する役割を果たす。第1の枠体11及び第2の枠体12は、個別基板100の外側にあるため、最終製品には残らない。
導体層L1は、配線パターン141を含んでいる。配線パターン141のうち、ソルダーレジスト121で覆われていない部分は、個別基板100の外部端子を構成する。
導体層L2は、配線パターン142を含んでいる。配線パターン142の一部は、絶縁層114を貫通して設けられた複数のビア導体151を介して、導体層L1の配線パターン141に接続されている。また、配線パターン142の別の一部は、平面視で電子部品130と重なる位置に設けられたビア導体152を介して、電子部品130の再配線層133に接続されている。
導体層L3は、配線パターン143を含んでいる。配線パターン143の一部は、絶縁層112,113を貫通して設けられた複数のビア導体153を介して、導体層L2の配線パターン142に接続されている。ビア導体153は、平面視で電子部品130と重ならない位置に配置されている。
導体層L4は、配線パターン144を含んでいる。配線パターン144の一部は、絶縁層111を貫通して設けられた複数のビア導体154を介して、導体層L3の配線パターン143に接続されている。また、配線パターン144のうち、ソルダーレジスト122で覆われていない部分は、端子電極を構成する。
次に、本実施形態による集合基板10の製造方法について説明する。
図4~図19は、本実施形態による集合基板10の製造方法を説明するための工程図であり、図1に示すA-A線に沿った断面を示している。
まず、図4に示すように、ガラス繊維などの芯材を含む絶縁層111の両面にCu等の導体箔からなる導体層L3,L4が貼合されてなる基材(ワークボード)、すなわち両面CCL(Copper Clad Laminate)を準備する。絶縁層111に含まれる芯材の厚みは、ハンドリングを容易にするための適度な剛性を確保するため、40μm以上であることが望ましい。なお、導体層L3,L4の材質については特に制限されず、上述したCuの他、例えば、Au、Ag、Ni、Pd、Sn、Cr、Al、W、Fe、Ti、SUS材等の金属導電材料が挙げられ、これらの中でも、導電率やコストの観点からCuを用いることが好ましい。後述する他の導体層L1,L2についても同様である。
また、絶縁層111に用いる樹脂材料は、シート状又はフィルム状に成形可能なものであれば特に制限されず使用可能であり、ガラスエポキシの他、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂(BTレジン)、ポリフェニレエーテル(ポリフェニレンエーテルオキサイド)樹脂(PPE,PPO)、シアネートエステル樹脂、エポキシ+活性エステル硬化樹脂、ポリフェニレンエーテル樹脂(ポリフェニレンオキサオド樹脂)、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂、若しくはベンゾオキサジン樹脂の単体、又は、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも1種の金属を含む金属酸化物粉末を添加した材料を用いることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。さらに、絶縁層111に含まれる芯材としては、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料を挙げることができる。後述する他の絶縁層112~114についても同様である。
次に、図5に示すように、例えばフォトリソグラフィー法など公知の手法を用いて導体層L3をパターニングすることにより、配線パターン143を形成する。この時、電子部品130の搭載領域と重ならない位置に、アライメントマークとして機能する開口部Cを導体層L3に形成しておく。
次に、図6に示すように、導体層L3を埋め込むよう、絶縁層111の表面に例えば未硬化(Bステージ状態)の樹脂シート等を真空圧着等によって積層することにより、絶縁層112を形成する。
次に、図7に示すように、絶縁層112上に電子部品130を載置する。電子部品130は、主面131が上側を向くよう、フェースアップ方式で搭載される。電子部品130が半導体ICである場合、シリコン基板が例えば200μm以下、より好ましくは50~100μm程度に薄型化されていても構わない。電子部品130を搭載する際には、開口部Cからなるアライメントマークを画像認識することによって電子部品130の位置決めを行う。
次に、図8に示すように、絶縁層112上に第1の枠体11を載置した後、図9に示すように、第1の枠体11の内側に第2の枠体12を形成する。第2の枠体12の形成は、ディスペンサーを用いて樹脂材料を吐出することによって行うことができる。この時、図2を用いて説明したように、アライメントマーク13及びテスト用端子14が第2の枠体12によって覆わないよう、樹脂材料の吐出を断続的に行うことが好ましい。
次に、図10に示すように、電子部品130、第1の枠体11及び第2の枠体12を覆うように絶縁層113及び導体層L2を形成する。絶縁層113の形成は、例えば、未硬化又は半硬化状態の熱硬化性樹脂を塗布した後、未硬化樹脂の場合それを加熱して半硬化させ、さらに、プレス手段を用いて導体層L2とともに硬化成形することが好ましい。絶縁層113は、電子部品130の埋め込みを妨げる繊維が含まれない樹脂シートが望ましい。これにより、絶縁層113と、導体層L2、絶縁層112及び電子部品130との密着性が向上する。この時、集合体20の外周部分には第1の枠体11及び第2の枠体12が存在することから、集合体20の外周部分において絶縁層113及び導体層L2に凹みが生じることがなく、平坦性が保たれる。
ここで、絶縁層113及び導体層L2の平坦性をより高めるためには、個別基板100となる領域A0における単位面積当たりの電子部品130の体積(占積率)と、第1の枠体11が設けられる領域A1における単位面積当たりの第1の枠体11の体積(占積率)と、第2の枠体12が設けられる領域A2における単位面積当たりの第2の枠体12の体積(占積率)がほぼ一致していることが好ましい。或いは、領域A0における単位面積当たりの電子部品130の体積(占積率)と、第1の枠体11又は第2の枠体12が設けられる領域A3における単位面積当たりの第1の枠体11及び第2の枠体12の体積(占積率)をほぼ一致させても構わない。ここで、領域A0のエッジは、個別基板100に個片化する際の切断線、つまり破線Bによって定義される。また、領域A1の外側エッジは集合基板10の端部Eによって定義され、領域A1の内側エッジは集合基板10から集合体20を切り出す際の切断線、つまり破線Dによって定義される。さらに、領域A2の外側エッジは破線Dによって定義され、領域A2の内側エッジは最も外側に位置する破線Bによって定義される。
次に、図11に示すように、例えばフォトリソグラフィー法など公知の手法を用いて導体層L2の一部をエッチングにより除去することにより、絶縁層113を露出させる開口部162,163を形成する。このうち、開口部162は電子部品130の再配線層133と重なる位置に形成され、開口部163は電子部品130と重ならず、且つ、導体層L3の配線パターン143と重なる位置に形成される。
次に、図12に示すように、導体層L2をマスクとしてレーザー加工又はブラスト加工を行うことにより、導体層L2で覆われていない部分における絶縁層113,112を除去する。これにより、導体層L2の開口部162に対応する位置には、絶縁層113にビア152aが形成され、電子部品130の再配線層133が露出する。同様に、導体層L2の開口部163に対応する位置には、絶縁層113,112にビア153aが形成され、導体層L3の配線パターン143が露出する。
次に、図13に示すように、無電解メッキ及び電解メッキを施すことにより、ビア152a,153aの内壁にビア導体152,153をそれぞれ形成する。これにより、ビア導体152,153を介して、電子部品130の再配線層133及び導体層L3の配線パターン143が導体層L2に接続される。
次に、図14に示すように、導体層L2をフォトリソグラフィー法など公知の手法によってパターニングすることにより、配線パターン142を形成する。配線パターン142の一部は、平面視で電子部品130の再配線層133と重なっている。
次に、図15に示すように、導体層L2を埋め込むよう、絶縁層114と導体層L1が積層されたシートを真空熱プレスする。絶縁層114の厚みは、絶縁層111と同じであっても構わない。
次に、図16に示すように、例えばフォトリソグラフィー法など公知の手法を用いて導体層L1,L4の一部をエッチングにより除去することにより、導体層L1に絶縁層114を露出させる開口部161を形成し、導体層L4に絶縁層111を露出させる開口部164を形成する。このうち、開口部161は配線パターン142と重なる位置に形成され、開口部164は配線パターン143と重なる位置に形成される。
次に、図17に示すように、導体層L1,L4をマスクとしてレーザー加工又はブラスト加工を行うことにより、導体層L1で覆われていない部分における絶縁層114を除去するとともに、導体層L4で覆われていない部分における絶縁層111を除去する。これにより、導体層L1の開口部161に対応する位置には、絶縁層114にビア151aが形成され、導体層L2の配線パターン142が露出する。また、導体層L4の開口部164に対応する位置には、絶縁層111にビア154aが形成され、導体層L3の配線パターン143が露出する。
次に、図18に示すように、無電解メッキ及び電解メッキを施すことにより、ビア151a,154aの内壁にビア導体151,154をそれぞれ形成する。これにより、ビア導体151を介して、導体層L2の配線パターン142が導体層L1に接続される。また、ビア導体154を介して、導体層L3の配線パターン143が導体層L4に接続される。
次に、図19に示すように、導体層L1,L4をフォトリソグラフィー法など公知の手法によってパターニングすることにより、導体層L1に配線パターン141を形成し、導体層L4に配線パターン144を形成する。そして、所定の平面位置にソルダーレジスト121,122を形成すれば、本実施形態による集合基板10が完成する。
集合基板10が完成した後は、集合基板10を切断することによって複数の個別基板100に個片化される。個片化は、まず、ルーターなどの裁断用具を用いて集合基板10から4つの集合体20を切り出し、次に、ダイサーなどの裁断用具を用いて集合体20から多数の個別基板100を個片化することにより行う。集合基板10から4つの集合体20を切り出す際には、図20に示す破線Dに沿って切り出される。破線Dは、第1の枠体11と重なることなく、第2の枠体12と重なる位置に設定される。これにより、第1の枠体11と重なる位置で裁断する場合と比べ、ルーターなどの裁断用具にかかる負担が大幅に軽減される。切り出された集合体20は、図21に示すように第1の枠体11が含まれておらず、外周に第2の枠体12が残存した状態となる。そして、図20及び図21に示す破線Bに沿って集合体20を切断すれば、複数の個別基板100を取り出すことができる。
ここで、図22に示す例のように、第2の枠体12が2列に形成され、且つ、隣接する第2の枠体12の間にダイサーなどの裁断用具を通過可能な隙間が存在する場合、破線D及びBを図22に示す位置に設定すれば、第2の枠体12が金属からなる場合であっても、ルーターやダイサーなどの裁断用具にかかる負担を軽減することができる。さらに、図23に示す例のように、破線Dに沿って第1の枠体11と第2の枠体12が混在している場合であっても、破線D及びBを図23に示す位置に設定すれば、ルーターやダイサーなどの裁断用具にかかる負担を軽減することができる。
以上説明したように、本実施形態による集合基板10は、第1の枠体11の内側に第2の枠体12が設けられていることから、第2の枠体12に沿って集合基板10を切断すれば、ルーターなどの裁断用具にかかる負担を大幅に軽減することが可能となる。しかも、切り出された集合体20には第1の枠体11が残存しないことから、集合体20を複数の個別基板100に個片化する際に、ダイサーなどの裁断用具にかかる負担も軽減される。これにより、より薄いブレードを使用できることから、取り個数を増やすことも可能となる。
図24は、第1の変形例による集合基板10Aの構成を説明するための模式的な平面図である。
図24に示す集合基板10Aは、個々の集合体20が第1の枠体11で囲まれている点において、図1に示した集合基板10と相違している。図24に示す集合基板10Aが例示するように、第1の枠体11及び第2の枠体12が複数の集合体20を個々に取り囲むように配置されていても構わない。
図25は、第2の変形例による集合基板10Bの構成を説明するための模式的な平面図である。
図25に示す集合基板10Bは、集合体20の角部において第2の枠体12が省略されている点において、図24に示した集合基板10Aと相違している。図25に示す集合基板10Bが例示するように、集合体20の角部において第2の枠体12を省略しても構わない。
図26は、第3の変形例による集合基板10Cの構成を説明するための模式的な平面図である。
図26に示す集合基板10Cは、集合体20を8つ(2列×4行)備えている点において、図1に示した集合基板10と相違している。図26に示す集合基板10Cが例示するように、一つの集合基板に含まれる集合体20の数は特に限定されない。
図27は、第4の変形例による集合基板10Dの構成を説明するための模式的な平面図である。
図27に示す集合基板10Dは、集合体20が2分割されている点において、図24に示した集合基板10Aと相違している。これにより、第1の枠体11で囲まれた4エリア(2列×2行)のそれぞれに2つの集合体20が含まれることになる。図27に示す集合基板10Dが例示するように、第1の枠体11で囲まれた各エリアに含まれる集合体20の数は特に限定されない。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
10,10A~10D 集合基板
11 第1の枠体
12 第2の枠体
13 アライメントマーク
14 テスト用端子
20 集合体
100 個別基板
101 上面
102 下面
111~114 絶縁層
121,122 ソルダーレジスト
130 電子部品
131 主面
132 裏面
133 再配線層
141~144 配線パターン
151~154 ビア導体
151a~154a ビア
161~164 開口部
C 開口部
L1~L4 導体層

Claims (9)

  1. 面方向に複数の個別基板を包含する集合基板であって、
    基板と、
    前記複数の個別基板にそれぞれ割り当てられるよう、前記基板に埋め込まれた複数の電子部品と、
    前記複数の個別基板を包含する集合体の外周を取り囲むように配置された第1の枠体と、
    前記集合体の外周を取り囲むよう、前記第1の枠体の内側に配置された第2の枠体と、を備え
    前記第1の枠体は金属材料からなり、前記第2の枠体は非金属材料からなることを特徴とする集合基板。
  2. 前記第1の枠体は、線膨張係数が18ppm以下であり、且つ、ヤング率が60GPa以上である材料からなることを特徴とする請求項1に記載の集合基板。
  3. 前記第2の枠体は、樹脂材料からなることを特徴とする請求項1又は2に記載の集合基板。
  4. 前記第1の枠体及び第2の枠体は、前記基板内において前記複数の電子部品と同じ層に配置されていることを特徴とする請求項1乃至のいずれか一項に記載の集合基板。
  5. 前記集合体を複数備え、
    前記第1の枠体は、前記複数の集合体の全体を取り囲むように配置され、
    前記第2の枠体は、前記複数の集合体を個々に取り囲むように配置されていることを特徴とする請求項1乃至のいずれか一項に記載の集合基板。
  6. 前記集合体の外周部にはアライメントマーク又はテスト用端子が設けられており、
    前記第2の枠体は、前記アライメントマーク又はテスト用端子を覆わないよう、前記集合体の外周を不連続に取り囲むことを特徴とする請求項1乃至のいずれか一項に記載の集合基板。
  7. 面方向に複数の個別基板を包含する集合基板であって、
    基板と、
    前記複数の個別基板にそれぞれ割り当てられるよう、前記基板に埋め込まれた複数の電子部品と、
    前記複数の個別基板を包含する集合体の外周を取り囲むように配置された第1の枠体と、
    前記集合体の外周を取り囲むよう、前記第1の枠体の内側に配置された第2の枠体と、を備え、
    前記集合体の外周部にはアライメントマーク又はテスト用端子が設けられており、
    前記第2の枠体は、前記アライメントマーク又はテスト用端子を覆わないよう、前記集合体の外周を不連続に取り囲むことを特徴とする集合基板。
  8. 面方向に複数の個別基板を包含する集合基板の製造方法であって、
    前記複数の個別基板にそれぞれ割り当てられるよう、基板を構成する絶縁層の表面に複数の電子部品を搭載する工程と、
    前記複数の個別基板を包含する集合体の外周を取り囲むよう、前記絶縁層の表面に第1の枠体を配置する工程と、
    前記集合体の外周を取り囲むよう、前記第1の枠体の内側に第2の枠体を配置する工程と、を備え
    前記第2の枠体を配置する工程は、ディスペンサーを用いて樹脂材料を吐出することによって行うことを特徴とする集合基板の製造方法。
  9. 前記樹脂材料の吐出を断続的に行うことを特徴とする請求項に記載の集合基板の製造方法。
JP2021515950A 2019-04-26 2020-04-06 集合基板及びその製造方法 Active JP7380681B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019086224 2019-04-26
JP2019086224 2019-04-26
PCT/JP2020/015527 WO2020217951A1 (ja) 2019-04-26 2020-04-06 集合基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPWO2020217951A1 JPWO2020217951A1 (ja) 2020-10-29
JP7380681B2 true JP7380681B2 (ja) 2023-11-15

Family

ID=72942256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021515950A Active JP7380681B2 (ja) 2019-04-26 2020-04-06 集合基板及びその製造方法

Country Status (3)

Country Link
JP (1) JP7380681B2 (ja)
TW (1) TWI756659B (ja)
WO (1) WO2020217951A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347452A (ja) 2002-05-27 2003-12-05 Tdk Corp 電子部品用構造物
JP2004146766A (ja) 2002-08-27 2004-05-20 Kyocera Corp 多数個取り多層配線基板
JP2005159183A (ja) 2003-11-27 2005-06-16 Kyocera Corp 電子装置の製造方法
JP2009218240A (ja) 2008-03-07 2009-09-24 Ngk Spark Plug Co Ltd 多数個取り基板
JP2009289848A (ja) 2008-05-28 2009-12-10 Ngk Spark Plug Co Ltd 多層配線基板の中間製品、多層配線基板の製造方法
JP2013149874A (ja) 2012-01-23 2013-08-01 Kyocer Slc Technologies Corp 多数個取り配線基板の組立体および多数個取り配線基板の組立方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8572839B2 (en) * 2008-11-07 2013-11-05 Ibiden Co., Ltd. Fabrication method for multi-piece board
JP6158553B2 (ja) * 2013-03-28 2017-07-05 株式会社ケーヒン 樹脂筐体
JP2015046450A (ja) * 2013-08-28 2015-03-12 イビデン株式会社 プリント配線板
TWM503066U (zh) * 2015-03-17 2015-06-11 He Gang Tian Technology Co Ltd 基板固定之治具

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347452A (ja) 2002-05-27 2003-12-05 Tdk Corp 電子部品用構造物
JP2004146766A (ja) 2002-08-27 2004-05-20 Kyocera Corp 多数個取り多層配線基板
JP2005159183A (ja) 2003-11-27 2005-06-16 Kyocera Corp 電子装置の製造方法
JP2009218240A (ja) 2008-03-07 2009-09-24 Ngk Spark Plug Co Ltd 多数個取り基板
JP2009289848A (ja) 2008-05-28 2009-12-10 Ngk Spark Plug Co Ltd 多層配線基板の中間製品、多層配線基板の製造方法
JP2013149874A (ja) 2012-01-23 2013-08-01 Kyocer Slc Technologies Corp 多数個取り配線基板の組立体および多数個取り配線基板の組立方法

Also Published As

Publication number Publication date
TW202102074A (zh) 2021-01-01
WO2020217951A1 (ja) 2020-10-29
TWI756659B (zh) 2022-03-01
JPWO2020217951A1 (ja) 2020-10-29

Similar Documents

Publication Publication Date Title
JP5581519B2 (ja) 半導体パッケージとその製造方法
JP4487271B2 (ja) 集合基板及びその製造方法
US8058562B2 (en) Wiring substrate and method of manufacturing the same
JP2009032823A (ja) 電子部品内蔵基板及びその製造方法
JP4285707B2 (ja) 半導体装置
KR20120035007A (ko) 인쇄회로기판의 제조방법
JP2009032824A (ja) 電子部品内蔵基板及びその製造方法
JP2004221417A (ja) 半導体装置およびその製造方法
JP7380681B2 (ja) 集合基板及びその製造方法
JP2016048768A (ja) 配線板及び半導体装置の製造方法
JP7486934B2 (ja) 回路基板
JP4316622B2 (ja) 半導体装置の製造方法
JP5302927B2 (ja) 多層配線基板の製造方法
JP2009246404A (ja) 半導体装置の製造方法
KR101321185B1 (ko) 캐리어 부재
JP4316623B2 (ja) 半導体装置の製造方法
JP4461801B2 (ja) 半導体装置およびその製造方法
CN113066767B (zh) 临时承载板及其制作方法和封装基板的制造方法
JP7435043B2 (ja) 電子部品内蔵回路基板及びその製造方法
KR101618663B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
JP7435306B2 (ja) キャビティを有する回路基板及びその製造方法
JP7272046B2 (ja) 電子部品内蔵回路基板及びその製造方法
TWI741176B (zh) 基底條與具有其之電子部件封裝
JP7318428B2 (ja) 電子部品内蔵回路基板及びその製造方法
JP7225787B2 (ja) 半導体ic内蔵回路基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231016

R150 Certificate of patent or registration of utility model

Ref document number: 7380681

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150