CN101507373A - 布线板、使用布线板的半导体器件、及其制造方法 - Google Patents

布线板、使用布线板的半导体器件、及其制造方法 Download PDF

Info

Publication number
CN101507373A
CN101507373A CNA2007800317039A CN200780031703A CN101507373A CN 101507373 A CN101507373 A CN 101507373A CN A2007800317039 A CNA2007800317039 A CN A2007800317039A CN 200780031703 A CN200780031703 A CN 200780031703A CN 101507373 A CN101507373 A CN 101507373A
Authority
CN
China
Prior art keywords
metal film
wiring
insulating barrier
wiring plate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800317039A
Other languages
English (en)
Inventor
菊池克
山道新太郎
村井秀哉
船矢琢央
森健太郎
前田武彦
本多广一
小川健太
塚野纯
Original Assignee
NEC Electronics Corp
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp, NEC Corp filed Critical NEC Electronics Corp
Publication of CN101507373A publication Critical patent/CN101507373A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098—Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method

Abstract

一种布线板，具有：绝缘层，以使其被绝缘层相互绝缘的方式形成的多个布线层，以及在绝缘层中形成以连接布线层的多个通道。在布线层当中，在绝缘层一个表面内形成的表面布线层包括从那个表面暴露的第一金属膜，和嵌入绝缘层并堆叠在第一金属膜上的第二金属膜。第一金属膜的边缘在第二金属膜的扩展方向上从第二金属膜的边缘凸出。如此设计嵌入绝缘层的布线层的形状，可以获得高可靠性的布线板，该布线板可以有效地防止制造过程中的侧蚀刻，并能适合于小型化和高致密度的布线封装。

Description

布线板、使用布线板的半导体器件、及其制造方法
技术领域
本发明涉及其上要安装半导体元件的布线板，安装在布线板上的半导体元件所形成的半导体器件，以及它们的制造方法；特别是涉及具有优异高速传输特性和安装可靠性的薄型布线板，使用这种布线板的半导体器件，以及它们的制造方法。
背景技术
从便携式设备可以看出，现今电子设备最基本的发展方向是获得更小、更薄和更致密封装的机身。而且，半导体元件在速度和功能上的改进已增加了它们的端子数目，这就要求设备安装和半导体元件安装所用的布线板应该更薄、更轻和更适合致密封装。
典型的布线板是那些带有穿透孔的板例如装配板。但是，这种装配板是厚板，并且穿透孔也使装配板不适合高速信号转输。
同时，也已经使用薄板例如带式衬底。但是，它们的制造方法只允许它们具有一或两级布线层，而且带式衬底的高弹性使它们在形成图案时位置精度比装配板差。由于这些因素，那些薄板不能满足高致密度封装的现行要求。
为了解决这些问题，专利文献1至专利文献3公开了一种在准备好的支撑衬底上形成布线结构，并在形成布线结构以后除去支撑衬底的方法，由此形成没有穿透孔的无心衬底(coreless substrate)。
专利文献1：未审日本专利申请特许公开No.2002-83893
专利文献2：未审日本专利申请特许公开No.2002-198462
专利文献3：未审日本专利申请特许公开No.2006-049819
发明内容
本发明要解决的问题
但是，在专利文献1至专利文献3中公开的常规布线板具有下面的问题。当嵌入绝缘层中的电极通过蚀刻支撑衬底而暴露时，可溶解在所使用的蚀刻溶液中的电极材料，依靠不能溶解在所使用的蚀刻溶液中的金属材料保护，然而电极却被经过侧壁渗透到那里的蚀刻溶液从它的侧面蚀刻。这种侧蚀刻限制了最终所要形成的布线图案的尺寸，使它们难以满足小型化和致密封装的要求。
本发明是鉴于这个问题而做出的，本发明的一个目的是提供一种布线板，使用这种布线板的半导体器件，以及它们的制造方法，通过布线层形状的设计方案使得在制造过程中有效地防止侧蚀刻，因此是可靠的并适用于将要嵌入绝缘层的布线层的小型化和高致密度封装。
解决问题的方法
根据本发明的布线板包括：绝缘层；以被绝缘层相互绝缘的方式形成的多个布线层；以及形成在绝缘层中以连接布线层的多个通道(via)，其中，布线层包括形成在绝缘层的一个表面内的表面布线层，表面布线层包括从上述那个表面暴露的第一金属膜和嵌入绝缘层并堆叠在第一金属膜上的第二金属膜，以及第一金属膜的边缘在第二金属膜的扩展方向上从第二金属膜的边缘凸出。
第一金属膜的外表面可处于从绝缘层的那个表面凹进的位置。
在其处形成有第一金属膜的绝缘层中的凹进部分，可具有在位置上与第一金属膜的边缘相一致的侧表面。
在其处形成第一金属膜的绝缘层中的凹进部分，可具有处于比第一金属膜的边缘更向外的侧表面。
根据本发明的另一布线板包括：绝缘层；被绝缘层相互绝缘的多个布线层；以及形成在绝缘层中以连接布线层的多个通道，其中，布线层包括多个表面布线层，每个表面布线层形成在绝缘层的一个表面上，表面布线层包括从上述那个表面暴露的第一金属膜和嵌入绝缘层并堆叠在第一金属膜上的第二金属膜，第一金属膜的边缘在位置上与第二金属膜的边缘相一致，第一金属膜的外表面处于从绝缘层的上述那个表面凹进的位置，并且，在其处形成有第一金属膜的绝缘层中的凹进部分，具有比第一金属膜的边缘更向外的侧表面。
第一金属膜和第二金属膜可由相同的材料制成。
优选地，第一金属膜由从金、银、镍、铜、铝、钯、铂、铑、锡和焊料组成的组中选择的一种金属制成，或由从这个组中选择的多种金属堆叠在一起制成。
优选地，第二金属膜由从金、银、镍、铜、铝、钯、铂、铑、锡和焊料组成的组中选择的一种金属制成，或由从这个组中选择的多种金属堆叠在一起制成。
通道可以不与一部分表面布线层相连。
金属框架可提供在绝缘层的任一表面或者两个表面上。
优选地，在绝缘层的与上述那个表面相对的表面上形成第二电极，表面布线层的一部分用作第一电极，以及在绝缘层的任一表面或者两个表面上形成阻焊层，使得阻焊层具有暴露第一电极或第二电极的全部或一部分的开口。
蚀刻阻挡层和支撑衬底可形成在根据本发明的上述布线板的上述那个表面上，其顺序是使蚀刻阻挡层在上述那个表面上。
蚀刻阻挡层可在上述那个表面的整个表面上形成。
蚀刻阻挡层的边缘可在第一金属膜的扩展方向上从第一金属膜凸出，或者可在位置上与第一金属膜的边缘相一致。
优选地，支撑衬底由导电材料，或者在绝缘材料表面上堆叠导电材料所构成的复合材料制成。
优选地，蚀刻阻挡层由与支撑衬底的导电材料以及第一金属膜的材料不同的材料制成。
优选地，第二电极形成在绝缘层的与上述那个表面相对的表面上，以及阻焊层形成为具有暴露第二电极的全部或一部分的开口。
根据本发明的半导体器件，其特征在于一个或多个半导体元件与上述布线板相连。
优选地，半导体元件与布线板之间通过倒装芯片键合和线键合中的至少一种键合相连。
根据本发明的布线板的制造方法，包括：在支撑衬底上形成蚀刻阻挡层的步骤；通过在蚀刻阻挡层上形成第一金属膜并且在第一金属膜上堆叠被包含在第一金属膜内的第二金属膜，形成表面布线层的步骤；形成绝缘层以覆盖支撑衬底、蚀刻阻挡层和表面布线层的步骤；在绝缘层中形成通道的步骤；以及在绝缘层上形成第二布线层的步骤。
蚀刻阻挡层可在支撑衬底的整个表面上形成。
制造方法可包括：在形成绝缘层的步骤以前蚀刻第二金属膜的步骤。
根据本发明的布线板的另一制造方法，包括：在支撑衬底上形成蚀刻阻挡层的步骤；通过在蚀刻阻挡层上形成包含在蚀刻阻挡层内的第一金属膜并且在第一金属膜上堆叠第二金属膜，形成表面布线层的步骤；形成绝缘层以覆盖支撑衬底、蚀刻阻挡层和表面布线层的步骤；在绝缘层中形成通道的步骤；以及在绝缘层上形成第二布线层的步骤。
该制造方法可包括：在绝缘层的与形成表面布线层的那个表面相对的表面上形成第二电极的步骤；以及形成阻焊层使其具有暴露第二电极的全部或一部分的开口的步骤。
根据本发明的布线板的另一制造方法，包括用上述布线板的制造方法在支撑衬底的两个表面上形成布线板，并且扯开支撑衬底而获得两块布线板。
该制造方法可包括：除去支撑衬底的步骤；以及除去蚀刻阻挡层的步骤。
支撑衬底可在除去支撑衬底的步骤中，全部除去。
支撑衬底可在除去支撑衬底的步骤中，部分保留。
优选地，该制造方法包括在除去蚀刻阻挡层的步骤以后形成具有开口的阻焊层的步骤，其中，表面布线层的一部分用作电极，并且开口暴露该电极的全部或一部分。
根据本发明的半导体器件的制造方法，包括在由上述布线板的制造方法形成的布线板上安装半导体元件的步骤。
制造方法可包括：在安装半导体元件的步骤以后除去支撑衬底的步骤；以及除去蚀刻阻挡层的步骤。
支撑衬底可在除去支撑衬底的步骤中，全部除去。
支撑衬底可在除去支撑衬底的步骤中，部分保留。
优选地，该制造方法包括在除去蚀刻阻挡层的步骤以后形成具有开口的阻焊层的步骤，其中，表面布线层的一部分用作电极，并且开口暴露该电极的全部或一部分。
根据本发明的半导体器件的制造方法，优选地半导体元件与布线板之间通过倒装芯片键合和线键合中的至少一种键合相连。
发明效果
根据本发明，在绝缘层的一个表面上形成并且其表面暴露的表面布线层由第一金属膜和第二金属膜构成，它们堆叠的顺序是第一金属膜比第二金属膜更紧靠绝缘层的上述那个表面，并且第一金属膜的边缘在第二金属膜的扩展方向上从第二金属膜的边缘凸出。这使第二金属膜能避免制造过程中的侧蚀刻，并且即使需要在布线板上形成等于或小于50μm的微细连线的情况下，也能以高产量制造布线板。由此，有可能稳定地形成甚至等于或小于10μm的连线，这将是今后所要求的。
因为由第一金属膜和第二金属膜构成的表面布线层嵌入绝缘层中而且它的表面暴露，所以能接受超声波连接方式例如线键合，同时所引起的超声吸收(弛豫)比表面布线层从绝缘层凸出的布线结构所引起的小，因此能实现稳定的连接。
进一步，因为表面布线层嵌入绝缘层中，当布线板上的半导体器件安装到另外的衬底或类似物上时，所受的应力能被整个布线板吸收，这能提高二次安装的可靠性。
因为表面布线层由从绝缘层的上述那个表面暴露的第一金属膜和第二金属膜构成，从而前者作为连接用的金属膜，后者作为减小线电阻用的金属膜，所以连接电极的面积能够做大，同时，具有低电阻值的第二金属膜距离相邻图案能有尽可能大的间隙，这使我们能改善连接的可靠性，并且增加对相邻图案之间的迁移的抵抗性。特别是，在第二金属膜由易于迁移的铜或银来制造的情况下，在微细连线之间可能发生的迁移能被延缓。
另外，在如权利要求2中所述的结构中，第一金属膜的外表面位于从绝缘层的上述那个表面凹进的位置，可以得到这样的效果，即在伴随焊接半导体元件如倒装芯片、或安装焊球的操作发生回流时，拦阻焊料流。
根据本发明的布线板的制造方法使用支撑衬底，其能在制造过程中抑制任何变形并给出良好的处理能力。此外，使用支撑衬底保证有厚的基底，并能给出比在薄的制造基底上更高的层对准精度。
如权利要求25中所述在支撑衬底的两个表面上制造布线板的制造方法，可以在每一个支撑衬底中得到加倍的布线板产量并能降低成本。
而且，根据本发明的半导体器件的制造方法，允许选择是在除去制造布线板所使用的支撑衬底以前在布线板上安装半导体元件，还是在完成的状态下在本发明的布线板上安装半导体元件。在这种除去支撑衬底以前在布线板上安装半导体元件的情况下，安装半导体元件的精度容易高至50μm或更小的窄间距。另一方面，在支撑衬底已经从其上除去的布线板上安装半导体元件的情况下，可以实现薄的半导体器件。如果需要改善半导体器件制造过程中的处理能力，那么部分地保留支撑衬底可以保持布线板的刚度。
附图说明
图1是根据本发明第一实施例的布线板101的示例性横截面图。
图2A至2F是逐步骤表示根据本发明第一实施例的布线板101的制造方法的一个示例的示例性横截面图。
图3A至3D是逐步骤表示根据本发明第一实施例的布线板101的制造方法的一个示例的示例性横截面图。
图4A至4C是逐步骤表示根据本发明第一实施例的布线板101的制造方法的一个示例的示例性横截面图。
图5A至5H是逐步骤表示直至图3A之前的步骤的制造方法的另一示例的示例性横截面图。
图6A至6F是逐步骤表示直至图3A之前的步骤的制造方法的又一示例的示例性横截面图。
图7A至7H是逐步骤表示直至图3A之前的步骤的制造方法的又一示例的示例性横截面图。
图8是根据本发明第二实施例的布线板102的示例性横截面图。
图9A至9E是逐步骤表示根据本发明第二实施例的布线板102的制造方法的一个示例的示例性横截面图。
图10A至10D是逐步骤表示根据本发明第二实施例的布线板102的制造方法的一个示例的示例性横截面图。
图11A至11C是逐步骤表示根据本发明第二实施例的布线板102的制造方法的一个示例的示例性横截面图。
图12A至12G是逐步骤表示直至图11A之前的步骤的制造方法的另一示例的示例性横截面图。
图13是根据本发明第三实施例的布线板103的示例性横截面图。
图14A至14H是逐步骤表示根据本发明第三实施例的布线板103的制造方法的一个示例的示例性横截面图。
图15是根据本发明第四实施例的布线板104的示例性横截面图。
图16A至16G是逐步骤表示根据本发明第四实施例的布线板104的制造方法的一个示例的示例性横截面图。
图17是根据本发明第五实施例的布线板105的示例性横截面图。
图18A和18B是逐步骤表示根据本发明第五实施例的布线板105的制造方法的一个示例的示例性横截面图。
图19是根据本发明第五实施例的布线板106的示例性横截面图。
图20A是根据本发明第一实施例的布线板101的示例性底视图，图20B和20C是根据本发明第六实施例的布线板106的示例性底视图。
图21A至21B是逐步骤表示根据本发明第六实施例的布线板106的制造方法的一个示例的示例性横截面图。
图22是根据本发明第七实施例的布线板107的示例性横截面图。
图23是根据本发明第八实施例的布线板108的示例性横截面图。
图24是根据本发明第九实施例的布线板109的示例性横截面图。
图25A至25F是逐步骤表示根据本发明第十实施例的布线板的制造方法的一个示例的示例性横截面图。
图26A至26D是逐步骤表示根据本发明第十实施例的布线板的制造方法的一个示例的示例性横截面图。
图27是根据本发明第十一实施例的半导体器件111的一个示例的示例性横截面图。
图28A和28B是逐步骤表示根据本发明第十一实施例的半导体器件111的制造方法的一个示例的示例性横截面图。
图29是根据本发明第十二实施例的半导体器件112的示例性横截面图。
图30是根据本发明第十三实施例的半导体器件113的示例性横截面图。
图31A至31C是逐步骤表示根据本发明第十三实施例的半导体器件113的制造方法的一个示例的示例性横截面图。
图32是根据本发明第十四实施例的半导体器件114的示例性横截面图。
参考数字的注解
101，102，103，104，105，106，107，108，109：布线板
111，112，113，114：半导体器件
11：绝缘层
12：第一金属膜
13：第二金属膜
14：第一布线层
15：凹陷部
16：通道
17：布线层
18：电极
19，20：阻焊层
21：支撑衬底
22：蚀刻阻挡层
23，27：半导体元件
24，28：连接电极
25：焊球
26：下填充
29：连接线
30：模制树脂
31：粘合剂
32，33：镀敷的抗蚀膜
34：通道孔
35：金属框架
36：凹坑
具体实施方式
下面将参考附图，具体地说明本发明的实施例。首先，将说明本发明的第一实施例。图1是根据本实施例的布线板101的示例性横截面图。图2A至2F、图3A至3D和图4A至4C是逐步骤表示根据本实施例的布线板101的制造方法示例的示例性横截面图。图5A至5H是逐步骤表示制造方法的另一示例直至图3A以前的步骤的示例性横截面图。图6A至6F是逐步骤表示直至图3A以前的步骤的制造方法的又一示例的示例性横截面图。图7A至7H是逐步骤表示直至图3A以前的步骤的制造方法的再一示例的示例性横截面图。
如图1所示，根据本实施例的布线板101具有绝缘层11，其中嵌入其表面从绝缘层11的下表面暴露的第一金属膜12，以及其中在第一金属膜12上形成形状与第一金属膜12类似但面积小于第一金属膜12的第二金属膜13。第一金属膜12和第二金属膜13形成每一个第一布线层14作为表面布线层。第一金属膜12的边缘在第二金属膜的扩展方向上从第二金属膜13的边缘凸出，布线层17、电极18和阻焊层19在绝缘层11的表面上形成，并且电极18的表面暴露在阻焊层19的开口中。第一布线层14和布线层17经过通道16电连接，这个通道由在绝缘层11中形成的通道孔34中填充的导电材料形成。根据本实施例的布线板101就是这样构成的。使其表面从绝缘层11的下表面暴露而形成的第一布线层14，可起布线板的下电极作用。
绝缘层11例如由光敏或非光敏有机材料制成。有机材料可以是例如环氧树脂、环氧丙烯酸酯树脂、聚氨酯丙烯酸酯树脂、聚酯树脂、酚树脂、聚酰亚胺树脂、苯并环丁烯(BCB)、聚苯并恶唑(PBO)、聚降冰片烯树脂或类似物，或者替代地，是由玻璃布、芳纶纤维(ramid fiber)、或类似物制成并经环氧树脂、环氧丙烯酸酯树脂、聚氨酯丙烯酸酯树脂、聚酯树脂、酚树脂、聚酰亚胺树脂、BCB、PBO、聚降冰片烯树脂或类似物浸渍的纺织或非纺织物。特别是，聚酰亚胺树脂、PBO以及使用纺织或非纺织物的材料，具有优良的机械特性例如薄膜强度、延伸率、断裂伸长率等等，所以用这些材料能获得高可靠性。在根据本实施例的布线板101中，绝缘层11可由例如经环氧树脂浸渍的芳纶非纺织物制成，并且在要形成布线层17的位置上具有50μm的厚度。
当绝缘层11的材料为光敏材料并具有高的图形分辨率时，要在绝缘层11中形成的通道孔34可以通过光刻的方法按照通道16的横截面形状形成。当绝缘层11的材料是非光敏材料或者是光敏材料但具有低的图形分辨率时，通道孔34可以通过激光加工、干蚀刻或射孔(blasting)的方法形成。替代地，可以不在绝缘层11中形成通道孔34而形成通道16，只要最初先在将要形成通道16的位置上形成镀敷的柱状物，然后形成绝缘层11，再通过抛光绝缘层11的表面使镀敷的柱状物暴露。
第一布线层14由第一金属膜12和第二金属膜13构成。第一金属膜12可以主要由从金、银、镍、铜、铝、钯、铂、铑、锡和焊料组成的组中选择的至少一种制成，并且如果需要，可以有单层结构或不同种类金属的叠层结构。第二金属膜13可以像第一金属膜12那样，主要由从金、银、镍、铜、铝、钯、铂、铑、锡和焊料组成的组中选择的至少一种制成，并且如果需要，可以有单层结构或不同种类金属的叠层结构。第一金属膜12和第二金属膜13可由相同的材料制成。例如，在根据本实施例的布线板101中，第一金属膜12可由厚度为8μm的镍层和厚度为0.5μm的金层堆叠在一起制成，其顺序是使金层从绝缘层11的下表面暴露，第二金属膜13可由厚度为18μm的铜层制成。
第二金属膜13的表面形状类似于第一金属膜12的表面形状，第一金属膜12的边缘在第二金属膜的扩展方向上从第二金属膜13的边缘凸出。
优选地第二金属膜13的周边处于从第一金属膜12的周边向内0.1至5μm的位置，更优选地是向内0.2至2μm。
布线层17可以主要由从铜、金、镍、铝、银和钯所组成的组中选择的至少一种制成。从电阻值和成本的观点来看优选地使用铜。镍能防止与其他材料例如绝缘材料的界面反应，利用它的磁特性可用作电感器或电阻线。
在根据本实施例的布线板101中，布线层17可由例如铜制成，具有厚度例如为18μm。布线层17可以通过例如减去法、半添加法、全添加法或类似方法形成。减去法是在衬底上所配置的铜箔上形成所希望的图案的抗蚀膜，将不需要的铜箔蚀刻掉，然后剥离抗蚀膜，从而得到所希望的图案。半添加法是首先通过无电镀(nonelectrolytic plating)、溅射、化学气相淀积(CVD)或类似方法形成馈电层，再形成抗蚀膜钻孔为所希望的图案，在抗蚀膜孔中淀积来源于电镀的金属，然后除去抗蚀膜并蚀刻馈电层，从而得到所希望的布线图案。全添加法是首先使无电镀催化剂吸附于衬底，形成抗蚀膜图案，激活催化剂而抗蚀膜保留作为绝缘层，通过无电镀将金属淀积在绝缘层的开口中，由此形成所希望的布线图案。
在绝缘层11中的通道孔34形成以后，通过电镀、无电镀、喷墨、印刷或类似方法将导电材料填入通道孔34，或者使导电材料与通道孔34的壁表面共形，可以在绝缘层11中形成所要的通道16。通过在通道孔34中嵌入为构造布线层而准备的导电材料，也能同时形成通道16。
电极18在绝缘层11上形成，或者在绝缘层11上通道16上面和外面形成，并经过布线层17或通道16与第一布线层14电连接。电极18可由例如多种金属堆叠在一起制成。例如，优选地，电极18的表面由从金、银、铜、锡和焊料组成的组中选择的至少一种金属制成，或者由合金制成，这是考虑到在后面的步骤中将半导体元件或类似物与电极18连接时，要形成在电极18表面上的焊球的可润湿性，或者要形成在其上的键合线的连通性。
形成阻焊层19为的是保护布线板101表面上的电路以及提高阻燃性。阻焊层19可由环氧系列、丙烯酸系列、聚氨酯系列或聚酰亚胺系列的有机材料制成，并可按照需要额外包含无机或有机填料或类似物。在根据本实施例的布线板101中，阻焊层19可以由例如液体环氧系列构成，并形成25μm的厚度。
另外，在图1所示的例子中，阻焊层19中的开口形成为包含在电极18内，但它也可以大于所表示的尺寸，以使得整个电极18暴露在其中。此外，由从金、银、铜、锡和焊料或合金组成的组中选择的至少一种金属制成的电极18，可只有其表面暴露于阻焊层19的开口中。还有，电极18可在阻焊层19形成图案以后形成图案，以使得电极18覆盖阻焊层的开口。还有，电极18可在形成布线层17的同一步骤中形成。在根据本实施例的布线板101中，电极18可由例如具有18μm厚度的铜层制成，还可只在暴露于阻焊层19开口中的表面上由具有5μm厚度的镍层和具有0.5μm厚度的金层制成，它们以金层为最外层的顺序堆叠在一起。也能来用这样得到的结构，即在阻焊层19形成图案以后，形成电极18的图案以使电极18覆盖阻焊层19中的开口。
下面，将说明根据本实施例的布线板101的制造方法。注意，在制造步骤之间将根据需要进行清洗和热处理。
首先，如果需要，对支撑衬底21的表面进行湿清洗、干清洗、平整、糙化或类似处理，如图2A所示(步骤1)。优选地，支撑衬底21由导电材料或其表面上带有导电膜的材料制成，并具有适当的刚度，并可由半导体晶片材料例如硅、蓝宝石、GaAs或类似物制成，或者，由金属、石英、玻璃、陶瓷、印制板或类似物制成。导电材料或导电膜材料可以是从金属、半导体材料和具有所希望的导电性的有机材料组成的组中选择的至少一种。具体地说，支撑衬底21可以是例如厚度为0.25mm的铜片。
其次，通过电镀、无电镀、溅射、气相淀积、CVD、印刷或类似方法，在支撑衬底21的表面上形成蚀刻阻挡层22，如图2B所示(步骤2)。形成蚀刻阻挡层22是为了在支撑衬底21或支撑衬底21表面上形成的导电膜被蚀刻掉时，保护第一布线层14免于任何损害例如侧蚀刻。蚀刻阻挡层22应当由能抵抗用来蚀刻掉支撑衬底21或支撑衬底21表面上形成的导电膜的蚀刻溶液的材料制成。例如，蚀刻阻挡层22可由从金、银、镍、铜、铝、钯、铂和铑组成的组中选择的至少一种制成，以及如果需要，可具有单层结构或不同种类金属的叠层结构。具体地说，蚀刻阻挡层22可由例如厚度为3μm的镍层制成。
接着，在蚀刻阻挡层22上形成镀敷的抗蚀膜32，使得在要形成第一布线层14的位置上在镀敷的抗蚀膜32中形成开口，如图2C所示(步骤3)。镀敷的抗蚀膜32可通过以下方式形成：通过旋涂、印模涂布(diecoating)、帘式涂布、阿尔法涂布(alpha coating)、印刷或类似方法淀积镀敷的抗蚀膜32的液体形态，或通过层叠、挤压或类似方法淀积镀敷的抗蚀膜32的干膜形态，然后通过干燥或类似处理使淀积的材料硬化，然后当镀敷的抗蚀膜32为光敏材料时，用光刻或类似方法使材料形成图案，或者当镀敷的抗蚀膜32为非光敏材料时，通过激光加工或类似方法使材料形成图案。具体地说，例如，具有厚度为35μm的光敏干性抗蚀膜，可以用光刻的方法形成图案。
然后，通过电镀或无电镀在镀敷的抗蚀膜32的开口中按顺序堆叠第一金属膜12和第二金属膜13形成叠层膜，如图2D所示(步骤4)。
首先，在暴露于镀敷的抗蚀膜32的开口中的蚀刻阻挡层22的表面上形成第一金属膜12。当支撑衬底21和蚀刻阻挡层22被除去时，第一金属膜12将保留在布线板101的下表面内，起与外部电子元件或类似物连接的电极作用。形成第一金属膜12的金属材料，淀积接触并覆盖蚀刻阻挡层22，其对蚀刻蚀刻阻挡层22所用的蚀刻溶液具有抗蚀性，所以当蚀刻阻挡层22被蚀刻掉时，淀积或堆叠形成第一金属膜12的金属以及第二金属膜能免遭侧蚀刻。第一金属膜12可主要由从金、银、镍、铜、铝、钯、铂、铑、锡和焊料组成的组中选择的至少一种制成，并且如果需要，可具有单层结构或不同种类金属的叠层结构。具体地说，例如，具有8μm厚度的镍层和具有0.5μm厚度的金层可堆叠为第一金属膜12，其顺序是使金层接触蚀刻阻挡层22。
在形成第一金属膜12以后，在第一金属膜12的暴露表面上形成第二金属膜13。在支撑衬底21和蚀刻阻挡层22被除去以后，第二金属膜13和第一金属膜12一起保留在布线板101的下表面内，起主要导电体作用。第二金属膜13可主要由从金、银、镍、铜、铝、钯、铂、铑、锡和焊料组成的组中选择的至少一种制成，并且如果需要，可具有单层结构或不同种类金属的叠层结构，像第一金属膜12那样。并且，第一金属膜12和第二金属膜13可由相同的材料制成。具体地说，例如，可形成厚度为18μm的铜层作为第二金属膜13。
蚀刻阻挡层22、第一金属膜12和第二金属膜13可由相互之间满足每一薄膜的用途而选择的材料制成。它们每个都可形成单层结构或多层结构。
接着，除去镀敷的抗蚀膜32，如图2E所示(步骤5)。此处，与支撑衬底21的顶部和底部表面平行的第一金属膜12和第二金属膜13的表面，具有彼此相同的周边形状。
接着，蚀刻第二金属膜13使其具有小于第一金属膜12的表面形状，如图2A所示(步骤6)。此时，蚀刻第二金属膜13使得它的周边比第一金属膜12的周边向内0.1至5μm，或者更优选地是向内0.2至2μm。
第二金属膜13能基于下述混合因素进行蚀刻，即蚀刻阻挡层22和第一金属膜12由抗该蚀刻的材料制成，以及蚀刻时产生一个蚀刻速度差，使蚀刻第二金属膜13时的速度高于蚀刻蚀刻阻挡层22和第一金属膜12时的速度。蚀刻可以是湿蚀刻、干蚀刻、射孔或类似方法。在通过湿蚀刻法蚀刻第二金属膜13的情况下，可对被蚀刻的第二金属膜13进行晶间腐蚀以使得它的表面糙化。如果第二金属膜13的表面变得粗糙，第二金属膜13就能改善其与后面的步骤中要淀积于其上的绝缘层11的粘附性。具体地说，例如，湿蚀刻可以使用既不溶解蚀刻阻挡层22中的镍，也不溶解第一金属膜12中的金和镍，但溶解第二金属膜13中的铜的蚀刻溶液。
接着，形成绝缘层11以覆盖支撑衬底21、蚀刻阻挡层22、第一金属膜12和第二金属膜13的表面，如图3A所示(步骤7)。绝缘层11可以由例如光敏或非光敏有机材料制成。有机材料可以是例如环氧树脂、环氧丙烯酸酯树脂、聚氨酯丙烯酸酯树脂、聚酯树脂、酚树脂、聚酰亚胺树脂、BCB、PBO、聚降冰片烯树脂或类似物，或者是由玻璃布、芳纶纤维、或类似物制成并经环氧树脂、环氧丙烯酸酯树脂、聚氨酯丙烯酸酯树脂、聚酯树脂、酚树脂、聚酰亚胺树脂、BCB、PBO、聚降冰片烯树脂或类似物浸渍的纺织或非纺织物。特别是，聚酰亚胺树脂、PBO以及使用纺织或非纺织物的材料，具有优良的机械特性例如薄膜强度、延伸率、断裂伸长率等等，所以用这些材料能获得高可靠性。具体地说，绝缘层11可由例如经环氧树脂浸渍的芳纶非纺织物制成，并且在要形成布线层17的位置上具有50μm的厚度。
绝缘层11可以通过使材料淀积，并在淀积期间或其后通过热处理例如干燥使材料硬化而形成。如果该材料是液体，可以通过旋涂、印模涂布、帘式涂布、阿尔法涂布、印刷或类似方法淀积，或者，如果该材料是干膜，可以通过将铜箔与树脂、预浸料或类似物进行叠层、挤压或者在真空氛围中叠层或挤压的方法淀积。
接着，在绝缘层11中形成通道孔34，如图3B所示(步骤8)。当绝缘层11是由具有高的图形分辨率的光敏材料制成时，通道孔34可以通过光刻的方法制成。当绝缘层11是由非光敏材料或具有低的图形分辨率的光敏材料制成时，通道孔34可以通过激光加工、干蚀刻或射孔的方法形成。替代地，可以不在绝缘层11中形成通道孔34而形成通道16，只要最初在将要形成通道16的位置上形成镀敷的柱状物，然后淀积绝缘层11，再抛光绝缘层11的表面使镀敷的柱状物暴露。具体地说，例如，绝缘层11可由经环氧树脂浸渍的芳纶非纺织物物成，而通道孔34则通过激光加工的方法在绝缘层11中形成。
接着，导电材料淀积在通道孔34中形成通道16，然后形成布线层17和电极18，如图3C所示(步骤9)。通道16可以通过电镀、无电镀、喷墨、印刷或类似方法将导电材料填充在通道孔34中，或者通过使导电材料与通道孔34的壁表面共形而形成。通道16也可在形成布线层17的同时，通过在通道孔中嵌入为形成布线层准备的导电材料而形成。通道16可由金属材料例如铜、金、银、锡、镍、焊料等等或这些金属的合金制成。在导电材料淀积到通道孔34中以前，可通过湿蚀刻、干蚀刻或它们两者进行清洗，以便将通道孔34底部的任何残留物除去。
布线层17可以通过例如减去法、半添加法、全添加法或类似方法形成。减去法是在衬底上所配置的铜箔上形成所希望的图案的抗蚀膜，将不需要的铜箔蚀刻掉，然后剥离抗蚀膜，从而得到所希望的图案。半添加法是首先通过无电镀、溅射、化学气相淀积(CVD)或类似方法形成馈电层，再形成抗蚀膜钻孔为所希望的图案，在抗蚀膜孔中淀积来源于电镀的金属，然后除去抗蚀膜并蚀刻馈电层，从而得到所希望的布线图案。全添加法是首先使无电镀催化剂吸附于衬底，形成抗蚀膜图案，激活催化剂而抗蚀膜保留作为绝缘层，通过无电镀将金属淀积在绝缘层的开口中，由此形成所希望的布线图案。具体地说，布线层17可由例如铜制成，并且具有例如18μm的厚度。
电极18在绝缘层11上形成，或者在绝缘层11上通道16上面和外面形成，并经过布线层17或通道16与第一布线层14电连接。电极18可由例如多种金属堆叠在一起制成。具体地说，例如，电极18的表面由从金、银、铜、锡和焊料组成的组中选择的至少一种金属制成，或者由合金制成，这是考虑到在后面的步骤中将半导体元件或类似物与电极18连接时，要形成在电极18表面上的焊球的可润湿性，或者要形成在其上的键合线的连通性。
接着，形成阻焊层19以覆盖绝缘层11、布线层17和电极18，并且在阻焊层19中的所希望的位置上形成开口，如图3D和图4A所示(步骤10)。阻焊层19可由环氧系列、丙烯酸系列、聚氨酯系列或聚酰亚胺系列的有机材料制成，并可按照需要额外包含无机或有机填料或类似物。阻焊层19可以通过淀积材料并通过热处理例如干燥使材料硬化而形成。该材料如果是液体，可以通过旋涂、印模涂布、帘式涂布、阿尔法涂布、印刷或类似方法的方法淀积，或者，如果材料是干膜或类似物，可以通过层叠、挤压、或者真空氛围中层叠或挤压的方法淀积。具体地说，例如，阻焊层19可由环氧系列的液体阻焊剂制成，并且具有25μm的厚度。
在阻焊层19由具有高的图形分辨率的光敏有机材料制成的情况下，阻焊层19中的开口可以通过光刻的方法形成。在阻焊层19由非光敏材料或具有低的图形分辨率的光敏材料制成的情况下，阻焊层19中的开口可以通过激光加工、干蚀刻或射孔的方法制成。
在图3D和图4A所示的例子中，阻焊层19中的开口形成为包含在电极18内，但它也可以大于所表示的尺寸，以使得整个电极18暴露在其中。电极18可在形成布线层17的同一步骤中由铜形成，然后在阻焊层19中形成开口，以便其后从金、银、铜、锡和焊料组成的组中选择的至少一种金属或合金，可淀积在暴露于阻焊层19开口中的电极18的表面上，由此完成电极18的制造。替代地，在阻焊层19形成开口以后，形成电极18的图案以使得该图案覆盖开口。具体地说，电极18可以通过这样的方法形成，例如通过以无电镀的铜层作为馈电层的半添加法，形成布线层17和电极18以使得布线层17和电极18成为具有18μm厚度的铜层，然后只在暴露于阻焊层19开口的电极18的表面上以金为最外层的顺序堆叠镍层和金层，使镍层和金层具有5μm和0.5μm的厚度。
接着，除去支撑衬底21，如图4B所示(步骤11)。可以通过湿蚀刻、干蚀刻、抛光或类似方法，或者这些方法的组合，除去支撑衬底21。如果支撑衬底21含有任何粘附性弱因此容易剥离的部分，则可以通过剥离的方法除去这样的部分，并可在剥离以后，通过湿蚀刻、干蚀刻、抛光或类似方法中的任何方法进行处理，或者，通过这些方法的组合进行处理。在形成有阻焊层19的那一面上可进一步形成由抗蚀剂或胶带材料制成的保护层。
在通过湿蚀刻或干蚀方法除去所要除去的支撑衬底21的情况下，特别是，如果支撑衬底21的蚀刻体积大而且支撑衬底21的表面面积也大，那么蚀刻速度在支撑衬底21的内部将是不均匀的，蚀刻阻挡层22和蚀刻介质将因此在一定的时间周期内保持彼此接触，而这个时间周期在支撑衬底21的各处是不同的，这就需要保证防止侧蚀刻。
此处，因为蚀刻阻挡层22的边缘在第一金属膜12扩展的方向上从第一金属膜12的边缘凸出，所以能有效地保护第一金属膜12和第二金属膜13免遭侧蚀刻，从而确保稳定的布线。
接着，除去蚀刻阻挡层22，如图4C所示(步骤12)。蚀刻阻挡层22通过湿蚀刻、干蚀刻和类似方法中的任何方法或这些方法的组合除去。只要蚀刻阻挡层22是薄而易除的，即使第一金属膜12包含任何可能被为蚀刻阻挡层22准备的蚀刻介质蚀刻的材料，这样的材料也能在由于任何不同的蚀刻速度所致各处很不相同的时间周期中，被免于暴露在蚀刻介质中。这有助于抑制侧蚀刻等等对第一金属膜12产生损害。此外，因为第二金属膜13的周边设置为从第一金属膜12的周边向内0.1至5μm，或者更优选地是向内0.2至2μm，所以也能抑制侧蚀刻等等对第二金属膜13产生损害。
此处，在第二金属膜13的周边设置为例如从第一金属膜12的周边向内小于0.1μm的情况下，第二金属膜13将被蚀刻，布线板的制造因此将是不稳定的。此外，在第二金属膜13与第一金属膜12之间的形状差别大于5μm的情况下，布线不能具有10μm或更细的线宽，这使得不能使布线板适应小型化和高致密度封装的要求。
根据本实施例的布线板101可以通过上述步骤1至12形成。在图2至图4中所示的例子中，有两级布线层，但这不是唯一的情况。可以通过重复图3A至3C所示的步骤7至9交替地堆叠绝缘层11和布线层17，形成具有三级或更多级布线层的布线板。此外，在图3D和图4A所示的步骤10中可以不形成阻焊层19，而是在这种状态下进行从步骤11开始的步骤，以制造没有阻焊层19的布线板。
替代地，可以这样形成布线层17，即在绝缘层中要形成布线层17之处形成用作布线图案的凹陷部(未图示)，然后通过无电镀、溅射、CVD或类似方法在凹陷部形成馈电层，通过无电镀或电镀填充凹陷部，然后最后一道工序是抛光表面。在这种情形下，可以有选择地如图3D和图4A的步骤10所示在绝缘层上形成阻焊层(未图示)，或者不形成阻焊层19，但在这种无阻焊层的状态下进行从步骤11开始的步骤，以形成没有阻焊层19的布线板。
下面，将描述根据本实施例的布线板101的另一制造方法。注意，在制造步骤之间将根据需要进行清洗和热处理。
首先，在图5A至5C所示的步骤1至3中，进行与上述图2A至2C所示的步骤1至3中相同的工艺过程(步骤1至3)。
接着，通过电镀或无电镀，在镀敷的抗蚀膜32的开口中形成第一金属膜12，如图5D所示。第一金属膜12可以通过与上述图2D所示的步骤4中形成第一金属膜12相同的方法形成。
接着，除去镀敷的抗蚀膜32，如图5E所示(步骤5)。
接着，形成镀敷的抗蚀膜33，使其在第一金属膜12的上方具有开口(步骤6)。镀敷的抗蚀膜33可通过以下方式形成：通过旋涂、印模涂布、帘式涂布、阿尔法涂布、印刷或类似方法淀积镀敷的抗蚀膜33的液体形态，或者通过层叠、挤压或类似方法淀积镀敷的抗蚀膜33的干膜形态，然后通过干燥或类似方法使淀积的材料硬化，然后，当镀敷的抗蚀膜33是光敏材料时用光刻或类似方法使材料形成图案，或者，当镀敷的抗蚀膜33是非光敏材料时，通过激光加工或类似方法使材料形成图案。具体地说，例如，可使用具有35μm厚度的光敏干性抗蚀膜，并用光刻的方法形成图案。
此处，因为要在暴露于镀敷的抗蚀膜33开口中的第一金属膜12的表面上形成第二金属膜13，所以镀敷的抗蚀膜33中的开口这样来形成，使每个开口处于从第一金属膜12的周边向内0.1至5μm的位置，或更优选地是向内0.2至2μm。
接着，通过电镀或无电镀，在暴露于镀敷的抗蚀膜33开口中的第一金属膜12的表面上形成第二金属膜13，如图5G所示(步骤7)。第二金属膜13可以通过与上述图2D所示的步骤4中形成第二金属膜13相同的方法形成。
蚀刻阻挡层22、第一金属膜12和第二金属膜13可由相互之间满足每一薄膜的用途而选择的材料制成。它们每个都可形成单层结构或多层结构。
接着，除去镀敷的抗蚀膜33，如图5H所示(步骤8)。这时，作为在湿蚀刻以前的预处理，对要蚀刻的第二金属膜13可进行晶间腐蚀以使它的表面糙化。如果第二金属膜13的表面是粗糙的，第二金属膜13就能改善对后面的步骤中要淀积在其上的绝缘层11的粘附性。
在随后的步骤中，将进行与图3和图4所示的步骤7至12中相同的工艺过程。这样，就能制造根据本实施例的布线板101。此处，可以通过重复图3A至3C所示的步骤7至9交替地堆叠绝缘层11和布线层17，形成具有三级或更多级布线层的布线板。
下面将描述根据本实施例的布线板101的又一制造方法。注意，在制造步骤之间将根据需要进行清洗和热处理。
首先，在图6A所示的步骤1中进行与上述图2A所示的步骤1中相同的工艺过程(步骤1)。
接着，在支撑衬底21的表面上形成镀敷的抗蚀膜32，使其在要形成蚀刻阻挡层22和第一布线层14的位置上具有开口，如图6B所示(步骤2)。镀敷的抗蚀膜32可以通过与上述图2C所示的步骤3中形成镀敷的抗蚀膜32相同的方法形成。
接着，用镀敷的抗蚀膜32为掩模，通过湿蚀刻、干蚀刻或这些方法的组合蚀刻支撑衬底21以形成凹坑(凹进部分)36，如图6C所示(步骤3)。凹坑36形成为优选地具有0.3至10μm的深度，更优选地具有0.5至3μm的深度。如果凹坑36形成为具有小于0.3μm的深度，那么，这与在常规镀敷以前用于从所要镀敷的金属表面上除去氧化物，作为预处理所进行的酸处理没有什么不同。而且，在这个深度上，当用于制造蚀刻阻挡层22的金属嵌入凹坑36时，它不能使蚀刻阻挡层22显示出阻挡效果。如果凹坑36深过10μm，那么，允许小型化布线的镀敷的抗蚀膜32很有可能被剥离，使稳定的布线变得困难。如果凹坑36是通过各向同性蚀刻形成的话，蚀刻阻挡层22就会显著地在横向展宽，并能在除去支撑衬底21的步骤中发挥更好的阻挡功能。
接着，通过电镀或无电镀，在镀敷的抗蚀膜32的开口中按顺序堆叠蚀刻阻挡层22、第一金属膜12和第二金属膜13，如图6D所示(步骤4)。
蚀刻阻挡层22可以通过与图2B所示的步骤2中形成蚀刻阻挡层22相同的材料和相同的方法形成。具体地说，凹坑36形成3μm深度，并且蚀刻阻挡层22由镍形成3μm厚度，以使支撑衬底21的表面和蚀刻阻挡层22的表面能共面。
在形成蚀刻阻挡层22以后，在暴露于镀敷的抗蚀膜32的开口中的蚀刻阻挡层22表面上形成第一金属膜12。第一金属膜12可以通过与上述图2D所示的步骤4中形成第一金属膜12相同的方法形成。具体地说，例如，具有8μm厚度的镍层和具有0.5μm厚度的金层可堆叠形成第一金属膜12，其顺序是使金层接触蚀刻阻挡层22。
第一金属膜12形成以后，在第一金属膜12的暴露表面上形成第二金属膜13。第二金属膜13可以通过与上述图2D所示的步骤4中形成第二金属膜13相同的方法形成。具体地说，例如，可形成具有18μm厚度的铜层作为第二金属膜13。
蚀刻阻挡层22、第一金属膜12和第二金属膜13可由相互之间满足每一薄膜的用途而选择的材料制成。它们每个都可形成单层结构或多层结构。
接着，除去镀敷的抗蚀膜32，如图6E所示(步骤5)。此处，与支撑衬底21的顶部和底部表面平行的第一金属膜12和第二金属膜13的表面具有彼此相同的周边形状。
接着，蚀刻第二金属膜13使其具有比第一金属膜12小的表面形状，如图6F所示(步骤6)。这时，第二金属膜13蚀刻成其周边比第一金属膜12的周边向内0.1至5μm，更优选地是向内0.2至2μm。第二金属膜13可以通过与上述图2F所示的步骤6中蚀刻第二金属膜13相同的方法蚀刻。具体地说，例如，第二金属膜13可用既不溶解蚀刻阻挡层22中的镍，也不溶解第一金属膜12中的金和镍，但溶解第二金属膜13中的铜的蚀刻溶液进行湿蚀刻。
在后面的步骤中，将进行与图3和图4所示步骤7至12中相同的工艺过程。这样，就能制造根据本实施例的布线板101。此处，可以通过重复图3A至3C所示的步骤7至9交替地堆叠绝缘层11和布线层17，形成具有三级或更多级布线层的布线板。替代地，可通过挤压、激光作用或类似方法在支撑衬底中预先形成凹坑36，并通过用形成蚀刻阻挡层22的金属填充凹坑36而准备好支撑衬底，使得在支撑衬底上进行的图6B所示步骤2的后续步骤能变成图6D所示的步骤4，形成第二金属膜13。
下面将描述根据本实施例的布线板101的又一制造方法。注意，在制造步骤之间将根据需要进行清洗和热处理。
首先，在图7A至7C所示的步骤1至3中，进行与上述图6A至6C所示的步骤1至3中相同的工艺过程(步骤1至3)。
接着，通过电镀或无电镀，将蚀刻阻挡层22和第一金属膜12按此顺序堆叠在镀敷的抗蚀膜32的开口中，如图7D所示(步骤4)。
蚀刻阻挡层22可以通过与图2B所示的步骤2中形成蚀刻阻挡层22相同的材料和相同的方法形成。
在形成蚀刻阻挡层22以后，在暴露于镀敷的抗蚀膜32的开口中的蚀刻阻挡层22表面上形成第一金属膜12。第一金属膜12可以通过与上述图2D所示的步骤4中形成第一金属膜12相同的方法形成。具体地说，例如，具有8μm厚度的镍层和具有0.5μm厚度的金层可堆叠形成第一金属膜12，其顺序是使金层接触蚀刻阻挡层22。
接着，除去镀敷的抗蚀膜32，如图7E中所示(步骤5)。
接着，形成镀敷的抗蚀膜33，使其在第一金属膜12的表面上方具有开口，如图7F所示(步骤6)。镀敷的抗蚀膜33可以通过上述图5F所示步骤6中形成镀敷的抗蚀膜33相同的方法形成。具体地说，例如，可使用具有35μm厚度的光敏干性抗蚀膜，并通过光刻的方法形成图案。
此处，因为要在暴露于镀敷的抗蚀膜33的开口中的第一金属膜12表面上形成第二金属膜13，所以镀敷的抗蚀膜33中的开口这样来形成，即每个开口处于从第一金属膜12的周边向内0.1至5μm的位置，或者更优选地是向内0.2至2μm。
接着，通过电镀或无电镀，在暴露于镀敷的抗蚀膜33的开口中的第一金属膜12表面上形成第二金属膜13，如图7G所示(步骤7)。第二金属膜13可以通过与上述图2D所示的步骤4中形成第二金属膜13相同的方法形成。具体地说，例如，可形成具有18μm厚度的铜层作为第二金属膜13。
蚀刻阻挡层22、第一金属膜12和第二金属膜13可由相互之间满足每一薄膜的用途而选择的材料制成。它们每个都可形成单层结构或多层结构。
接着，除去镀敷的抗蚀膜33，如图7A所示(步骤8)。此时，作为蚀刻以前的预处理，对要蚀刻的第二金属膜13可进行晶间腐蚀以使它的表面糙化。如果第二金属膜13的表面是粗糙的，第二金属膜13就能改善对后面的步骤中要淀积在其上的绝缘层11的粘附性。
在随后的步骤中，将进行与图3和图4所示的步骤7至12中相同的工艺过程。这样，就能制造根据本实施例的布线板101。此处，可以通过重复图3A至3C所示的步骤7至9交替地堆叠绝缘层11和布线层17，形成具有三级或更多级布线层的布线板。
通过这些制造步骤，形成根据本实施例的布线板101，使得蚀刻阻挡层22起到蚀刻阻挡的作用，并且，第一金属膜12具有比应被保护免遭侧蚀刻的第二金属膜13大的外部形状。因此，可以以高产出率在布线板101上形成甚至线宽为50μm或更细的微细布线。由此，甚至今后将会要求的线宽10μm或更细的布线，也能稳定地制造。
此外，因为第一布线层14的第一金属膜12是用作连接的金属膜，第二金属膜13是用作减小电阻的金属膜，所以连接电极的面积能做得大，同时，具有低电阻的第二金属膜与邻近的图案之间能有大的间隙，这使得可以改善连接可靠性以及对增加相邻图案之间的迁移的抵抗性。特别是，在第二金属膜13用易于迁移的铜或银来制造的情况下，微细的布线之间可能发生的迁移能被延缓。
还有，因为根据本实施例的布线板101具有由第一金属膜12和第二金属膜13构成的第一布线层14，其嵌入绝缘层11中而且第一布线层14的表面暴露，所以能接受超声连接方法例如线键合，同时所引起的超声吸收(弛豫)比布线层从绝缘层11凸出的布线结构所引起的小，并且能以最终较小的超声衰减实现稳定连接。此外，因为第一布线层14嵌入绝缘层11中，所以当布线板101上的半导体器件安装到另外的衬底或类似物上时，所受的应力能被整个布线板101吸收。因此，可以改善二次安装的可靠性。
还有，因为根据本实施例的布线板的制造方法使用支撑衬底21，并在支撑衬底21上叠层以制造布线板，所以在制造过程中的任何变形能被抑制，并能获得良好的处理能力。而且支撑衬底21保证能有厚的基体，可以给出比在薄的制造基体上更高的层对准精度。
下面，将描述本发明的第二实施例。图8是根据本实施例的布线板102的示例性横截面图。图9A至9E、图10A至10D以及图11A至11C是逐步骤表示根据本实施例的布线板102的制造方法的一个示例的示例性横截面图。图12A至12G是逐步骤表示直至图11A的步骤以前的制造方法的另一示例的示例性横截面图。在图8至图12中，与图1至7相同的部分将用相同的参考数字表示，并且将不再做详细说明。
在上述第一实施例中，第一布线层14嵌入绝缘层11中且其表面暴露，并且第一布线层14的表面与绝缘层11的下表面共面。本实施例与第一实施例的不同之处在于，第一金属膜12的外表面设置在从绝缘层11的下表面凹进的位置上，但在其他方面与第一实施例相同。
如图8所示，在根据本实施例的布线板102中，第一金属膜12嵌入绝缘层11中，而且第一金属膜12的外表面暴露在从绝缘层11的下表面凹进的位置，由此形成的凹陷部15成为绝缘层11中的凹口。其中形成第一金属膜的凹陷部15具有与第一金属膜12的边缘相一致的侧表面。此外，绝缘层11中包含处于第一金属膜12上面的第二金属膜13，它具有类似于第一金属膜12的形状和小于第一金属膜12的面积。第一金属膜12和第二金属膜13形成第一布线层14。第一金属膜12的边缘在第二金属膜的扩展方向上从第二金属膜13的边缘凸出。布线层17、电极18和阻焊层19在绝缘层11的表面上形成，并且，电极18的表面暴露在阻焊层19的开口中。第一布线层14和布线层17经绝缘层11中形成的通道16电连接。这就是根据本实施例的布线板102的结构。第一布线层14，其形成在绝缘层11的下表面内，且其表面暴露于从绝缘层11下表面向内凹进的位置，可以起布线板的下电极作用。
绝缘层11可由与第一实施例中相同的材料制成。例如，在根据本实施例的布线板102中，绝缘层11可由例如经环氧树脂浸渍的芳纶非纺织物制成，并且在要形成布线层17的位置上具有50μm的厚度。
构成第一布线层14的第一金属膜12和第二金属膜13可由上述第一实施例中相同的材料制成。例如，在根据本实施例的布线板102中，第一金属膜12可由具有8μm厚度的镍层和具有0.5μm厚度的金属制成，它们以金层从绝缘层11的下表面暴露的顺序堆叠在一起。第二金属膜13可由具有18μm厚度的铜层制成。
第二金属膜13的表面形状类似于第一金属膜12的表面形状，并且，第一金属膜12的边缘在第二金属膜的扩展方向上从第二金属膜13的边缘凸出。
如图8所示，其中形成有第一金属膜的凹陷部15的侧表面与第二金属膜13的边缘相一致。第二金属膜13的周边优选地处于从凹陷部15和第一金属膜12的周边向内0.1μm至5μm的位置，或者更优选地是向内0.2μm至2μm。
在绝缘层11中形成的通道16可由与上述第一实施例中相同的材料制成，并且用与上述第一实施例相同的制造方法形成。
布线层17可由与上述第一实施例中相同的材料制成，并且用与上述第一实施例中相同的制造方法形成。在根据本实施例的布线板102中，布线层17可由例如铜制成，并且具有例如18μm的厚度。
电极18在绝缘层11上或绝缘层11上通道16的上面或外面形成，并经过布线层17或通道16与第一布线层14电连接。电极18可由与上述第一实施例中相同的材料制成。
形成阻焊层19以保护布线板102表面上的电路以及提高阻燃性。阻焊层19可由与上述第一实施例中相同的材料制成。在根据本实施例的布线板102中，阻焊层19可由例如环氧系列的液体阻焊剂制成，并且具有25μm的厚度。
在图8中所示的例子中，阻焊层19中的开口形成为包含在电极18内，但其也可以大于所表示的尺寸，以使得整个电极18暴露在其中。另外，由从金、银、铜、锡和焊料或合金组成的组中选择的至少一种金属制成的电极18，可仅有其表面暴露在阻焊层19的开口中。还有，可在阻焊层19形成图案以后，使电极18形成图案，以使得电极18覆盖阻焊层19中的开口。
图8表示有两级布线层，但这不是唯一的情况。通过交替堆叠绝缘层11和布线层17，布线板可包括三级或更多级布线层。另外，布线板可不包括阻焊层19。
下面将描述根据本实施例的布线板102的制造方法。注意，在制造步骤之间将根据需要进行清洗和热处理。
首先，在图9A和9B所示的步骤1和2中，进行与上述图6A和6B所示的步骤1和2中相同的工艺过程(步骤1和2)。
接着，通过电镀或无电镀，在镀敷的抗蚀膜32的开口中按顺序堆叠蚀刻阻挡层22、第一金属膜12和第二金属膜13，如图9C所示(步骤3)。
蚀刻阻挡层22可以通过与图2B所示的步骤2中形成蚀刻阻挡层22相同的材料和相同的方法形成。
在形成蚀刻阻挡层22以后，在暴露于镀敷的抗蚀膜32的开口中的蚀刻阻挡层22表面上形成第一金属膜12。第一金属膜12可以通过与上述图2D所示的步骤4中形成第一金属膜12相同的方法形成。具体地说，例如，具有8μm厚度的镍层和具有0.5μm厚度的金层可堆叠形成第一金属膜12，其顺序是使金层接触蚀刻阻挡层22。
在第一金属膜12形成以后，第二金属膜13在第一金属膜12的暴露表面上形成。第二金属膜13可以通过与上述图2D所示的步骤4中形成第二金属膜13相同的方法形成。具体地说，例如，可形成具有18μm厚度的铜层作为第二金属膜13。
蚀刻阻挡层22、第一金属膜12和第二金属膜13可由相互之间满足每一薄膜的用途而选择的材料制成。它们每个都可形成单层结构或多层结构。
接着，除去镀敷的抗蚀膜32，如图9D中所示(步骤4)。此处，与支撑衬底21的顶部和底部表面平行的蚀刻阻挡层22、第一金属膜12和第二金属膜13的表面，具有彼此相同的周边形状。
接着，蚀刻第二金属膜13使其具有比第一金属膜12小的表面形状，如图9E所示(步骤5)。这时，第二金属膜13蚀刻成其周边比第一金属膜12的周边向内0.1至5μm，更优选地是向内0.2至2μm。第二金属膜13可以通过与上述图2F所示的步骤6中蚀刻第二金属膜13相同的方法蚀刻。具体地说，例如，第二金属膜13可用既不溶解蚀刻阻挡层22中的镍，也不溶解第一金属膜12中的金和镍，但溶解第二金属膜13中的铜的蚀刻溶液进行湿蚀刻。
接着，形成绝缘层11，以覆盖支撑衬底21、蚀刻阻挡层22、第一金属膜12和第二金属膜13的表面，如图10A所示(步骤6)。绝缘层11可能按照与上述图3A所示的步骤7中形成绝缘层11相同的方法形成。具体地说，例如，绝缘层11可由例如经环氧树脂浸渍的芳纶非纺织物制成，并且在要形成布线层17的位置上具有50μm的厚度。
接着，在绝缘层11中形成通道孔34，如图10B所示(步骤7)。通道孔34用与上述图3B所示的步骤8中形成通道孔34相同的方法形成。具体地说，例如，经环氧树脂浸渍的芳纶非纺织物可用作绝缘层11的材料，而通道孔34则可通过激光加工在其中形成。
接着，在通道孔34中淀积导电材料以形成通道16，并且，形成布线层17和电极18，如图10C所示(步骤8)。通道16可以通过与上述图3C所示的步骤8中形成通道16相同的方法形成。布线层17也可以通过与上述图3C所示的步骤8中形成布线层17相同的方法形成。具体地说，例如，布线层17由铜形成并具有例如18μm的厚度。电极18也可以通过与上述图3C所示的步骤8中形成电极18相同的方法形成。具体地说，例如，电极18的表面由从金、银、铜、锡和焊料组成的组中选择的至少一种金属制成，或者由合金制成，这是考虑到在后面的步骤中将半导体元件或类似物与电极18连接时，要形成在电极18表面上的焊球的可润湿性，或者要形成在其上的键合线的连通性。
接着，形成阻焊层19以覆盖绝缘层11、布线层17和电极18，并在阻焊层19中所需要的位置上形成开口，如图10D和图11A所示(步骤9)。阻焊层19可以通过与上述图3D和图4A所示的步骤10中形成阻焊层19相同的方法制成。具体地说，例如，阻焊层19可由环氧系列的液体阻焊剂制成，并具有25μm的厚度。此外，在阻焊层19中所希望的位置上形成开口的方法，可与上述图3D和图4A所示的步骤10中在阻焊层19中形成开口的方法相同。
在图10D和图11A中所示的例子中，阻焊层19中的开口形成为包含在电极18内，但它也可以大于所表示的尺寸，以使得电极18暴露在其中。电极18可在形成布线层17的同一步骤中由铜形成，然后在阻焊层19中形成开口，以便其后从金、银、铜、锡和焊料组成的组中选择的至少一种金属或合金，可淀积在暴露于阻焊层19开口中的电极18的表面上，由此完成电极18的制造。替代地，在阻焊层19形成开口以后，形成电极18的图案以使得电极18覆盖开口。具体地说，电极18可以通过这样的方法形成：例如通过以无电镀的铜层作为馈电层的半添加法，形成布线层17和电极18以使得布线层17和电极18成为具有18μm厚度的铜层，然后只在暴露于阻焊层19开口的电极18的表面上以金层为最外层的顺序堆叠镍层和金层，使镍层具有5μm的厚度以及金层具有0.5μm的厚度。
接着，除去支撑衬底21，如图11B所示(步骤10)。支撑衬底21可以通过与上述图4B所示的步骤11中除去支撑衬底21相同的方法除去。
在通过湿蚀刻或干蚀方法除去所要除去的支撑衬底21的情况下，特别是，如果支撑衬底21的蚀刻体积大而且支撑衬底21的表面面积也大，那么蚀刻速度在支撑衬底21的内部将是不均匀的，蚀刻阻挡层22和蚀刻介质将因此在一定的时间周期内保持彼此接触，而这个时间周期在支撑衬底21的各处是不同的，这就需要保证防止侧蚀刻。
此处，因为蚀刻阻挡层22的边缘在第一金属膜12扩展的方向上从第一金属膜12的边缘凸出，所以能有效地保护第一金属膜12和第二金属膜13免遭侧蚀刻，从而确保稳定的布线。
接着，除去蚀刻阻挡层22，如图11C所示(步骤11)。蚀刻阻挡层22可以通过与上述图4C所示的除去蚀刻阻挡层22相同的方法除去。只要蚀刻阻挡层22是薄而易除的，即使第一金属膜12包含任何可能被为蚀刻阻挡层22准备的蚀刻介质蚀刻的材料，这样的材料也能在由于任何不同的蚀刻速度所致各处很不相同的时间周期中，被免于暴露在蚀刻介质中。这有助于抑制侧蚀刻等等对第一金属膜12产生损害。此外，因为第二金属膜13的周边设置为从第一金属膜12的周边向内0.1至5μm，或者更优选地是向内0.2至2μm，所以也能抑制侧蚀刻等等对第二金属膜13产生损害。
此处，在第二金属膜13的周边设置为例如从第一金属膜12的周边向内小于0.1μm的情况下，第二金属膜13将被蚀刻，布线板的制造因此将是不稳定的。此外，在第二金属膜13与第一金属膜12之间的形状差别大于5μm的情况下，布线不能具有10μm或更细的线宽，这使得不能使布线板适应小型化和高致密度封装的要求。
根据本实施例的布线板102可以通过上述步骤1至11形成。在图9至图11中所示的例子中，有两级布线层，但这不是唯一的情况。通过重复图10A至10C所示的步骤6至8，可以交替地堆叠绝缘层11和布线层17而形成具有三级或更多级布线层的布线板。此外，在图10D和图11A所示的步骤9中，可以不形成阻焊层19，而是在这样状态下进行从步骤10开始的步骤，以制成没有阻焊层19的布线板。
替代地，可以这样形成布线层17，即在绝缘层中要形成布线层17之处形成用作布线图案的凹陷部(未图示)，然后通过无电镀、溅射、CVD或类似方法在凹陷部形成馈电层，通过无电镀或电镀填充凹陷部，然后最后一道工序是抛光表面。在这种情形下，可以有选择地如图3D和图4A的步骤10所示在绝缘层上形成阻焊层(未图示)，或者不形成阻焊层19，但在这种无阻焊层的状态下进行从步骤11开始的步骤，以形成没有阻焊层19的布线板。
在图10D和图11A中所示的例子中，阻焊层19中的开口形成为包含在电极18内，但它也可以大于所表示的尺寸，以使得电极18暴露在其中。电极18可在形成布线层17的同一步骤中由铜形成，然后在阻焊层19中形成开口，以便其后从金、银、铜、锡和焊料组成的组中选择的至少一种金属或合金，可淀积在暴露于阻焊层19开口中的电极18的表面上，由此完成电极18的制造。替代地，在阻焊层19形成开口以后，形成电极18的图案以使得电极18覆盖开口。具体地说，电极18可以通过这样的方法形成：例如通过以无电镀的铜层作为馈电层的半添加法，形成布线层17和电极18以使得布线层17和电极18成为具有18μm厚度的铜层，然后只在暴露于阻焊层19开口的电极18的表面上以金属为最外层的顺序堆叠镍层和金层，使镍层和金层具有5μm和0.5μm的厚度。
并且，在图9B所示的步骤2以后，在形成蚀刻阻挡层22以前，可用镀敷的抗蚀膜32作为掩模，在支撑衬底21中形成深度为0.5至3μm的凹坑。在这种情形下，通过淀积比凹坑深度厚的蚀刻阻挡层22，可以最终形成凹陷部15。此外，对于该凹坑，，蚀刻阻挡层22将在横向上显著地加宽，并且能在除去支撑衬底21的步骤中发挥更好的阻挡功能。如果凹坑形成为具有小于0.5μm的深度，那么，这与常规电镀之前为从所要电镀的金属表面上除去氧化物，作为预处理所进行的酸处理没有什么不同。如果凹坑深于3μm，那么，允许小型化布线的镀敷的抗蚀膜32很有可能被剥离，使稳定的布线变得困难。
下面，将描述根据本实施例的布线板102的另一制造方法。注意，在制造步骤之间将根据需要进行清洗和热处理。
首先，在图12A和12B所示的步骤1和2中，进行与上述图6A和6B所示的步骤1和2中相同的工艺过程(步骤1和2)。
接着，通过电镀或无电镀，在镀敷的抗蚀膜32的开口中按顺序堆叠蚀刻阻挡层22和第一金属膜12，如图12C所示(步骤3)。
蚀刻阻挡层22可以通过与图2B所示的步骤2中形成蚀刻阻挡层22相同的材料和相同的方法形成。
在形成蚀刻阻挡层22以后，在暴露于镀敷的抗蚀膜32的开口中的蚀刻阻挡层22表面上形成第一金属膜12。第一金属膜12可以通过与上述图2D所示的步骤4中形成第一金属膜12相同的方法形成。具体地说，例如，具有8μm厚度的镍层和具有0.5μm厚度的金层可堆叠形成第一金属膜12，其顺序是使金层接触蚀刻阻挡层22。
接着，除去镀敷的抗蚀膜32，如图12D所示(步骤4)。
接着，形成镀敷的抗蚀膜33，使其在第一金属膜12的表面上方具有开口，如图12E所示(步骤5)。镀敷的抗蚀膜33可以通过与上述图5F所示的步骤6中形成镀敷的抗蚀膜33相同的方法形成。具体地说，例如，可使用具有35μm厚度的光敏干膜，并用光刻的方法形成图案。
此处，因为要在暴露于镀敷的抗蚀膜33开口中的第一金属膜12的表面上形成第二金属膜13，所以镀敷的抗蚀膜33中的开口这样来形成，即每个开口处于从第一金属膜12的周边向内0.1至5μm的位置，或者更优选地是向内0.2至2μm。
接着，通过电镀或无电镀，在暴露于镀敷的抗蚀膜33开口中的第一金属膜12的表面上形成第二金属膜13，如图12F所示(步骤6)。第二金属膜13可以通过与上述图2D所示的步骤4中形成第二金属膜13相同的方法形成。具体地说，例如，可形成具有18μm厚度的铜层作为第二金属膜13。
蚀刻阻挡层22、第一金属膜12和第二金属膜13可由相互之间满足每一薄膜的用途而选择的材料制成。它们每个都可形成单层结构或多层结构。
接着，除去镀敷的抗蚀膜32，如图12G所示(步骤7)。这时，作为蚀刻以前的预处理，对要蚀刻的第二金属膜13可进行晶间腐蚀以使它的表面糙化。如果第二金属膜13的表面是粗糙的，第二金属膜13就能改善对后面的步骤中要淀积在其上的绝缘层11的粘附性。
在随后的步骤中，将进行与图10和图11中所示的步骤6至11中相同的工艺过程。这样，可以形成根据本实施例的布线板102。此处，通过重复图10A至10C中所示的步骤6至8，可以交替地堆叠绝缘层11和布线层17，以形成具有三级或更多级布线层的布线板。
因为根据本实施例的布线板102具有由第一金属膜12和第二金属膜13形成的第一布线层14，处于从绝缘层11的下表面凹进的位置而且第一布线层14的表面暴露，所以能得到这样的效果，即在伴随键合半导体元件例如倒装芯片或安装焊球的操作发生回流时，拦阻焊料流。此外，布线板102能接受超声连接方法例如线键合，同时所引起的超声吸收(弛豫)比布线层从绝缘层11凸出的布线结构所引起的小，并且能以最终较小的超声衰减实现稳定连接。此外，因为第一布线层14嵌入绝缘层11中，所以当布线板102上的半导体器件安装到另外的衬底或类似物上时，所受的应力能被整个布线板102吸收。因此，可以改善二次安装的可靠性。
下面，将描述根据本发明的第三实施例。图13是根据本实施例的布线板103的示例性横截面图。图14A至14H是逐步骤表示根据本实施例的布线板103的制造方法的一个示例的示例性横截面图。在图13和图14中，与图1至图12中相同的部分将用相同的参考数字表示，并且将不再做详细说明。
在上述第二实施例中，凹陷部15的侧表面与第二金属膜13的边缘相一致。本实施例与第二实施例的不同之处在于，凹陷部15的侧表面处于比第一金属膜12的边缘更向外的位置，但在其他方面与第一实施例相同。
如图13中所示，在根据本实施例的布线板103中，第一金属膜12嵌入绝缘层11中，而且第一金属膜12的外表面暴露于从绝缘层11的下表面凹进的位置，由此形成的凹陷部15成为绝缘层11中的凹口。其中形成有第一金属膜的凹陷部15具有比第一金属膜12的边缘更向外的侧表面。此外，绝缘层11中包含有处于第一金属膜12上面的第二金属膜13，它具有类似于第一金属膜12的形状和小于第一金属膜12的面积。第一金属膜12和第二金属膜13形成第一布线层14。第一金属膜12的边缘在第二金属膜的扩展方向上从第二金属膜13的边缘凸出。布线层17、电极18和阻焊层19在绝缘层11的表面上形成，并且电极18的表面暴露于阻焊层19的开口中。第一布线层14和布线层17经绝缘层11中形成的通道16电连接。这就是根据本实施例的布线板103的结构。第一布线层14，其形成在绝缘层11的下表面内，其表面暴露于从绝缘层11的下表面向内凹进的位置，可以起布线板的下电极作用。
如图13所示，凹陷部15的形状类似于第一金属膜12的表面形状，但大于第一金属膜12的表面形状。因此，第一金属膜12的周边位于凹陷部15内。
第一金属膜12的周边优选地处于从凹陷部15的周边向内0.1μm至5μm的位置，或者更优选地是向内0.2μm至2μm。第二金属膜13的周边优选地处于从凹陷部15和第一金属膜12的周边向内0.1μm至5μm的位置，或者更优选地是向内0.2μm至2μm。
下面，将描述根据本实施例的布线板103的制造方法。注意，在制造步骤之间将根据需要进行清洗和热处理。
在图14A和图14B所示的步骤1至2中，进行与上述图6A和图6B所示的步骤1至2相同的工艺过程(步骤1至2)。
接着，通过电镀或无电镀在镀敷的抗蚀膜32的开口中形成蚀刻阻挡层22，如图14C所示(步骤3)。
蚀刻阻挡层22可以通过与图2B所示的步骤2中形成蚀刻阻挡层22相同的材料和相同的方法形成。
接着，除去镀敷的抗蚀膜32，如图14D所示(步骤4)。
接着，形成镀敷的抗蚀膜33使其在蚀刻阻挡层22的表面上方具有开口，如图14E所示(步骤5)。镀敷的抗蚀膜33可以通过与上述图5F所示的步骤6中形成镀敷的抗蚀膜33相同的方法形成。具体地说，例如，可使用有35μm厚度的光敏干膜，并且用光刻的方法形成图案。这时，镀敷的抗蚀膜33中的开口这样来形成，即每个开口处于从蚀刻阻挡层22的周边向内0.1至5μm，或者更优选地是向内0.2至2μm，为的是第一金属膜12和第二金属膜13能形成在暴露于开口中的蚀刻阻挡层22的表面上。如果开口形成为小于从蚀刻阻挡层22的周边向内0.1μm，那么在后面的除去支撑衬底21的步骤中，应该保留的第一金属膜12或者第一金属膜12和第二金属膜13两者将被蚀刻，布线板的制造将因此变得不稳定。相反，如果这种形状差别大于5μm，布线就不能有10μm的线宽或更细，这使得不可能使布线板适应小型化和高致密度封装的要求。
接着，通过电镀或无电镀，在镀敷的抗蚀膜33开口中的蚀刻阻挡层22的表面上按顺序形成第一金属膜12和第二金属膜13，如图14F所示(步骤6)。第一金属膜12可以通过与上述图2D所示的步骤4中形成第一金属膜12相同的方法形成。具体地说，例如，具有8μm厚度的镍层和具有0.5μm厚度的金层可堆叠为第一金属膜12，其顺序是使金层接触蚀刻阻挡层22。
在第一金属膜12形成以后，在第一金属膜12的暴露表面上形成第二金属膜13。第二金属膜13可以通过与上述图2D所示的步骤4中形成第二金属膜13相同的方法形成。具体地说，例如，可形成具有18μm厚度的铜层作为第二金属膜13。
蚀刻阻挡层22、第一金属膜12和第二金属膜13可由相互之间满足每一薄膜的用途而选择的材料制成。它们每个都可形成单层结构或多层结构。
接着，除去镀敷的抗蚀膜33，如图14G所示(步骤7)。这时，作为在湿蚀刻前的预处理，对要蚀刻的第二金属膜13可进行晶间腐蚀以使它的表面糙化。如果第二金属膜13的表面是粗糙的，第二金属膜13就能改善对后面的步骤中要淀积在其上的绝缘层11的粘附性。
接着，蚀刻第二金属膜13使其具有比第一金属膜12小的表面形状，如图14H所示(步骤8)。这时，第二金属膜13蚀刻成它的周边处于比第一金属膜12的周边向内0.1至5μm的位置，或者更优选地是向内0.2至2μm。这使我们能抑制在后面的除去蚀刻阻挡层22的步骤中由于侧蚀刻等等对第二金属膜13产生任何损害。第二金属膜13可以通过与上述图2F所示的步骤6中蚀刻蚀刻阻挡层22相同的方法蚀刻。具体地说，例如，第二金属膜13可用既不能溶解蚀刻阻挡层22中的镍，也不溶解第一金属膜12中的金和镍但溶解第二金属膜13中的铜的蚀刻溶液进行湿蚀刻。这时，对第二金属膜13进行晶间腐蚀以使它的表面能粗糙化。
在下面的步骤中，将进行与图3和图4中所示的步骤7至12中相同的工艺过程。这样，就能制造根据本实施例的布线板103。此处，可以通过重复图3A至3C所示的步骤7至9交替地堆叠绝缘层11和布线层17，形成具有三级或更多级布线层的布线板。
在图14E所示的步骤5以后，可这样进行图14F所示的步骤：形成第一金属膜12，除去镀敷的抗蚀膜33，在第一金属膜12的表面上方形成具有开口的镀敷的抗蚀膜，然后通过电镀或无电镀，在镀敷的抗蚀膜的开口形成第二金属膜13。在这种情形下，作为在除去镀敷的抗蚀膜以后的湿蚀刻处理，对要蚀刻的第二金属膜13可进行晶间腐蚀以使它的表面糙化。如果第二金属膜13的表面是粗糙的，第二金属膜13就能改善对后面的步骤中要淀积在其上的绝缘层11的粘附性。
此外，在图14B中所示的步骤2以后，在形成蚀刻阻挡层22以前，可用镀敷的抗蚀膜32作为掩模，在支撑衬底21中形成深度为0.5至3μm的凹坑。在这种情形下，通过淀积比凹坑深度厚的蚀刻阻挡层22，可以最终形成凹陷部15。此外，对于该凹坑，蚀刻阻挡层22将在横向上显著地加宽，并且能在除去支撑衬底21的步骤中发挥更好的阻挡功能。如果凹坑形成为具有小于0.5μm的深度，那么，这与常规电镀之前为从所要电镀的金属表面上除去氧化物，作为预处理所进行的酸处理没有什么不同。如果凹坑深于3μm，那么，允许小型化布线的镀敷的抗蚀膜32很有可能被剥离，使稳定的布线变得困难。
经过这个制造过程，所形成的根据本实施例的布线板103能获得根据第二实施例的布线板102的效果，并且蚀刻阻挡层22比第一金属膜12做得大。因此，根据本实施例的布线板103能更有效地防止在除去支撑衬底21的步骤中的侧蚀刻，这使能稳定地制造布线板。
此外，在后面的半导体元件或类似物与作为布线板下电极的第一布线层14连接的步骤中，根据本实施例的布线板103能允许焊球附着于第一金属膜12的整个表面上，因为凹陷部15的侧表面处于比第一金属膜12的边缘更向外的位置。因此，根据本实施例的布线板103与根据第二实施例的布线板102那样的其中凹陷部15的侧表面与第一金属膜12的边缘相一致的结构相比，对焊球具有更好的粘附性。
此外，在后面的半导体元件或类似物通过引线与作为布线板下电极的第一布线层14连接的步骤中，根据本实施例的布线板103，其中凹陷部15的侧表面处于比第一金属膜12的边缘更向外的位置，可以保护绝缘层11免于受布线键合夹具摩擦，因为与根据第二实施例的布线板102那样的其中凹陷部15的侧表面与第一金属膜12的边缘相一致的结构相比，它具有更大的开口。
下面，将描述根据本发明的第四实施例。图15是根据本实施例的布线板104的示例性横截面图，图16A至16G是逐步骤表示根据本实施例的布线板104的制造方法的一个示例的示例性横截面图。在图15和图16中，与图1至图14中相同的部分将用相同的参考数字表示，并且将不再做详细说明。
在上述第三实施例中，第一金属膜12的边缘在第二金属膜的扩展方向上从第二金属膜13的边缘凸出。本实施例与第三实施例的不同之处在于，第一金属膜12的边缘在位置上与第二金属膜13的边缘相一致，但在其他方面与第三实施例相同。
如图15中所示，在根据本实施例的104中，第一金属膜12嵌入绝缘层11中，而且第一金属膜12的外表面暴露于从绝缘层11的下表面凹进的位置，由此形成的凹陷部15成为绝缘层11中的凹口。其中形成有第一金属膜的凹陷部15的侧表面处于比第一金属膜12的边缘更向外的位置。绝缘层11中还包含有处于第一金属膜12上面的第二金属膜13。第一金属膜12和第二金属膜13形成第一布线层14。第一金属膜12的边缘的位置与第二金属膜13的边缘的位置相一致。布线层17、电极18和阻焊层19在绝缘层11的表面上形成，并且，电极18的表面暴露于阻焊层19的开口中。第一布线层14和布线层17经过在绝缘层11中形成的通道16电连接。这就是根据本实施例的布线板104的结构。第一布线层14，其形成在绝缘层11的下表面内，以其表面暴露于从绝缘层11的下表面向内凹进的位置，可以起布线板的下电极作用。
如图15中所示，凹陷部15的形状类似于第一金属膜12的表面形状，但比第一金属膜12的表面形状大，所以第一金属膜12的周边处于凹陷部15内。
第一金属膜12的周边优选地处于从凹陷部15的周边向内0.1μm至5μm的位置，或者更优选地是向内0.2μm至2μm。
下面，将描述根据本实施例的布线板104的制造方法。注意，在制造步骤之间将根据需要进行清洗和热处理。
在图16A至16G所示的步骤1至7中，进行与图14A和14G所示的步骤1至7中相同的工艺过程，制造方法与上述根据第三实施例的布线板103的制造方法相同(步骤1至7)。
在下面的步骤中，进行与图3和图4所示的步骤7至12中相同的工艺过程。按此方式，可制造根据本实施例的布线板104。此处，可以通过重复图3A至3C所示的步骤7至9交替地堆叠绝缘层11和布线层17，形成具有三级或更多级布线层的布线板。
此外，在图16B中所示的步骤2以后，在形成蚀刻阻挡层22以前，可用镀敷的抗蚀膜32作为掩模，在支撑衬底21中形成深度为0.5至3μm的凹坑。在这种情形下，通过淀积比凹坑深度厚的蚀刻阻挡层22，可以最终形成凹陷部15。此外，对于该凹坑，蚀刻阻挡层22将在横向上显著地加宽，并且能在除去支撑衬底21的步骤中发挥更好的阻挡功能。如果凹坑形成为具有小于0.5μm的深度，那么，这与常规电镀之前为从所要电镀的金属表面上除去氧化物，作为预处理所进行的酸处理没有什么不同。如果凹坑深于3μm，那么，允许小型化布线的镀敷的抗蚀膜32很有可能被剥离，使稳定的布线变得困难。
在后面对半导体元件或类似物与作为布线板下电极的第一布线层14连接的步骤中，根据本实施例的布线板104能允许焊球附着于第一金属膜12的整个表面上，因为凹陷部15的侧表面处于比第一金属膜12的边缘更向外的位置。因此，根据本实施例的布线板104能改善对焊球的粘附性。
此外，在后面的半导体元件或类似物通过引线与作为布线板下电极的第一布线层14连接的步骤中，根据本实施例的布线板104，其中凹陷部15的侧表面处于比第一金属膜12的边缘更向外的位置因而绝缘层11的开口大，可以保护绝缘层11免于受布线键合夹具摩擦。
下面，将描述本发明的第五实施例。图17是根据本实施例的布线板105的示例性横截面图。图18A和18B是逐步骤表示根据本实施例的布线板105的制造方法的一个示例的示例性横截面图。在图17和图18中，与图1至图16中相同的部分将用相同的参考数字表示，并且将不再做详细说明。
在上述第一实施例中，布线板101只在绝缘层11的上表面上有阻焊层19。本实施例与第一实施例的不同之处在于，它在绝缘层11的下表面上也有阻焊层20，但在其他方面与第一实施例相同。
如图17中所示，根据本实施例的布线板105在上述根据本实施例的布线板101的下表面侧还有阻焊层20，使得阻焊层20覆盖第一布线层14和绝缘层11，但在必要的位置上具有例如电极所用的开口。
阻焊层20可由环氧系列、丙烯酸系列、聚氨酯系列或聚酰亚胺系列的有机材料制成，并可按照需要额外包含无机或有机填料或类似物。在根据本实施例的布线板105中，阻焊层20可由例如环氧系列的液体阻焊剂制成，并且形成15μm的厚度。
第一金属膜12可主要由从金、银、镍、铜、铝、钯、铂、铑、锡和焊料组成的组中选择的至少一种制成，并且可具有单层结构或不同种类金属的叠层结构。暴露于阻焊层20开口的第一金属膜12的最外表面优选地由适合于连接的铜、金、钯、银、铝、锡、焊料等等中的至少一种或者不同种类金属的合金制成。
下面，将描述根据本实施例的布线板105的制造方法。注意，在制造步骤之间将根据需要进行清洗和热处理。首先，在根据上述第一实施例的布线板101的下表面上形成阻焊层20，如图18A所示(步骤1)，使得阻焊层20覆盖第一布线层14和绝缘层11，并且在电极等等所需要的位置上具有开口，如图18B所示(步骤2)。阻焊层20可通过使材料淀积并通过热处理例如干燥使材料硬化而形成。该材料如果是液体，可以通过旋涂、印模涂布、帘式涂布、阿尔法涂布、印刷或类似方法淀积，或者，如果材料是干膜或类似物，则可以通过层叠、挤压或者在真空氛围中层叠或挤压的方法淀积。具体地说，例如，阻焊层20可由环氧系列的液体阻焊剂制成，并且具有15μm的厚度。
在阻焊层20的材料是具有高的图形分辨率的光敏有机材料的情况下，阻焊层20中的开口可以通过光刻的方法形成。在阻焊层20是由非光敏材料或者具有低的图形分辨率的光敏材料制成的情况下，阻焊层20的开口可以通过激光加工、干蚀刻或射孔的方法形成。
在阻焊层20中形成开口以后，可选择在因此暴露的第一布线层14的表面上淀积用于连接的金属。并且，可选择在阻焊层20形成图案以后形成电极图案，使电极覆盖阻焊层中的开口。还有，可选择利用阻焊层20作为掩模，从第一布线层14除去表面的金属而暴露用于连接的金属。
或者，第一布线层14可以通过这样的方法暴露：在布线板101的制造方法中的图6所示步骤6或图7所示步骤8的状态下，从布线板上除去支撑衬底21，然后在蚀刻阻挡层22没有被除去的状态下形成阻焊层20，并以阻焊层20作掩模将暴露于阻焊层20的开口中的蚀刻阻挡层22除去。用于连接的金属，可淀积在这样暴露的第一布线层14的表面上，或者，可形成电极图案覆盖阻焊层20中的开口。当实际使用根据本实施例的布线板105时，布线板105在它的顶部表面上可以没有阻焊层19。
或者，阻焊层20可在根据本发明的第二实施例的布线板102的下表面上形成，使得阻焊层20覆盖第一布线层14和绝缘层11，但在电极等等所需要的位置上具有开口。
根据本实施例的布线板105能确保获得上述根据第一实施例的布线板101和根据第二实施例的布线板102的效果，除此以外，还能在伴随将半导体元件例如倒装芯片焊接至布线板的下表面或向那里安装焊球的操作发生回流时，具有作为抑制焊料流的屏障的效果，而且也能使第一布线层14具有更高的布线密度。
例如，在布线板像上述根据第二实施例的布线板102那样下表面具有凹陷部15的情况下，在连接倒装芯片或安装焊球的操作中，由于布线环境的关系，不能期望它的凹陷部15阻挡该焊料流，优选地像本实施例中那样，绝缘层11在它的下表面也提供有阻焊层20。
因为阻焊层19和20由于它们的材料性质而严重硬化和收缩，所以布线板因这种硬化和收缩而容易变形。通过在绝缘层11的上下表面分别提供有阻焊层19和阻焊层20，能够平衡这种硬化和收缩，并且减少布线板105的翘曲。
下面，将描述本发明的第六实施例。图19是根据本实施例的布线板106的示例性横截面图。图20A是根据第一实施例的布线板101的示例性底视图。图20B和20C是根据本实施例的布线板106的示例性底视图。图21A和21B是逐步骤表示根据本实施例布线板106的制造方法的一个示例的示例性横截面图。在图19至21中，与图1至图18中相同的部分将用相同的参考数字表示，并且将不再做详细说明。
本实施例与上述根据第一实施例的布线板101的不同之处在于，在绝缘层11下表面的一部分上形成有金属框架35，但在其他方面与第一实施例相同。
如图19中所示，根据本实施例的布线板106在上述根据第一实施例的布线板101的下表面上添加有金属框架35。提供金属框架35是为了在制造布线板的同时和以后保持布线板的刚度和处理布线板的能力。金属框架35由不锈钢、铁、镍、铜和铝组成的组中选择的至少一种材料制成。
图20A是根据第一实施例的布线板101的示例性底视图。所示的布线板101是用于安装多个半导体元件的适当图案所构成的一个例子。这个布线板101只在它的较短边能有金属框架35，如图20B所示，或者，不仅在它们的较短边而且在它的较长边能具有金属框架35，如图20C所示。
下面，将描述根据本实施例的布线板106的一种制造方法。注意，在制造步骤之间将根据需要进行清洗和热处理。首先，制备好上述根据第一实施例的布线板101的制造方法中图3D和图4A的步骤10所示的支撑衬底21的下表面状态，如图21A所示(步骤1)，然后，将要作为金属框架35保留的下表面的一部分，用有机材料、无机材料和金属中的至少一种材料掩蔽起来，通过湿蚀刻、干蚀刻、射孔和抛光或它们的组合中的任何一种方法除去支撑衬底21的没有被掩蔽的那部分。在除去以后，如果需要则除去掩模(步骤2)。如果是通过抛光形成金属框架35，则不需要形成掩模。因此，直接在绝缘层11的形成第一布线层14的那个表面上形成金属框架35。关于根据本实施例的布线衬底106，例如，金属框架35可以通过上述方法在绝缘层11的表面上直接形成。例如，在支撑衬底21是具有0.25mm厚度的铜层，并且蚀刻阻挡层22是具有3μm厚度的镍层的情况下，金属框架35由这些支撑衬底21和蚀刻阻挡层22形成。
作为提供金属框架35的替代方法，可单独地形成金属框架35并用胶合剂将它粘连到绝缘层11的表面上。在这种情形下，金属框架可以不在布线板的下表面上而是在形成有阻焊层19的表面上形成。或者，如果需要，金属框架35可以在顶部和底部两个表面上形成。
金属框架35可在其上要安装多个半导体元件的布线板的边缘上形成，或者在要安装半导体元件的形成图案的区域上形成。
金属框架35同样可在根据第二实施例的布线板102、根据第三实施例的布线板103、根据第四实施例的布线板104和根据第五实施例的布线板105上形成。
因为根据本实施例的布线板106能获得根据第一实施例的布线板101、根据第二实施例的布线板102、根据第三实施例的布线板103、根据第四实施例的布线板104和根据第五实施例的布线板105的效果，除此以外，它本身还可以通过金属框架35获得刚性，所以能容易地处理布线板以及容易地控制它的翘曲形状。因此，布线板能更灵便地制造，并且安装更为可靠。
下面，将描述本发明的第七实施例。图22是根据本实施例的布线板107的示例性横截面图。在图22中，与图1至图21中相同的部分将用相同的参考数字表示，并且将不再做详细说明。
如图22中所示，根据本实施例的布线板107具有在支撑衬底21整个表面上的蚀刻阻挡层22、在蚀刻阻挡层22上的第一金属膜12和在第一金属膜12上的第二金属膜13，第二金属膜13具有类似于第一金属膜12的形状但小于第一金属膜12的面积。第一金属膜12和第二金属膜13形成第一布线层14。第一金属膜12的边缘在第二金属膜的扩展方向上从第二金属膜13的边缘凸出。形成绝缘层11以覆盖蚀刻阻挡层22和第一布线层14。布线层17、电极18和阻焊层19在绝缘层11的表面上形成，并且电极18的表面暴露于阻焊层19的开口中。第一布线层14的一部分和布线层17的一部分经过通道16电连接，通道16是由嵌入绝缘层11中所形成的通道孔34中的导体形成的。这就是根据本实施例的布线板107的结构。
支撑衬底21优选地由导电材料所制成的箔或薄片形成，或者由堆叠在刚性绝缘材料或金属材料表面上的导电材料形成。导电材料可以是从不锈钢、铁、镍、铜、钛、锰和铝组成的组中选择的至少一种金属。或者，导电材料可以是从导电的有机材料中选择的材料，条件是材料具有所希望的导电性。具体地说，支撑衬底21可以是例如具有0.25mm厚度的铜片。
绝缘层11可由与上述第一实施例中相同的材料制成。例如，在根据本实施例的布线板107中，绝缘层11可由经环氧树脂浸渍的芳纶非纺织物制成，并且在要形成布线层17的位置上具有50μm的厚度。
蚀刻阻挡层22可由与上述第一实施例中相同的材料制成。具体地说，例如，可以是具有3μm厚度的镍层。
形成第一布线层14的第一金属膜12和第二金属膜13可由与上述第一实施例中相同的材料制成。例如在根据本发明的布线板107中，第一金属膜12可由具有8μm厚度的镍层和具有0.5μm厚度的金层制成，它们以金层从绝缘层11的下表面暴露的顺序堆叠在一起。第二金属膜13可由具有18μm厚度的铜层制成。
第一布线层14嵌入绝缘层11中，以其表面暴露。第二金属膜13具有类似于但小于第一金属膜12的表面形状，因此，第二金属膜13的周边处于第一金属膜12内。
要在绝缘层11中形成的通道16，可以在绝缘层11中形成通道孔34以后，通过电镀、无电镀、喷墨、印刷或类似方法将导电材料填入通道孔34，或者使导电材料与通道孔34的壁表面共形而形成。该导电材料可与上述第一实施例中的相同。
布线层17可以通过与上述第一实施例中相同的材料和相同的方法形成。在根据本实施例的布线板107中，布线层17可由例如铜制成，并且具有例如18μm的厚度。在根据本实施例的布线板107中，布线层17的一部分经过通道16与第一布线层14相连，但布线层17的另一部分不与第一布线层14相连。
电极18在绝缘层11上或者在绝缘层11的通道16上面和外面形成，并且经过布线层17或通道16与第一布线层14电连接。电极18可由与上述第一实施例中相同的材料制成。
形成阻焊层19以保护布线板107表面上的电路和提高阻燃性。阻焊层19可由与上述第一实施例中相同的材料制成。在根据本实施例的布线板107中，阻焊层19可由例如环氧系列的液体阻焊剂制成，并且具有25μm的厚度。
在图22中所示的例子中，阻焊层19中的开口形成为包含在电极18内，但它也可以大于所表示的尺寸，以使得整个电极18暴露在其中。此外，由从金、银、铜、锡和焊料或合金组成的组中选择的至少一种金属制成的电极18，可只有其表面暴露于阻焊层19的开口中。还有，电极18可在阻焊层19形成图案以后形成图案，以使得电极18覆盖阻焊层的开口。还有，电极18可在形成布线层17的同一步骤中形成。在根据本实施例的布线板107中，电极18可由例如具有18μm厚度的铜层制成，还可只在暴露于阻焊层19开口中的表面上由具有5μm厚度的镍层和具有0.5μm厚度的金层制成，它们以金层为最外层的顺序堆叠在一起。也能形成不具有阻焊层19的布线板。
下面，将描述根据本实施例的布线板107的制造方法。注意，在制造步骤之间将根据需要进行清洗和热处理。
根据本实施例的布线板107的制造，可以首先进行上述根据第一实施例的布线板101的制造方法中的图2A至2F和图3A所示的步骤1至7，在绝缘层11中形成第一布线层14的一部分的位置上形成通道孔34，然后通过电镀、无电镀、喷墨、印刷或类似方法将导电材料填入通道孔34，或者使导电材料与通道孔34的壁表面共形。该导电材料可以与上述第一实施例中的相同。
接着，制造方法进行图3C和3D中所示的步骤9和10，由此得到根据本实施例的布线板107。注意，直至图3A中所示的步骤7以前的步骤，制造方法可按照上述图5至图7中所示的任何制造方法。
在根据本实施例的布线板107中，蚀刻阻挡层22和支撑衬底21的导电部分能用作GND，因为在绝缘层11表面上形成的布线层17的一部分经过通道16与第一布线层14相连。此外，如果支撑衬底21由具有优良的热耗散性能的材料制成，那么将实现热耗散效果。
下面，将描述本发明的第八实施例。图23是根据本实施例的布线板108的示例性横截面图。在图23中，与图1至图22中相同的部分将用相同的参考数字表示，并且将不再做详细说明。
在上述第七实施例中，蚀刻阻挡层22形成在支撑衬底21的整个表面上。本实施例与第七实施例的不同之处在于，与第一金属膜12有相同或类似形状但面积较大的蚀刻阻挡层22，在接触第一布线层14下表面的位置上形成，蚀刻阻挡层22的表面暴露于支撑衬底21。本实施例在其他方面与第七实施例相同。
如图23所示，在根据本实施例的布线板108中，在支撑衬底21上要形成第一金属膜12的位置上形成蚀刻阻挡层22，在蚀刻阻挡层22上形成第一金属膜12，并且在第一金属膜12上形成形状与第一金属膜12类似但面积较小的第二金属膜13。第一金属膜12和第二金属膜13形成第一布线层14。第一金属膜12的边缘在第二金属膜的扩展方向上从第二金属膜13的边缘凸出。形成绝缘层11以覆盖蚀刻阻挡层22和第一布线层14。在绝缘层11的表面上形成布线层17、电极18和阻焊层19，并且电极18的表面暴露于阻焊层19的开口中。第一布线层14的某些部分和布线层17的一部分经过通道16电连接，该通道16是由嵌入绝缘层11中所形成的通道孔34中的导电材料形成的。这就是根据本实施例的布线板108的结构。
支撑衬底21可由上述第七实施例中相同的材料制成。具体地说，支撑衬底21可以是例如具有0.25mm厚度的铜片。
绝缘层11可由与上述第一实施例中相同的材料制成。例如，在根据本实施例的布线板108中，绝缘层11可由经环氧树脂浸渍的芳纶非纺织物制成，并且在要形成布线层17的位置上具有50μm的厚度。
蚀刻阻挡层22可由与上述第一实施例中相同的材料制成。
形成第一布线层14的第一金属膜12和第二金属膜13，可由与上述第一实施例中相同的材料制成。例如，在根据本实施例的布线板108中，第一金属膜12可由具有8μm厚度的镍层和具有0.5μm厚度的金层制成，它们以金层从绝缘层11的下表面暴露的顺序堆叠在一起，并且第二金属膜13可由具有18μm厚度的铜层制成。
第一布线层14嵌入绝缘层11中，以其表面暴露。第二金属膜13的表面形状类似于但小于第一金属膜12的表面形状，所以第二金属膜13的周边处于第一金属膜12内。
要在绝缘层11中形成的通道16，可以通过与上述第一实施例中相同的材料和与上述第七实施例中相同的方法形成。
布线层17可以通过与上述第一实施例中相同的材料和与上述第一实施例中相同的方法形成。在根据本实施例的布线板108中，布线层17可由例如铜形成，并且具有例如18μm的厚度。在根据本实施例的布线板108中，布线层17的一部分经过通道16与第一布线层14电连接，而布线层17的另一部分不与第一布线层14相连。
电极18在绝缘层11上或者在绝缘层11上通道16上面和外面形成，并且经过布线层17或通道16与第一布线层14电连接。电极18可由与上述第一实施例中相同的材料制成。
形成阻焊层19以保护布线板108表面上的电路以及提高阻燃性。阻焊层19可由上述第一实施例中相同的材料制成。在根据本实施例的布线板107中，阻焊层19可由例如环氧系列的液体阻焊剂制成，并且具有25μm的厚度。
在图23所示的例子中，阻焊层19中的开口形成为包含在电极18内，但它也可以大于所表示的尺寸，以使得整个电极18暴露在其中。此外，由从金、银、铜、锡和焊料或合金组成的组中选择的至少一种金属制成的电极18，可只有其表面暴露于阻焊层19的开口中。还有，电极18可在阻焊层19形成图案以后形成图案，以使得电极18覆盖阻焊层的开口。还有，电极18可在形成布线层17的同一步骤中形成。在根据本实施例的布线板108中，电极18可由例如具有18μm厚度的铜层制成，还可只在暴露于阻焊层19开口中的表面上由具有5μm厚度的镍层和具有0.5μm厚度的金层制成，它们以金层为最外层的顺序堆叠在一起。也能形成没有阻焊层19的布线板。
下面，将描述根据本实施例的布线板108的一种制造方法。注意，在制造步骤之间将根据需要进行清洗和热处理。
根据本实施例的布线板108的制造，可以首先进行上述根据第一实施例的布线板101的制造方法中的图6A至6F所示的步骤1至6或图7A至7H所示的步骤1至8，然后进行图3A所示的步骤7，在绝缘层11中形成第一布线层14的一部分的位置上形成通道孔34，然后通过电镀、无电镀、喷墨、印刷或类似方法将导电材料填入通道孔34，或者使导电材料与通道孔34的壁表面共形。该导电材料可与上述第一实施例中的相同。
接着，制造方法进行图3C至3D所示的步骤9和10，由此得到根据本实施例的布线板108。
在凹坑36中填充蚀刻阻挡层22不仅可以通过电镀或无电镀的方法，而且也可以通过溅射、气相淀积、印刷或类似方法。具体地说，凹坑36形成3μm深，蚀刻阻挡层22由镍形成3μm厚，以使支撑衬底21的表面与蚀刻阻挡层22的表面能共面。
根据本实施例的布线板108的性能和效果，与上述布线板107的性能和效果相同。
下面，将描述本发明的第九实施例。图24是根据本实施例的布线板109的示例性横截面图。在图24中，与图1至图23中相同的部分将用相同的参考数字表示，并且将不再做详细说明。
在上述第七实施例中，蚀刻阻挡层22在支撑衬底21的整个表面上形成。本实施例与第七实施例的不同之处在于，在接触第一布线层14的下表面的位置上，形成形状与第一金属膜12相同或类似但面积较大的蚀刻阻挡层22。本实施例在其他方面与第七实施例相同。
如图24中所示，在根据本实施例的布线板109中，在支撑衬底21的表面上要形成第一金属膜12的位置上形成蚀刻阻挡层22，在蚀刻阻挡层22上形成第一金属膜12，并且在第一金属膜12上形成形状与第一金属膜12类似但面积较小的第二金属膜13。第一金属膜12和第二金属膜13形成第一布线层14。第一金属膜12的边缘在第二金属膜的扩展方向上从第二金属膜13的边缘凸出。形成绝缘层11以覆盖蚀刻阻挡层22和第一布线层14。在绝缘层11的表面上形成布线层17、电极18和阻焊层19，并且电极18的表面暴露于阻焊层19的开口中。第一布线层14的某些部分和布线层17的一部分经过通道16电连接，该通道16是由嵌入绝缘层11中所形成的通道孔34中的导电材料形成的。这就是根据本实施例的布线板109的结构。
在图24中所示的例子中，与支撑衬底21的顶部和底部表面平行的蚀刻阻挡层22和第一金属膜12的表面，具有彼此相同的周边形状，但这不是唯一的情况。蚀刻阻挡层22的周边形状可大于第一金属膜12的周边形状而使第一金属膜12被包含在蚀刻阻挡层22内。在这种情形下，则第一金属膜12和第三金属膜可具有相同的周边形状。
支撑衬底21可由与上述第七实施例中相同的材料制成。具体地说，支撑衬底21可以是例如具有0.25mm厚度的铜片。
绝缘层11可由与上述第一实施例中相同的材料制成。例如，在根据本实施例的布线板109中，绝缘层11可由经环氧树脂浸渍的芳纶非纺织物制成，并且在要形成布线层17的位置上具有50μm的厚度。
蚀刻阻挡层22可由与上述第一实施例中相同的材料制成。
形成第一布线层14的第一金属膜12和第二金属膜13可由与上述第一实施例中相同的材料制成。例如在根据本实施例的布线板109中，第一金属膜12可由具有8μm厚度的镍层和具有0.5μm厚度的金层制成，它们以金层从绝缘层11的下表面暴露的顺序堆叠在一起，并且第二金属膜13可由具有18μm厚度的铜层制成。
第一布线层14嵌入绝缘层11中，以其表面暴露。第二金属膜13具有与第一金属膜12的表面形状类似但面积较小的表面形状，这样，第二金属膜13的周边处于第一金属膜12内。
要在绝缘层11中形成的通道16，可由与上述第一实施例中相同的材料制成，并且用与上述第七实施例中相同的方法形成。
布线层17可由与上述第一实施例中相同的材料并用与上述第一实施例中相同的方法制成。在根据本实施例的布线板109中，布线层17可由例如铜制成，并且具有例如18μm的厚度。在根据本实施例的布线板109中，布线层17的一部分经过通道16与第一布线层14相连，但布线层17的另一部分不与第一布线层14相连。
电极18在绝缘层11上或者在绝缘层11上通道16上面和外面形成，并且经过布线层17或通道16与第一布线层14电连接。电极18可由与上述第一实施例中相同的材料制成。
形成阻焊层19以保护布线板109表面上的电路和提高阻燃性。阻焊层19可由与上述第一实施例中相同的材料制成。在根据本实施例的布线板109中，阻焊层19可由例如环氧系列的液体阻焊剂制成，并且具有25μm的厚度。
在图24所示的例子中，阻焊层19中的开口形成为包含在电极18内，但它也可以大于所表示的尺寸，以使得整个电极18暴露在其中。此外，由从金、银、铜、锡和焊料或合金组成的组中选择的至少一种金属制成的电极18，可只有其表面暴露于阻焊层19的开口中。还有，电极18可在阻焊层19形成图案以后形成图案，以使得电极18覆盖阻焊层的开口。还有，电极18可在形成布线层17的同一步骤中形成。在根据本实施例的布线板109中，电极18可由例如具有18μm厚度的铜层制成，还可只在暴露于阻焊层19开口中的表面上由具有5μm厚度的镍层和具有0.5μm厚度的金层制成，它们以金层为最外层的顺序堆叠在一起。也能形成不具有阻焊层19的布线板。
下面，将描述根据本实施例的布线板109的一种制造方法。注意，在制造步骤之间将根据需要进行清洗和热处理。
根据本实施例的布线板109可首先进行根据上述第二实施例的布线板102的制造方法中图9A至9E所示的步骤1至5，然后进行图10A中所示的步骤6，再在绝缘层11中形成第一布线层14的一部分的位置上形成通道孔34，然后通过电镀、无电镀、喷墨、印刷或类似方法将导电材料填入通道孔34，或者使导电材料与通道孔34的壁表面共形。该导电材料可以与上述第一实施例中的相同。
接着，所述方法进行图10C和10D中所示的步骤8和9，由此得到根据本实施例的布线板109。注意，直至图10A中所示步骤6以前的步骤，制造方法可按照上述图12、图14和图16中所示的任何制造方法。
根据本实施例的布线板109的性能和效果，与上述布线板107的性能和效果相同。
根据上述任何实施例的布线板，在其中所希望的位置上，可具有起电路噪声滤波器作用的电容器。制造电容器的电介质优选地是金属氧化物例如氧化钛、氧化钽、Al2O3、SiO2、ZrO2、HfO2、Nb2O5或类似物，钙钛矿系列例如BST(BaxSr1-xTiO3)、PZT(PbZrxTi1-xO3)、PLZT(Pb1-yLayZrxTi1-xO3)或类似物，或者铋系列层状化合物例如SrBi2Ta2O9或类似物，此处0≤x≤1和0<y<1。制造电容器的电介质可替代地为混有无机材料或磁性材料的有机材料。
替代地，起电路噪声滤波器作用的电容器可以这样来形成：由介电常数为9或更大的材料制作构成绝缘层11的一种或多层，并在处于绝缘层11的下面和上面的第一布线层14和布线层17或电极18上所希望的位置上，形成彼此相对的电极。制造电容器的电介质优选地是金属氧化物例如Al2O3、ZrO2、HfO2、Nb2O5或类似物，钙钛矿系列例如BST(BaxSr1-xTiO3)、PZT(PbZrxTi1-xO3)、PLZT(Pb1-yLayZrxTi1-xO3)或类似物，或者铋系列层状化合物例如SrBi2Ta2O9或类似物，此处0≤x≤1和0<y<1。制造电容器的电介质可替代地为混有无机材料或磁性材料的有机材料。
下面，将描述本发明的第十实施例。本实施例涉及根据本发明的布线板的制造方法。图25A至25F和图26A至26D是逐步骤表示根据本发明的制造方法的一个示例的示例性横截面图。在图25和图26中，与图1至图24中相同的部分将用相同的参考数字表示，并且将不再做详细说明。
根据本实施例的布线板的制造方法，是在支撑衬底21的两个表面上形成蚀刻阻挡层22、第一布线层14、绝缘层11、通道16、布线层17、电极18和阻焊层19以后，扯开支撑衬底21。注意，在制造步骤之间将根据需要进行清洗和热处理。
首先，如果需要，对支撑衬底21的表面进行湿清洗、干清洗、平整、糙化或类似处理，如图25A所示(步骤1)。优选地，支撑衬底21由导电材料或其表面上带有导电膜的材料制成，并且有适当的刚度，也可由半导体晶片材料例如硅、蓝宝石、GaAs或类似物制成，或者，由金属、石英、玻璃、陶瓷、印制板或类似物制成。导电材料或导电膜材料可以是从金属、半导体材料和具有所希望的导电性的有机材料组成的组中选择的至少一种。替代地，因为支撑衬底21在后面的步骤中要被扯开，所以它可由多个板状材料制成，它们被粘接在一起或者用夹具或类似物在机械上整合在一起。仍然替代地，支撑衬底21在与其表面上的导电膜的界面上或其表面另一部分上具有剥离层，这个剥离层与那个界面或那一部分的粘接强度比与任何其他界面为低。具体地说，例如，支撑衬底21可由复合材料印制板制成，在其每个表面上堆叠有0.002mm厚的薄铜箔和0.01mm厚的另一铜箔粘接在一起形成的分层铜箔。
其次，通过电镀、无电镀、溅射、气相淀积、CVD、印刷或类似方法，在支撑衬底21的顶部和底部表面形成蚀刻阻挡层22(步骤2)。形成蚀刻阻挡层22是为了在支撑衬底21或支撑衬底21的表面上形成的导电膜被蚀刻掉时，保护第一布线层14免于任何损害例如侧蚀刻。蚀刻阻挡层22应当由能抵抗用来蚀刻掉支撑衬底21或支撑衬底21表面上形成的导电膜的蚀刻溶液的材料制成。例如，蚀刻阻挡层22可由金、银、镍、铜、铝、钯、铂和铑组成的组中选择的至少一种制成，并且如果需要，可具有单层结构或不同种类金属的叠层结构。具体地说，蚀刻阻挡层22可由例如厚度为3μm的镍层制成。
接着，在蚀刻阻挡层22上形成镀敷的抗蚀膜32，使得在要形成第一布线层14的位置上在镀敷的抗蚀膜32中形成开口，如图25C所示(步骤3)。镀敷的抗蚀膜32可以通过以下方式形成：旋涂、印模涂布、帘式涂布、阿尔法涂布、印刷或类似方法淀积镀敷的抗蚀膜32的液体形态，或通过层叠、挤压或类似方法淀积镀敷的抗蚀膜32的干膜形态，然后通过干燥或类似方法使淀积的材料硬化，然后当镀敷的抗蚀膜32为光敏材料时，用光刻或类似方法使材料形成图案，或者当镀敷的抗蚀膜32为非光敏材料时，通过激光加工或类似方法使材料形成图案。具体地说，例如，具有35μm厚度的光敏干性抗蚀膜可以用光刻的方法形成图案。
然后，通过电镀或无电镀，在镀敷的抗蚀膜32的开口中按顺序堆叠第一金属膜12和第二金属膜13形成叠层膜，如图25D所示(步骤4)。
首先，在暴露于镀敷的抗蚀膜32的开口中的蚀刻阻挡层22的表面上形成第一金属膜12。当支撑衬底21和蚀刻阻挡层22被除去时，第一金属膜12将保留在布线板101的下表面内，起与外部电子元件或类似物连接的电极作用。形成第一金属膜12的金属材料淀积接触并覆盖蚀刻阻挡层22，其对蚀刻蚀刻阻挡层22所用的蚀刻溶液具有抗蚀性，使得当蚀刻阻挡层22被蚀刻掉时，淀积或堆叠形成第一金属膜12的金属以及第二金属膜能免遭侧蚀刻。第一金属膜12可主要由从金、银、镍、铜、铝、钯、铂、铑、锡和焊料组成的组中选择的至少一种制成，并且如果需要，可具有单层结构或不同种类金属的叠层结构。具体地说，例如，具有8μm厚度的镍层和具有0.5μm厚度的金层可堆叠为第一金属膜12，其顺序是使金层接触蚀刻阻挡层22。
在形成第一金属膜12以后，在第一金属膜12的暴露表面上形成第二金属膜13。在支撑衬底21和蚀刻阻挡层22被除去以后，第二金属膜13和第一金属膜12一起保留在布线板101的下表面内，起主要导电体作用。第二金属膜13可主要由从金、银、镍、铜、铝、钯、铂、铑、锡和焊料组成的组中选择的至少一种制成，并且如果需要，可具有单层结构或不同种类金属的叠层结构，像第一金属膜12那样。并且，第一金属膜12和第二金属膜13可由相同的材料制成。具体地说，例如，可形成厚度为18μm的铜层作为第二金属膜13。
蚀刻阻挡层22、第一金属膜12和第二金属膜13可由相互之间满足每一薄膜的用途而选择的材料制成。它们每个都可形成单层结构或多层结构。
接着，除去镀敷的抗蚀膜32，如图25E所示(步骤5)。此处，与支撑衬底21的顶部和底部表面平行的第一金属膜12和第二金属膜13的表面具有彼此相同的周边形状。
接着，蚀刻第二金属膜13使其具有比第一金属膜12小的表面形状，如图25F所示(步骤6)。这时，蚀刻第二金属膜13使得它的周边比第一金属膜12的周边向内0.1至5μm，或者更优选地是向内0.2至2μm。
第二金属膜13能基于下述混合因素进行蚀刻，即蚀刻阻挡层22和第一金属膜12由抗该蚀刻的材料制成，以及蚀刻时产生一个蚀刻速度差，使蚀刻第二金属膜13时的速度高于蚀刻蚀刻阻挡层22和第一金属膜12时的速度。蚀刻可以是湿蚀刻、干蚀刻、射孔或类似方法。在通过湿蚀刻法蚀刻第二金属膜13的情况下，可对被蚀刻的第二金属膜13进行晶间腐蚀以使得它的表面糙化。如果第二金属膜13的表面变得粗糙，第二金属膜13就能改善其与后面的步骤中要淀积于其上的绝缘层11的粘附性。具体地说，例如，湿蚀刻可以使用既不溶解蚀刻阻挡层22中的镍，也不溶解第一金属膜12中的金和镍，但溶解第二金属膜13中的铜的蚀刻溶液。
接着，形成绝缘层11以覆盖支撑衬底21、蚀刻阻挡层22、第一金属膜12和第二金属膜13的表面，如图26A所示(步骤7)。绝缘层11可以由例如光敏或非光敏有机材料制成。有机材料可以是例如环氧树脂、环氧丙烯酸酯树脂、聚氨酯丙烯酸酯树脂、聚酯树脂、酚树脂、聚酰亚胺树脂、BCB、PBO、聚降冰片烯树脂或类似物，或者是由玻璃布、芳纶纤维、或类似物制成并经环氧树脂、环氧丙烯酸酯树脂、聚氨酯丙烯酸酯树脂、聚酯树脂、酚树脂、聚酰亚胺树脂、BCB、PBO、聚降冰片烯树脂或类似物浸渍的纺织或非纺织物。特别是，聚酰亚胺树脂、PBO以及使用纺织或非纺织物的材料，具有优良的机械特性例如薄膜强度、延伸率、断裂伸长率等等，所以用这些材料能获得高可靠性。具体地说，绝缘层11可由例如经环氧树脂浸渍的芳纶非纺织物制成，并且在要形成布线层17的位置上具有50μm的厚度。
绝缘层11可通过使材料淀积，并在淀积期间或其后通过热处理例如干燥使材料硬化而形成。如果该材料是液体，可以旋涂、印模涂布、帘式涂布、阿尔法涂布、印刷或类似方法淀积，或者，如果该材料是干膜，则可以通过将铜箔与树脂、预浸料或类似物进行叠层、挤压或者在真空氛围中叠层或挤压的方法形成。
接着，在绝缘层11形成通道孔34，如图26B所示(步骤8)。当绝缘层11是由具有高的图形分辨率的光敏材料制成时，通道孔34可以通过光刻的方法制成。当绝缘层11是由非光敏材料或具有低的图形分辨率的光敏材料制成时，通道孔34可以通过激光加工、干蚀刻或射孔的方法形成。替代地，可以不在绝缘层11中形成通道孔34而形成通道16，只要最初在将要形成通道16的位置上形成镀敷的柱状物，然后淀积绝缘膜11，再抛光绝缘膜11的表面使镀敷的柱状物暴露。具体地说，例如，绝缘层11可由经环氧树脂浸渍的芳纶非纺织物物成，而通道孔34则通过激光加工的方法在绝缘层11中形成。
接着，将导电材料淀积到通道孔34中以形成通道16，并且形成布线层17和电极18，如图26C所示(步骤9)。通道16可以通过电镀、无电镀、喷墨、印刷或类似方法将导电材料填充在通道孔34中，或者通过使导电材料与通道孔34的壁表面共形而形成。通道16也可在形成布线层17的同时，通过在通道孔中嵌入为形成布线层准备的导电材料而形成。通道16可由金属材料例如铜、金、银、锡、镍、焊料等等或这些金属的合金制成。在导电材料淀积到通道孔34中以前，可通过湿蚀刻、干蚀刻或它们两者进行清洗，以便将通道孔34底部的任何残留物除去。
布线层17可以通过例如减去法、半添加法、全添加法或类似方法形成。减去法是在衬底上所配置的铜箔上形成所希望的图案的抗蚀膜，将不需要的铜箔蚀刻掉，然后剥离抗蚀膜，从而得到所希望的图案。半添加法是首先通过无电镀、溅射、化学气相淀积(CVD)或类似方法形成馈电层，再形成抗蚀膜钻孔为所希望的图案，在抗蚀膜孔中淀积来源于电镀的金属，然后除去抗蚀膜并蚀刻馈电层，从而得到所希望的布线图案。全添加法是首先使无电镀催化剂吸附于衬底，形成抗蚀膜图案，激活催化剂而抗蚀膜保留作为绝缘层，通过无电镀将金属淀积在绝缘层的开口中，由此形成所希望的布线图案。具体地说，布线层17可由例如铜制成，并且具有例如18μm的厚度。
电极18在绝缘层11上形成，或者在绝缘层11上通道16上面和外面形成，并经过布线层17或通道16与第一布线层14电连接。电极18可由例如多种金属堆叠在一起制成。具体地，例如电极18的表面由从金、银、铜、锡和焊料组成的组中选择的至少一种金属制成，或者由合金制成，这是考虑到在后面的步骤中将半导体元件或类似物与电极18连接时，要形成在电极18表面上的焊球的可润湿性，或者要形成在其上的键合线的连通性。
接着，形成阻焊层19以覆盖绝缘层11、布线层17和电极18，并在阻焊层19中所希望的位置上形成开口，如图26D所示(步骤10)。阻焊层19可由环氧系列、丙烯酸系列、聚氨酯系列或聚酰亚胺系列的有机材料制成，并可按照需要额外包含无机或有机填料或类似物。阻焊层19可以通过使材料淀积并通过热处理例如干燥使材料硬化而形成。如果材料是液体，可以用旋涂、印模涂布、帘式涂布、阿尔法涂布、印刷或类似方法淀积，如果材料是干膜，则可以通过层叠、挤压或真空氛围中层叠或挤压的方法淀积。具体地说，例如，阻焊层19可由环氧系列的液体阻焊剂制成，并且具有25μm的厚度。
在阻焊层19由具有高的图形分辨率的光敏有机材料制成的情况下，阻焊层19中的开口可以通过光刻的方法形成。在阻焊层19由非光敏材料或具有低的图形分辨率的光敏材料制成的情况下，阻焊层19中的开口可以通过激光加工、干蚀刻或射孔的方法形成。
在图26D中所示的例子中，阻焊层19中的开口形成为包含在电极18内，但它也可以大于所表示的尺寸，以使得电极18暴露在其中。电极18可在形成布线层17的同一步骤中由铜形成，然后在阻焊层19中形成开口，以便其后从金、银、铜、锡和焊料组成的组中选择的至少一种金属或合金，可淀积在暴露于阻焊层19开口中的电极18的表面上，由此完成电极18的制造。替代地，在阻焊层19形成开口以后，形成电极18的图案以使得电极18覆盖开口。具体地说，电极18可以通过这样的方法形成：例如通过以无电镀的铜层作为馈电层的半添加法，形成布线层17和电极18以使得布线层17和电极18成为具有18μm厚度的铜层，然后只在暴露于阻焊层19开口的电极18的表面上以金层为最外层的顺序堆叠镍层和金层，使镍层和金层具有5μm和0.5μm的厚度。
在图26D所示的步骤10以后，扯开支撑衬底21。扯开是通过切片机、水切割机或类似物使支撑衬底21在预定的位置上破裂。如果支撑衬底21只在它的边缘具有粘接部分，则扯开粘接部分。在支撑衬底21具有弱的粘附性界面的情况下，可在机械上剥离界面。在支撑衬底21通过夹具或类似物形成整体的情况下，可通过释放夹具而扯开。
在支撑衬底21扯开为两个单元以后，进行上述根据第一实施例的制造方法中的图4B所示的步骤11，然后是图4C所示的步骤12，由此能获得根据第一实施例的布线板101。
虽然本实施例说明的是根据第一实施例的布线板101，但是根据本实施例的布线板的制造方法，可以应用于根据第二实施例至第九实施例的布线板102至布线板109的制造方法。图25和图26中所示的例子表示两级布线层，但这不是唯一的情况。通过重复上述根据第一实施例的布线板101制造方法中的图3A至3C所示的步骤7至9，可以交替地堆叠绝缘层11和布线层17，以形成具有三级或更多级布线层的布线板。布线层17也可以通过这样的方法形成，即在绝缘层中要形成布线层17的位置上形成凹陷部或布线图案(未示)，然后用无电镀、溅射、CVD或类似方法在凹陷部形成馈电层，再通过无电镀或电镀填充凹陷部，最后抛光表面。
因为根据本实施例的布线板的制造方法能在支撑衬底21的两个表面上制造布线板，所以一个支撑衬底21能有加倍的产出率，因此能降低制造成本。
下面，将描述本发明的第十一实施例。图27是根据本实施例的半导体器件111的示例性横截面图。图28A和28B是逐步骤表示根据本实施例的半导体器件111的制造方法的一个示例的示例性横截面图。在图27和图28中，与图1至图26中相同的部分将用相同的参考数字表示，并且将不再做详细说明。
如图27中所示，根据本实施例的半导体器件111由上述根据第一实施例的布线板101、以及半导体元件23形成，半导体元件23通过焊球25以倒装芯片方式键合至布线板101的电极18，在键合部位加有下填充26。
半导体元件23在其表面上具有连接电极24，连接电极24和布线板101的电极18经过焊球25电连接。下填充26加在半导体元件23和布线板101之间的空隙中。
焊球25是由焊料制成的小球，通过镀敷、焊球转移、印刷或类似方法形成在半导体元件23的连接电极24上。焊球25的材料能从铅和锡的易熔焊料以及无铅焊料中适当选择。图27和图28的示例表示半导体元件23通过焊球25以倒装芯片方式键合至布线板101，但这不是唯一的情况。半导体元件23和布线板101可通过金属凸块、导电胶、导电有机材料、含有导电填料的有机材料或类似物电连接。
下填充26由环氧系列的材料材料成，并且在半导体元件23经过焊球25连接至电极18以后填充。施加下填充26是为了减小半导体元件23和布线板101之间的热膨胀系数的差别，以使这种差别不会破坏焊球25。如果焊球25具有确保所希望的可靠性的强度，则不必要施加下填充26。
下面，将描述根据本实施例的半导体器件111的制造方法。
首先，通过焊球25将半导体元件23键合至布线板101的电极18，如图28A所示(步骤1)。焊球25通过印刷、镀敷、焊球转移、喷墨或类似方法在半导体元件23表面上的连接电极24上形成。或者，焊球25也可以通过同样的方法在布线板101的电极18上形成。在所使用的半导体元件23是连接电极24上有焊球25的情况下，可在电极18上形成备用焊料。在使用焊剂键合焊球25的情况下，可在键合以后将其洗去。
接着，在半导体元件23和布线板101之间的间隙中施加下填充26，如图28B所示(步骤2)。按此方式能得到根据本实施例的半导体器件111。此处，如果焊球25具有确保所希望的可靠性的强度，则可以不施加下填充26。
上述根据本实施例的半导体器件111的制造方法描述的是半导体元件23安装在布线板101上的情况，但这不是唯一的情况。在上述根据第一实施例的布线板101的制造方法中，半导体元件23可在支撑衬底21除去以前的步骤中安装。在这种情形下，在安装半导体元件23以后才进行除去支撑衬底21和蚀刻阻挡层22的步骤。因此，为了在除去支撑衬底21和蚀刻阻挡层22时保护半导体元件23，可形成由有机材料或金属材料制成的覆盖层，或者半导体元件23可用模制树脂覆盖。
在图27所示的例子中，没有特定的元件连接至第一布线层14。但是，起外部端子作用的焊球或者金属管脚可附接到那里，或者，其他的半导体元件或电子元件可安装到那里。如果布线板在未装有根据本实施例的半导体器件111的半导体元件23的区域刚度不足，可将一个使半导体元件23的区域露出的框架构件接合至布线板，或者这一刚度不足的区域可用模制树脂覆盖。
本实施例能得到一种半导体器件111，其包括具有稳定而精细的布线图案的布线板。此外，因为外部端子如同第一布线层14所实现的那样被嵌入绝缘层11中，所以当布线板上的半导体器件111装在其他衬底或类似物上时，所受的应力能被整个布线板吸收。因此，可以改善二次安装的可靠性。
所说明的根据本实施例的半导体器件111是作为半导体元件23安装在布线板101上的一个例子，但这不是唯一的情况。半导体元件23可安装在上述根据第二至第九实施例的布线板上。在半导体元件23安装在根据第七至第九实施例的布线板上的情况下，可以通过支撑衬底21实现热耗散效果。布线板不一定只安装一个半导体元件23，而可以安装多个半导体元件23，或者还安装例如电容器、电阻器之类的元件。
下面，将描述本发明的第十二实施例。图29是根据本实施例的半导体器件112的示例性横截面图。在图29中，与图1至图28中相同的部分将用相同的参考数字表示，并且将不再做详细说明。
如图29中所示，根据本实施例的半导体器件112由上述根据第五实施例的布线板105、以及半导体元件23形成，半导体元件23通过半导体球25以倒装芯片方式键合至布线板105的第一布线层14，在这个键合部位加有下填充26。
半导体元件23在它的表面上具有连接电极24，连接电极24和第一布线层14通过焊球25电连接。下填充26加在半导体元件23和布线板105之间的空隙中。下填充26由环氧系列的材料制成，在半导体元件23通过焊球25键合至第一布线层14以后填入空隙。只要焊球25具有确保所希望的可靠性的强度，就不需要施加下填充26。图29所示的例子表示半导体元件23以倒装芯片方式通过焊球25键合至布线板105，但这不是唯一的情况。半导体元件23与焊球25可通过金属凸块、导电胶、导电有机材料、包含导电填料的有机材料或类似物电连接。
根据本实施例的半导体器件112是半导体元件23安装在布线板105上的一个例子，但这不是唯一的情况。在第一布线层14只是在要键合焊球25的位置上形成的情况下，或者在焊料流的流量可控制的情况下，可以不提供阻焊层20。这意味着半导体元件23能安装在布线板101至布线板104或布线板106至布线板109的第一布线层14上。因为下填充26和绝缘层11的粘合力比阻焊层20和下填充26的粘合力更强，所以省去阻焊层20能改善半导体器件在长跨度上的可靠性。
在图29所示的例子中，没有特定的元件连接至电极18。但是，起外部端子作用的焊球或者金属管脚可附接到那里，或者，其他的半导体元件或电子元件可安装到那里。如果布线板在未装有根据本实施例的半导体器件111的半导体元件23的区域刚度不足，可将一个使半导体元件23的区域露出的框架构件接合至布线板，或者这一刚度不足的区域可用模制树脂覆盖。
本实施例能获得半导体元件23连接中的高可靠性，并能适应连接端子之间更小的节距，因为半导体元件23的安装表面比形成有电极18的表面更平滑。
下面，将描述本发明的第十三实施例。图30是根据本实施例的半导体器件113的示例性横截面图。图31A至31C是逐步骤表示根据本实施例的半导体器件113的制造方法的一个示例的示例性横截面图。在图30和图31中，与图1至图29中相同的部分将用相同的参考数字表示，并且将不再做详细说明。
如图30中所示，根据本实施例的半导体器件113由下列元件形成：上述根据第一实施例的布线板101；半导体元件27，其表面上具有连接电极28，并通过粘合剂31粘接至布线板101而覆盖阻焊层19的一部分；将半导体元件27的连接电极28连接至布线板101的电极18的键合线29；以及密封半导体器件113而覆盖半导体元件27和布线板101的模制树脂30。
半导体元件27在其表面上具有连接电极28，并且连接电极28和布线板101的电极18通过键合线29电连接。
键合线29主要由金制成，将半导体元件27的连接电极28和电极18电连接起来。
模制树脂30可由环氧系列材料与硅填料混合制成，并且可以通过利用一个模型或者印刷或类似方法，用转移模塑法或压缩模塑法进行淀积，覆盖半导体元件27和连接器区域中的连线。
粘合剂31加至半导体元件27的其上不提供电路的表面上，粘合剂31可由环氧系列、聚酰亚胺系列或类似物的有机材料，或者Ag浆或类似物制成。
下面，将描述根据本实施例的半导体器件113的一种制造方法。
首先，用粘合剂31将表面上具有连接电极28的半导体元件27粘接至布线板101，以覆盖阻焊层19表面的一部分，如图31A所示(步骤1)。将粘合剂31加至半导体元件27的其上不形成电路的表面或者布线板101上。
接着，通过键合线29将半导体元件27的连接电极28与布线板101的电极18连接起来，如图31B所示(步骤2)。
接着，淀积模制树脂30以覆盖半导体元件27和布线板101，如图31C所示(步骤3)。模制树脂30可以通过利用一个模型、或者印刷或类似方法，用转移模塑法或压缩模塑法进行淀积。这样，便得到根据本实施例的半导体器件113。
上面说明了根据本实施例的半导体器件113的制造方法，这是一个在布线板101上安装半导体元件27的例子，但这不是唯一的情况。半导体元件27可在上述根据第一实施例的布线板101的制造方法中除去支撑衬底21以前的步骤中安装。在这种情形下，则在安装半导体元件27及淀积模制树脂30以后，才进行除去支撑衬底21和蚀刻阻挡层22的步骤。
根据本实施例的半导体器件113是一个例子，其中布线板的形成有第一布线层14的表面上没有形成阻焊层20。但是，也可以在布线板上形成阻焊层20，为的是保护第一布线层14以及控制翘曲。此外，当实际使用布线板时，有布线层17存在的表面上可以不提供阻焊层19。
在图30所示的例子中，没有特定的元件连接至第一布线层14。但是，起外部端子作用的焊球或金属管脚可附接到那里，或者，其他的半导体元件或电子元件也可安装到那里。如果根据本实施例的半导体器件112的布线板刚度不足，可将一个框架构件接合至布线板。
本实施例能得到一种半导体器件113，其包括具有稳定而精细的布线图案的布线板。此外，因为外部端子如同第一布线层14所实现的那样被嵌入绝缘层11中，所以当布线板上的半导体器件113装在其他衬底或类似物上时，所受的应力能被整个布线板吸收。因此，可以改善二次安装的可靠性。而且，因为半导体元件27被模制树脂30覆盖，所以能得到保护。还有，因为有模制树脂30，半导体器件113作为整体能具有更好的刚度和因此改善的可靠性。
根据本实施例的半导体器件113是半导体元件27安装在布线板101上的一个例子，但这不是唯一的情况。半导体元件27可安装在上述根据第二至第九实施例的布线板上。在半导体元件27安装在根据第七至第九实施例的布线板上的情况下，可以通过支撑衬底21实现热耗散效果。布线板不一定只安装一个半导体元件23，而是可以安装多个半导体元件23，或者还安装例如电容器、电阻器之类的元件。
在图30所示的例子中，在装有半导体元件27的布线板101表面上形成的模制树脂30，覆盖包含半导体元件27的布线板101的整个表面。但是，模制树脂30不一定要覆盖布线板101的整个表面，而可只覆盖布线板101表面的包含半导体元件27的那个部分。
下面，将描述本发明的第十四实施例。图32是根据本实施例的半导体器件114的示例性横截面图。在图32中，与图1至图31中相同的部分将用相同的参考数字表示，并且将不再做详细说明。
如图32中所示，根据本实施例的半导体器件114由以下元件组成：上述根据第一实施例的布线板101；半导体元件27，其表面上具有连接电极28，并且通过粘合剂31被粘接至布线板101的下表面；连接半导体元件27的连接电极28和布线板101的第一布线层14的键合线29；以及密封半导体器件114而覆盖半导体元件27和布线板101的模制树脂30。
键合线29主要由金制成，并将半导体元件27的连接电极28和第一布线层14电连接起来。
在图32所示的例子中，没有特定的元件连接至电极18。但是，起外部端子作用的焊球或金属管脚可附接到那里，或者其他的半导体元件或电子元件也或安装到那里。如果根据本实施例的半导体器件114的布线板刚度不足，可将一个框架构件接合至布线板。
根据本实施例，因为半导体元件27安装在比形成有电极18的表面更为平滑的表面上，所以半导体元件27能安装得更精确并且表面变得更平滑，这使能实现可靠的连接以及连接端子之间的较小节距。
根据本实施例的半导体器件114是一个例子，其中布线板的形成有第一布线层14的表面上没有提供阻焊层20，但布线板也可以提供有阻焊层20以便保护第一布线层14以及控制翘曲。当布线板实际使用时，有布线层17存在的表面上可以不提供阻焊层19。
在图32所示的例子中，在其中安装半导体元件27的布线板101表面上形成的模制树脂30，覆盖包含半导体元件27的布线板101的整个表面。但是，模制树脂30不一定要覆盖布线板101的整个表面，而可只覆盖布线板101的表面包含半导体元件27的那个部分。此外，所举的例子表示具有两级布线层的布线板，但这不是唯一的情况。半导体元件27也能安装在具有三级或更多级布线层的布线板上。
根据上述任一实施例的半导体器件，可以在布线板上所希望的位置具有起电路噪声滤波器作用的电容器。制造电容器的电介质优选地是金属氧化物例如氧化钛、氧化钽、Al2O3、SiO2、ZrO2、HfO2、Nb2O5或类似物，钙钛矿系列例如BST(BaxSr1-xTiO3)、PZT(PbZrxTi1-xO3)、PLZT(Pb1-yLayZrxTi1-xO3)或类似物，或者铋系列层状化合物例如SrBi2Ta2O9或类似物，此处0≤x≤1和0<y<1。制造电容器的电介质可替代地为混有无机材料或磁性材料的有机材料。
替代地，起电路噪声滤波器作用的电容器可以这样来形成：由介电常数为9或更大的材料制作构成绝缘层11的一种或多层，并在处于绝缘层11的下面和上面的第一布线层14和布线层17或电极18上所希望的位置上，形成彼此相对的电极。制造电容器的电介质优选地是金属氧化物例如Al2O3、ZrO2、HfO2、Nb2O5或类似物，钙钛矿系列例如BST(BaxSr1-xTiO3)、PZT(PbZrxTi1-xO3)、PLZT(Pb1-yLayZrxTi1-xO3)或类似物，或者铋系列层状化合物例如SrBi2Ta2O9或类似物，此处0≤x≤1和0<y<1。制造电容器的电介质可替代地为混有无机材料或磁性材料的有机材料。
在根据本发明的布线板中，形成有绝缘层11中并且其表面暴露的第一布线层14由第一金属膜12和第二金属膜13构成，它们从绝缘层11下表面侧堆叠在一起，第一金属膜12的边缘在第二金属膜的扩展方向上从第二金属膜13的边缘凸出。因此，第二金属膜13能在制造过程中受到保护而免遭侧蚀刻，并且布线板能以高产出率被制造出来，即使要在其上形成微细的布线。
此外，由于第一布线层14的第一金属膜12作为连接用的金属膜以及第二金属膜作为减小电阻用的金属膜，所以连接电极能具有较大的尺寸，同时低电阻的第二金属膜能具有距离相邻图案的较大间隙，这使得可以改善连接可靠性以及增加对相邻图案之间的迁移的抵抗性。特别是，在第二金属膜由倾向于迁移的铜和银制成的情况下，可以延缓微细布线之间可能发生的迁移。
此外，因为第一布线层14嵌入绝缘层11中而且其表面暴露，所以能接受超声连接方法例如线键合，同时所引起的超声吸收(弛豫)比布线层从绝缘层凸出的布线结构所引起的小，因此能实现稳定的连接。此外，因为第一布线层14嵌入绝缘层11中而且其表面暴露，所以当布线板101上的半导体器件装在其他衬底或类似物上时，所受的应力能被整个布线板101吸收。因此，可以改善二次安装的可靠性。
在根据第二实施例和第三实施例的布线板中，因为第一布线层14的表面有一个从绝缘层11的下表面向内凹进的位置，所以能获得这样一种效果，即在伴随焊接半导体元件例如倒装芯片或安装焊球的操作而发生回流时，可以拦阻焊料流。
在根据第四实施例的布线板中，因为凹陷部15的侧表面处于比第一金属膜12的边缘更向外的位置，所以焊球能在后面的将半导体元件或类似物连接至第一布线层14或布线板的下表面的步骤中，与第一金属膜12的整个表面相连。因此，焊球能被更坚固地粘接。
此外，因为根据第四实施例的布线板由于凹陷部15的侧表面处于比第一金属膜12的边缘更向外的位置，而有大的开口，所以在后面的将半导体元件或类似物通过导线与第一布线层14或布线板的下电极相连的步骤中，可以防止绝缘层11被线键合夹具摩擦。
此外，因为根据本发明的布线板的制造方法在制造布线板时使用支撑衬底21并在支撑衬底21上叠层，所以能抑制制造过程中的变形，并能获得优良的处理能力。还有，支撑衬底21确保有厚的基底，可以给出比在薄的制造基底上更精确的层对准。
根据第十实施例的布线板的制造方法，可以在支撑衬底21的双面制造布线板。因此，一个支撑衬底21的产出率能加倍，并且能降低成本。
根据本发明的半导体器件的制造方法，允许选择是在除去布线板制造中使用的支撑衬底21以前将半导体元件安装到布线板上，还是在完成的状态下将半导体元件安装到本发明的布线板上。在除去支撑衬底21以前将半导体元件安装到布线板上的情况下，半导体元件的安装精度高至随时可以适用于窄节距即50μm或更小。另一方面，将半导体元件安装到已除去支撑衬底21的布线板的情况下，可以实现薄的半导体器件。如果要求改善半导体器件制造过程中的处理能力，则部分地保留支撑衬底21能保持布线板的刚度。
权利要求书(按照条约第19条的修改)
1.(修改)一种布线板，包括：绝缘层；多个布线层，以使所述多个布线层被所述绝缘层相互绝缘的方式形成；以及在所述绝缘层中形成以连接布线层的多个通道，其中，所述布线层包括形成在所述绝缘层一个表面内的表面布线层，所述表面布线层包括：从所述一个表面暴露并具有至少部分接触所述绝缘层的侧表面的第一金属膜；和嵌入所述绝缘层并堆叠在所述第一金属膜上的第二金属膜，以及所述第一金属膜的边缘与所述第二金属膜的边缘相一致，或者在所述第二金属膜的扩展方向上从所述第二金属膜的边缘凸出。
2.根据权利要求1中所述的布线板，其中，所述第一金属膜的外表面位于从所述绝缘层的所述一个表面凹进的位置。
3.根据权利要求2中所述的布线板，其中，形成所述第一金属膜的所述绝缘层中的凹进部分，具有在位置上与所述第一金属膜的边缘相一致的侧表面。
4.根据权利要求2中所述的布线板，其中，形成所述第一金属膜的所述绝缘层中的凹进部分，具有比所述第一金属膜的边缘更向外的侧表面。
5.(删除)
6.(修改)根据权利要求1至4的任一项中所述的布线板，其中，所述第一金属膜和所述第二金属膜由相同的材料制成。
7.(修改)根据权利要求1至4的任一项中所述的布线板，其中，所述第一金属膜由从金、银、镍、铜、铝、钯、铂、铑、锡和焊料组成的组中选择的一种金属制成，或者从所述组中选择并堆叠在一起的多种金属制成。
8.(修改)根据权利要求1至4的任一项中所述的布线板，其中，所述第二金属膜由从金、银、镍、铜、铝、钯、铂、铑、锡和焊料组成的组中选择的一种金属制成，或者从所述组中选择并堆叠在一起的多种金属制成。
9.(修改)根据权利要求1至4的任一项中所述的布线板，其中，所述通道与所述表面布线层的一部分不连接。
10.(修改)根据权利要求1至4的任一项中所述的布线板，其中，在所述绝缘层的任一表面或者两个表面上提供有金属框架。
11.(修改)根据权利要求1至4的任一项中所述的布线板，其中，在所述绝缘层的与所述一个表面相对的表面上形成第二电极，所述表面布线层的一部分用作第一电极，以及在所述绝缘层的任一表面或者两个表面上形成阻焊层，所述阻焊层具有开口以暴露所述第一电极或所述第二电极的全部或一部分。
12.(修改)一种布线板，包括形成在根据权利要求1至4的任一项中所述布线板的所述一个表面上的蚀刻阻挡层和支撑衬底，形成顺序为所述蚀刻阻挡层处于所述一个表面上。
13.根据权利要求12中所述的布线板，其中，所述蚀刻阻挡层在所述一个表面的整个表面上形成。
14.根据权利要求12中所述的布线板，其中，所述蚀刻阻挡层的边缘在所述第一金属膜的扩展方向上从所述第一金属膜的边缘凸出，或者在位置上与所述第一金属膜的边缘相一致。
15.根据权利要求12中所述的布线板，其中，所述支撑衬底由导电材料、或者在绝缘材料表面上堆叠导电材料所构成的复合材料制成。
16.根据权利要求12中所述的布线板，其中，所述蚀刻阻挡层由与所述支撑衬底的所述导电材料以及所述第一金属膜的材料不同的材料制成。
17.根据权利要求12中所述的布线板，其中，在所述绝缘层的与所述一个表面相对的表面上形成第二电极，以及形成具有开口的阻焊层，以暴露所述第二电极的全部或一部分。
18.(修改)一种半导体器件，其中，一个或多个半导体元件连接至根据权利要求1至4的任一项中所述的布线板。
19.根据权利要求18中所述的半导体器件，其中，所述半导体元件与所述布线板通过倒装芯片键合和线键合中的至少一种进行连接。
20.一种布线板的制造方法，包括：在支撑衬底上形成蚀刻阻挡层的步骤；通过在所述蚀刻阻挡层上形成第一金属膜，并且在所述第一金属膜上堆叠包含在所述第一金属膜内的第二金属膜，形成表面布线层的步骤；形成绝缘层以覆盖所述支撑衬底、所述蚀刻阻挡层和所述表面布线层的步骤；在所述绝缘层中形成通道的步骤；以及在所述绝缘层上形成第二布线层的步骤。
21.根据权利要求20中所述的布线板制造方法，其中，所述蚀刻阻挡层在所述支撑衬底的整个表面上形成。
22.根据权利要求20或21中所述的布线板制造方法，包括：在形成所述绝缘层的所述步骤以前，蚀刻所述第二金属膜的步骤。
23.一种布线板的制造方法，包括：在支撑衬底上形成蚀刻阻挡层的步骤；通过在所述蚀刻阻挡层上形成包含在所述蚀刻阻挡层内的第一金属膜，并且在所述第一金属膜上堆叠第二金属膜，形成表面布线层的步骤；形成绝缘层以覆盖所述支撑衬底、所述蚀刻阻挡层和所述表面布线层的步骤；在所述绝缘层中形成通道的步骤；以及在所述绝缘层上形成第二布线层的步骤。
24.根据权利要求20或23中所述的布线板制造方法，包括：在所述绝缘层的与形成所述表面布线层的表面相对的表面上，形成第二电极的步骤；以及形成具有开口的阻焊层，以暴露所述第二电极的全部或一部分的步骤。
25.一种布线板的制造方法，包括：通过根据权利要求20或23所述布线板的所述制造方法，在支撑衬底的两个表面上形成布线板，并且扯开所述支撑衬底以获得两块布线板。
26.根据权利要求20或23中所述的布线板的制造方法，包括：除去所述支撑衬底的步骤；以及除去所述蚀刻阻挡层的步骤。
27.根据权利要求26中所述的布线板的制造方法，其中，在除去所述支撑衬底的所述步骤中，全部除去所述支撑衬底。
28.根据权利要求26中所述的布线板的制造方法，其中，在除去所述支撑衬底的所述步骤中，部分地保留所述支撑衬底。
29.根据权利要求26中所述的布线板的制造方法，包括在除去所述蚀刻阻挡层的所述步骤以后，形成具有开口的阻焊层的步骤，其中，所述表面布线层的一部分用作电极，以及所述开口暴露所述电极的全部或一部分。
30.一种半导体器件的制造方法，包括：在由所述根据权利要求20或23中所述布线板的制造方法形成的布线板上，安装半导体元件的步骤。
31.根据权利要求30中所述的半导体器件的制造方法，包括：在安装所述半导体元件的所述步骤以后，除去所述支撑衬底的步骤；以及除去所述蚀刻阻挡层的步骤。
32.根据权利要求31中所述的半导体器件的制造方法，其中，在除去所述支撑衬底的步骤中，全部除去所述支撑衬底。
33.根据权利要求31中所述的半导体器件的制造方法，其中，在除去所述支撑衬底的步骤中，部分地保留所述支撑衬底。
34.根据权利要求31中所述的布线板的制造方法，包括在除去所述蚀刻阻挡层的所述步骤以后，形成具有开口的阻焊层的步骤，其中，所述表面布线层的一部分用作电极，以及所述开口暴露所述电极的全部或一部分。
35.一种半导体器件的制造方法，包括：在由所述根据权利要求26中所述布线板的制造方法形成的布线板上，安装半导体元件的步骤。
36.根据权利要求30中所述的半导体器件的制造方法，其中，所述半导体元件和所述布线板通过倒装芯片键合和线键合中的至少一种进行连接。

Claims (36)

1.一种布线板，包括：绝缘层；多个布线层，以使所述多个布线层被所述绝缘层相互绝缘的方式形成；以及在所述绝缘层中形成以连接所述布线层的多个通道，其中，所述布线层包括形成在所述绝缘层的一个表面内的表面布线层，所述表面布线层包括从所述一个表面暴露的第一金属膜和嵌入所述绝缘层并堆叠在所述第一金属膜上的第二金属膜，以及所述第一金属膜的边缘在所述第二金属膜的扩展方向上从所述第二金属膜的边缘凸出。
2.根据权利要求1中所述的布线板，其中，所述第一金属膜的外表面位于从所述绝缘层的所述一个表面凹进的位置。
3.根据权利要求2中所述的布线板，其中，形成所述第一金属膜的所述绝缘层中的凹进部分，具有在位置上与所述第一金属膜的边缘相一致的侧表面。
4.根据权利要求2中所述的布线板，其中，形成所述第一金属膜的所述绝缘层中的凹进部分，具有比所述第一金属膜的边缘更向外的侧表面。
5.一种布线板包括：绝缘层；被所述绝缘层相互绝缘的多个布线层；以及在所述绝缘层中形成以连接所述布线层的多个通道，其中，所述布线层包括多个表面布线层，每个表面布线层形成在所述绝缘层的一个表面内，所述表面布线层包括从所述一个表面暴露的第一金属膜和嵌入所述绝缘层并堆叠在所述第一金属膜上的第二金属膜，所述第一金属膜的边缘在位置上与所述第二金属膜的边缘相一致，所述第一金属膜的外表面位于从所述绝缘层的所述一个表面凹进的位置，以及形成所述第一金属膜的所述绝缘层中的凹进部分，具有比所述第二金属膜的边缘更向外的侧表面。
6.根据权利要求1至5的任一项中所述的布线板，其中，所述第一金属膜和所述第二金属膜由相同的材料制成。
7.根据权利要求1至5的任一项中所述的布线板，其中，所述第一金属膜由从金、银、镍、铜、铝、钯、铂、铑、锡和焊料组成的组中选择的一种金属制成，或者从所述组中选择并堆叠在一起的多种金属制成。
8.根据权利要求1至5的任一项中所述的布线板，其中，所述第二金属膜由从金、银、镍、铜、铝、钯、铂、铑、锡和焊料组成的组中选择的一种金属制成，或者从所述组中选择并堆叠在一起的多种金属制成。
9.根据权利要求1至5的任一项中所述的布线板，其中，所述通道与所述表面布线层的一部分不连接。
10.根据权利要求1至5的任一项中所述的布线板，其中，在所述绝缘层的任一表面或者两个表面上提供有金属框架。
11.根据权利要求1至5的任一项中所述的布线板，其中，在所述绝缘层的与所述一个表面相对的表面上形成第二电极，所述表面布线层的一部分用作第一电极，以及在所述绝缘层的任一表面或者两个表面上形成阻焊层，所述阻焊层具有开口以暴露所述第一电极或所述第二电极的全部或一部分。
12.一种布线板，其中，所述布线板包括形成在根据权利要求1至5的任一项中所述布线板的所述一个表面上的蚀刻阻挡层和支撑衬底，形成顺序为所述蚀刻阻挡层处于所述一个表面上。
13.根据权利要求12中所述的布线板，其中，所述蚀刻阻挡层在所述一个表面的整个表面上形成。
14.根据权利要求12中所述的布线板，其中，所述蚀刻阻挡层的边缘在所述第一金属膜的扩展方向上从所述第一金属膜的边缘凸出，或者在位置上与所述第一金属膜的边缘相一致。
15.根据权利要求12中所述的布线板，其中，所述支撑衬底由导电材料，或者在绝缘材料表面上堆叠导电材料所构成的复合材料制成。
16.根据权利要求12中所述的布线板，其中，所述蚀刻阻挡层由与所述支撑衬底的所述导电材料以及所述第一金属膜的材料不同的材料制成。
17.根据权利要求12中所述的布线板，其中，在所述绝缘层的与所述一个表面相对的表面上形成第二电极，以及形成具有开口的阻焊层，以暴露所述第二电极的全部或一部分。
18.一种半导体器件，其中，一个或多个半导体元件连接至根据权利要求1至5的任一项中所述的布线板。
19.根据权利要求18中所述的半导体器件，其中，所述半导体元件与所述布线板通过倒装芯片键合和线键中的至少一种进行连接。
20.一种布线板的制造方法，包括：在支撑衬底上形成蚀刻阻挡层的步骤；通过在所述蚀刻阻挡层上形成第一金属膜，并且在所述第一金属膜上堆叠包含在所述第一金属膜内的第二金属膜，形成表面布线层的步骤；形成绝缘层以覆盖所述支撑衬底、所述蚀刻阻挡层和所述表面布线层的步骤；在所述绝缘层中形成通道的步骤；以及在所述绝缘层上形成第二布线层的步骤。
21.根据权利要求20中所述的布线板制造方法，其中，所述蚀刻阻挡层在所述支撑衬底的整个表面上形成。
22.根据权利要求20或21中所述的布线板制造方法，包括：在形成所述绝缘层的所述步骤以前，蚀刻所述第二金属膜的步骤。
23.一种布线板的制造方法，包括：在支撑衬底上形成蚀刻阻挡层的步骤；通过在所述蚀刻阻挡层上形成包含在所述蚀刻阻挡层内的第一金属膜，并且在所述第一金属膜上堆叠第二金属膜，形成表面布线层的步骤；形成绝缘层以覆盖所述支撑衬底、所述蚀刻阻挡层和所述表面布线层的步骤；在所述绝缘层中形成通道的步骤；以及在所述绝缘层上形成第二布线层的步骤。
24.根据权利要求20或23中所述的布线板制造方法，包括：在所述绝缘层的与形成所述表面布线层的表面相对的表面上，形成第二电极的步骤；以及形成具有开口的阻焊层，以暴露所述第二电极的全部或一部分的步骤。
25.一种布线板的制造方法，包括：通过根据权利要求20或23所述布线板的所述制造方法，在支撑衬底的两个表面上形成布线板，并且扯开所述支撑衬底以获得两块布线板。
26.根据权利要求20或23中所述的布线板的制造方法，包括：除去所述支撑衬底的步骤；以及除去所述蚀刻阻挡层的步骤。
27.根据权利要求26中所述的布线板的制造方法，其中，在除去所述支撑衬底的所述步骤中，全部除去所述支撑衬底。
28.根据权利要求26中所述的布线板的制造方法，其中，在除去所述支撑衬底的所述步骤中，部分地保留所述支撑衬底。
29.根据权利要求26中所述的布线板的制造方法，包括在除去所述蚀刻阻挡层的所述步骤以后，形成具有开口的阻焊层的步骤，其中，所述表面布线层的一部分用作电极，以及所述开口暴露所述电极的全部或一部分。
30.一种半导体器件的制造方法，包括：在由所述根据权利要求20或23中所述布线板的制造方法形成的布线板上，安装半导体元件的步骤。
31.根据权利要求30中所述的半导体器件的制造方法，包括：在安装所述半导体元件的所述步骤以后，除去所述支撑衬底的步骤；以及除去所述蚀刻阻挡层的步骤。
32.根据权利要求31中所述的半导体器件的制造方法，其中，在除去所述支撑衬底的步骤中，全部除去所述支撑衬底。
33.根据权利要求31中所述的半导体器件的制造方法，其中，在除去所述支撑衬底的步骤中，部分地保留所述支撑衬底。
34.根据权利要求31中所述的布线板的制造方法，包括在除去所述蚀刻阻挡层的所述步骤以后，形成具有开口的阻焊层的步骤，其中，所述表面布线层的一部分用作电极，以及所述开口暴露所述电极的全部或一部分。
35.一种半导体器件的制造方法，包括：在由所述根据权利要求26中所述布线板的制造方法形成的布线板上，安装半导体元件的步骤。
36.根据权利要求30中所述的半导体器件的制造方法，其中，所述半导体元件和所述布线板通过倒装芯片键合和线键合中的至少一种进行连接。
CNA2007800317039A 2006-06-30 2007-06-29 布线板、使用布线板的半导体器件、及其制造方法 Pending CN101507373A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006181257 2006-06-30
JP181257/2006 2006-06-30

Publications (1)

Publication Number Publication Date
CN101507373A true CN101507373A (zh) 2009-08-12

Family

ID=38845675

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800317039A Pending CN101507373A (zh) 2006-06-30 2007-06-29 布线板、使用布线板的半导体器件、及其制造方法

Country Status (4)

Country Link
US (2) US7911038B2 (zh)
JP (2) JP5258045B2 (zh)
CN (1) CN101507373A (zh)
WO (1) WO2008001915A1 (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103117261A (zh) * 2011-11-16 2013-05-22 台湾积体电路制造股份有限公司 封装结构及其形成方法
CN104170534A (zh) * 2012-03-05 2014-11-26 三菱电机株式会社 半导体装置
CN104332417A (zh) * 2010-12-17 2015-02-04 日月光半导体制造股份有限公司 内埋式半导体封装件的制作方法
CN104426500A (zh) * 2013-08-19 2015-03-18 日本特殊陶业株式会社 封装
CN104798452A (zh) * 2012-09-07 2015-07-22 R&D电路股份有限公司 使用零底切技术在印刷电路板上形成触垫的方法与构件
CN104952839A (zh) * 2014-03-28 2015-09-30 恒劲科技股份有限公司 封装装置及其制作方法
CN104952738A (zh) * 2015-07-15 2015-09-30 华进半导体封装先导技术研发中心有限公司 有机转接板的制作方法及基于转接板的封装结构
CN106206506A (zh) * 2016-08-08 2016-12-07 武汉华星光电技术有限公司 显示装置、端子以及端子的制备方法
CN106505045A (zh) * 2015-09-08 2017-03-15 艾马克科技公司 具有可路由囊封的传导衬底的半导体封装及方法
CN107960132A (zh) * 2015-05-04 2018-04-24 由普莱克斯有限公司 带有印刷成形封装部件和导电路径再分布结构的引线载体
CN108257875A (zh) * 2016-12-28 2018-07-06 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及二者的制作方法
WO2024040448A1 (zh) * 2022-08-23 2024-02-29 京东方科技集团股份有限公司 线路板及制备方法、功能背板、背光模组、显示面板

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5101169B2 (ja) 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
US7955953B2 (en) * 2007-12-17 2011-06-07 Freescale Semiconductor, Inc. Method of forming stacked die package
JP5203108B2 (ja) * 2008-09-12 2013-06-05 新光電気工業株式会社 配線基板及びその製造方法
JP5269563B2 (ja) * 2008-11-28 2013-08-21 新光電気工業株式会社 配線基板とその製造方法
JP5350830B2 (ja) * 2009-02-16 2013-11-27 日本特殊陶業株式会社 多層配線基板及びその製造方法
US8072764B2 (en) * 2009-03-09 2011-12-06 Apple Inc. Multi-part substrate assemblies for low profile portable electronic devices
KR101525158B1 (ko) * 2009-03-12 2015-06-03 삼성전자 주식회사 인쇄회로기판 조립체 및 그 제조방법
JP5231340B2 (ja) * 2009-06-11 2013-07-10 新光電気工業株式会社 配線基板の製造方法
JP5637992B2 (ja) * 2009-09-15 2014-12-10 株式会社東芝 セラミックス回路基板の製造方法
JP5003812B2 (ja) * 2009-12-10 2012-08-15 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
US8528200B2 (en) 2009-12-18 2013-09-10 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP5603600B2 (ja) * 2010-01-13 2014-10-08 新光電気工業株式会社 配線基板及びその製造方法、並びに半導体パッケージ
KR101678052B1 (ko) * 2010-02-25 2016-11-22 삼성전자 주식회사 단층 배선 패턴을 포함한 인쇄회로기판(ｐｃｂ), ｐｃｂ를 포함한 반도체 패키지, 반도체 패키지를 포함한 전기전자장치, ｐｃｂ제조방법, 및 반도체 패키지 제조방법
US8410604B2 (en) * 2010-10-26 2013-04-02 Xilinx, Inc. Lead-free structures in a semiconductor device
KR101222828B1 (ko) * 2011-06-24 2013-01-15 삼성전기주식회사 코어리스 기판의 제조방법
JP5795225B2 (ja) 2011-09-27 2015-10-14 新光電気工業株式会社 配線基板の製造方法
TWI557855B (zh) 2011-12-30 2016-11-11 旭德科技股份有限公司 封裝載板及其製作方法
US8815706B2 (en) * 2012-01-20 2014-08-26 Infineon Technologies Ag Methods of forming semiconductor devices
TWI694557B (zh) * 2012-03-26 2020-05-21 先進封裝技術私人有限公司 半導體基板、半導體封裝件及其製造方法
JP5580374B2 (ja) * 2012-08-23 2014-08-27 新光電気工業株式会社 配線基板及びその製造方法
JP5315447B2 (ja) * 2012-09-03 2013-10-16 新光電気工業株式会社 配線基板及びその製造方法
JP5511922B2 (ja) * 2012-09-26 2014-06-04 新光電気工業株式会社 配線基板とその製造方法
US8866286B2 (en) * 2012-12-13 2014-10-21 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Single layer coreless substrate
US9299649B2 (en) 2013-02-08 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US8802504B1 (en) * 2013-03-14 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. 3D packages and methods for forming the same
US9165878B2 (en) * 2013-03-14 2015-10-20 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
JP5701333B2 (ja) * 2013-05-07 2015-04-15 新光電気工業株式会社 配線基板とその製造方法
TWI602483B (zh) * 2013-07-25 2017-10-11 Ｒ＆Ｄ電路公司 利用零底切技術形成印刷電路板上的接觸墊之方法及結構
TWI474450B (zh) 2013-09-27 2015-02-21 Subtron Technology Co Ltd 封裝載板及其製作方法
TWI474449B (zh) 2013-09-27 2015-02-21 Subtron Technology Co Ltd 封裝載板及其製作方法
US20150262927A1 (en) * 2014-02-13 2015-09-17 ADL Engineering Inc. Electronic package, package carrier, and methods of manufacturing electronic package and package carrier
TWI474417B (zh) * 2014-06-16 2015-02-21 Phoenix Pioneer Technology Co Ltd 封裝方法
TWI554174B (zh) 2014-11-04 2016-10-11 上海兆芯集成電路有限公司 線路基板和半導體封裝結構
KR102281452B1 (ko) 2014-11-20 2021-07-27 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
KR20170067426A (ko) * 2015-12-08 2017-06-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 제조 방법 및 이를 이용한 반도체 패키지
JP6741456B2 (ja) * 2016-03-31 2020-08-19 Fdk株式会社 多層回路基板
JP6935539B2 (ja) * 2016-11-30 2021-09-15 新光電気工業株式会社 配線基板の製造方法
WO2023148840A1 (ja) * 2022-02-02 2023-08-10 キオクシア株式会社 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841862B2 (en) * 2000-06-30 2005-01-11 Nec Corporation Semiconductor package board using a metal base
JP3498732B2 (ja) 2000-06-30 2004-02-16 日本電気株式会社 半導体パッケージ基板及び半導体装置
JP3546961B2 (ja) 2000-10-18 2004-07-28 日本電気株式会社 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
JP2002196462A (ja) 2001-12-20 2002-07-12 Konica Corp ハロゲン化銀写真感光材料用自動現像機
JP2004228226A (ja) * 2003-01-21 2004-08-12 Gisei Rin 集積回路パッケージキャリア
JP2004253648A (ja) * 2003-02-20 2004-09-09 Sumitomo Bakelite Co Ltd プリント配線板の製造方法及びプリント配線板と多層プリント配線板の製造方法及び多層プリント配線板
JP4268434B2 (ja) 2003-04-09 2009-05-27 大日本印刷株式会社 配線基板の製造方法
JP4409325B2 (ja) * 2003-09-25 2010-02-03 京セラ株式会社 配線基板及びその製造方法
JP4541763B2 (ja) 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
JP4108643B2 (ja) * 2004-05-12 2008-06-25 日本電気株式会社 配線基板及びそれを用いた半導体パッケージ
JP3961537B2 (ja) * 2004-07-07 2007-08-22 日本電気株式会社 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
JP2006108211A (ja) * 2004-10-01 2006-04-20 North:Kk 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
JPWO2006064863A1 (ja) * 2004-12-17 2008-06-12 イビデン株式会社 プリント配線板

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332417B (zh) * 2010-12-17 2017-08-15 日月光半导体制造股份有限公司 内埋式半导体封装件的制作方法
CN104332417A (zh) * 2010-12-17 2015-02-04 日月光半导体制造股份有限公司 内埋式半导体封装件的制作方法
CN103117261A (zh) * 2011-11-16 2013-05-22 台湾积体电路制造股份有限公司 封装结构及其形成方法
CN104170534A (zh) * 2012-03-05 2014-11-26 三菱电机株式会社 半导体装置
CN104798452A (zh) * 2012-09-07 2015-07-22 R&D电路股份有限公司 使用零底切技术在印刷电路板上形成触垫的方法与构件
CN104798452B (zh) * 2012-09-07 2018-03-30 R & D 电路股份有限公司 使用零底切技术在印刷电路板上形成触垫的方法与构件
CN104426500A (zh) * 2013-08-19 2015-03-18 日本特殊陶业株式会社 封装
CN104426500B (zh) * 2013-08-19 2018-10-12 日本特殊陶业株式会社 封装
CN104952839B (zh) * 2014-03-28 2018-05-04 恒劲科技股份有限公司 封装装置及其制作方法
CN104952839A (zh) * 2014-03-28 2015-09-30 恒劲科技股份有限公司 封装装置及其制作方法
CN107960132A (zh) * 2015-05-04 2018-04-24 由普莱克斯有限公司 带有印刷成形封装部件和导电路径再分布结构的引线载体
CN104952738A (zh) * 2015-07-15 2015-09-30 华进半导体封装先导技术研发中心有限公司 有机转接板的制作方法及基于转接板的封装结构
CN106505045A (zh) * 2015-09-08 2017-03-15 艾马克科技公司 具有可路由囊封的传导衬底的半导体封装及方法
CN106206506A (zh) * 2016-08-08 2016-12-07 武汉华星光电技术有限公司 显示装置、端子以及端子的制备方法
CN108257875A (zh) * 2016-12-28 2018-07-06 碁鼎科技秦皇岛有限公司 芯片封装基板、芯片封装结构及二者的制作方法
WO2024040448A1 (zh) * 2022-08-23 2024-02-29 京东方科技集团股份有限公司 线路板及制备方法、功能背板、背光模组、显示面板

Also Published As

Publication number Publication date
US7911038B2 (en) 2011-03-22
US20110136298A1 (en) 2011-06-09
JP2013150013A (ja) 2013-08-01
US8389414B2 (en) 2013-03-05
JPWO2008001915A1 (ja) 2009-12-03
WO2008001915A1 (fr) 2008-01-03
US20090315190A1 (en) 2009-12-24
JP5258045B2 (ja) 2013-08-07

Similar Documents

Publication Publication Date Title
CN101507373A (zh) 布线板、使用布线板的半导体器件、及其制造方法
CN101533824B (zh) 配线板、半导体器件及制造配线板和半导体器件的方法
JP4961848B2 (ja) 金属ポストを有する配線基板、半導体装置及び半導体装置モジュールの製造方法
CN101536181B (zh) 半导体装置及其制造方法
JP5392847B2 (ja) 配線基板、半導体装置及びそれらの製造方法
CN102098876B (zh) 用于电路基板的制造工艺
US6861757B2 (en) Interconnecting substrate for carrying semiconductor device, method of producing thereof and package of semiconductor device
CN101241903B (zh) 有布线基板的半导体装置
JP4564342B2 (ja) 多層配線基板およびその製造方法
JP3297879B2 (ja) 連続して形成した集積回路パッケージ
CN1949952B (zh) 多层配线板、使用多层配线板的半导体器件及其制造方法
JP5084509B2 (ja) 集積回路チップの外面に露出した端子で相互接続するための相互接続要素およびその製造方法、複数の前記相互接続要素を含む多層相互配線基板およびその製造方法、ならびに多層配線基板の製造方法
CN102106198A (zh) 半导体装置及其制造方法
CN102132639A (zh) 电子部件内置线路板及其制造方法
CN101409238A (zh) 无核层封装基板的制作方法
CN101683006A (zh) 电子部件内置线路板及其制造方法
JP4603383B2 (ja) 配線基板及び半導体装置並びにそれらの製造方法
JP4282777B2 (ja) 半導体装置用基板及び半導体装置の製造方法
JP5029581B2 (ja) 半導体パッケージの製造方法
US6913814B2 (en) Lamination process and structure of high layout density substrate
KR19990039245A (ko) 다중 도금층을 가진 기판의 제조방법
JP2001144398A (ja) 配線基板および配線基板の製造方法
CN108305864A (zh) 新型端子
JP2008047936A (ja) 半導体パッケージおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: NEC CORP.

Effective date: 20130710

Free format text: FORMER OWNER: RENESAS ELECTRONICS CORPORATION

Effective date: 20130710

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130710

Address after: Kanagawa, Japan

Applicant after: Renesas Electronics Corporation

Address before: Tokyo, Japan

Applicant before: NEC Corp.

Applicant before: Renesas Electronics Corporation

AD01 Patent right deemed abandoned

Effective date of abandoning: 20090812

C20 Patent right or utility model deemed to be abandoned or is abandoned