CN106449554B - 带有封闭空腔的芯片嵌入式封装结构及其制作方法 - Google Patents

带有封闭空腔的芯片嵌入式封装结构及其制作方法 Download PDF

Info

Publication number
CN106449554B
CN106449554B CN201611109949.0A CN201611109949A CN106449554B CN 106449554 B CN106449554 B CN 106449554B CN 201611109949 A CN201611109949 A CN 201611109949A CN 106449554 B CN106449554 B CN 106449554B
Authority
CN
China
Prior art keywords
chip
substrate
packaging
cavity
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611109949.0A
Other languages
English (en)
Other versions
CN106449554A (zh
Inventor
蔡亲佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU YUANSHU MICROELECTRONICS TECHNOLOGY Co.,Ltd.
Original Assignee
Suzhou Shu Source Electronic Technology Ltd Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Shu Source Electronic Technology Ltd Co filed Critical Suzhou Shu Source Electronic Technology Ltd Co
Priority to CN201611109949.0A priority Critical patent/CN106449554B/zh
Publication of CN106449554A publication Critical patent/CN106449554A/zh
Application granted granted Critical
Publication of CN106449554B publication Critical patent/CN106449554B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence

Abstract

本发明揭示了一种带有封闭空腔的嵌入式芯片封装结构，其包括：封装基板，设置于封装基板内部的、用以容置芯片的开口或空腔；设置于封装基板第一表面的模块对位标识；设置于开口或空腔内的芯片，所述芯片至少自封装基板与第一表面相对的第二表面露出，并与基板的第二表面处于同一平面；封闭空腔，与封装基板第二表面的芯片表面有共同边界面；封装材料，至少用以覆盖封装基板的第一表面和模块对位标识及填充开口或空腔内未被所述芯片占据的空间；重布线层，至少用于芯片电极和封装基板上的电子线路电气互联。本发明还提供了制作带有封闭空腔的载板级嵌入式封装结构的方法。

Description

带有封闭空腔的芯片嵌入式封装结构及其制作方法
技术领域
本发明涉及一种芯片封装结构及其制作方法，尤其是一种带有封闭空腔的芯片嵌入式封装结构及其制作方法。
背景技术
目前，芯片的封装通常采用打线（Wire bonding）或者倒装芯片（Flip-chip）的封装技术方案，尤其是表面波芯片（Surface Acoustic Wave Chip： SAW Chip），采用打线生产技术的表面波芯片封装器件外观尺寸较大。由于采用单颗芯片操作的生产方式，采用打线生产技术的表面波封装器件制作效率低，而且采用打线生产技术的表面波封装器件，通常使用金属密闭空腔技术，成本较高。采用倒装芯片技术的表面波封装器件，由于采用焊锡连接技术，工艺较为复杂，且容易发生虚焊的现象。
发明内容
本发明的目的在于提供一种带有封闭空腔的芯片嵌入式封装结构，该带有封闭空腔的芯片嵌入式封装结构成本较低、制造容易。
本发明的目的还在于提供一种带有封闭空腔的芯片嵌入式封装结构的制作方法，该带有封闭空腔的芯片嵌入式封装结构的制作方法制作效率高，而且工艺简单。
为实现上述发明目的，本发明提供一种带有封闭空腔的芯片嵌入式封装结构，包括：封装基板，具有相对设置的第一表面和第二表面，所述封装基板内部设置有至少一个用以容置芯片的开口或空腔；芯片，设置于所述开口或空腔内；封闭空腔，与所述芯片表面相邻或有共同边界面；封装材料，至少用以覆盖所述封装基板的第一表面、所述芯片以及填充所述开口或空腔内未被所述芯片占据的空间；重布线层，至少用于电气连接所述芯片和封装基板的线路层。
作为本发明一实施方式的进一步改进，所述封装结构还包括设置于所述封装基板第一表面上的模块对位标识，所述模块对位标识表面与封装基板第二表面分别对应所述封装基板的最高表面和最低表面。
作为本发明一实施方式的进一步改进，所述封装基板是IC载板/线路板、玻璃基板或陶瓷基板。
作为本发明一实施方式的进一步改进，所述芯片是芯片表面或芯片活性区域表面需要在无外物接触或是覆盖情况下正常工作的芯片。
作为本发明一实施方式的进一步改进，所述芯片是使用表面波SAW的功能性芯片。
作为本发明一实施方式的进一步改进，所述芯片是SAW滤波器芯片或SAW传感器芯片。
作为本发明一实施方式的进一步改进，所述封装材料是环氧塑封料。
作为本发明一实施方式的进一步改进，所述芯片具有活性区域，所述的封闭空腔与所述芯片的活性区域有共同边界。
作为本发明一实施方式的进一步改进，所述重布线层电气连接所述芯片的电极和封装结构的外部电极，所述封装结构的外部电极安置在芯片电极表面的正面的封装结构外部或是在芯片电极表面背面的封装结构外部。
作为本发明一实施方式的进一步改进，所述重布线层经过盲孔/埋孔电气延伸至所述封装结构的外部电极。
作为本发明一实施方式的进一步改进，所述封装结构还包括覆盖封装基板第二表面的绝缘/介电薄膜，所述绝缘/介电薄膜是光敏感的绝缘/介电薄膜。
作为本发明一实施方式的进一步改进，所述的绝缘/介电薄膜的上方是薄板/薄膜，所述薄板/薄膜的厚度小于1毫米。
作为本发明一实施方式的进一步改进，所述薄板/薄膜是PCB基板、封装载板、PET膜、聚酰亚胺膜、玻璃片或是陶瓷片。
作为本发明一实施方式的进一步改进，所述封装结构还包括至少覆盖封装结构最外层线路层的焊料掩膜和设置于所述焊料掩膜中的开口，所述焊料掩膜中的开口内的线路层形成所述封装结构对外电气连接的焊盘。
本发明还提供了一种芯片嵌入式封装结构的制作方法，其特征在于，所述制作方法包括以下步骤：
S1、提供封装基板，其具有相对设置的第一表面和第二表面，所述封装基板内部设置有至少一个用以容置芯片的开口或空腔，在所述封装基板的第一表面上开口或者空腔的四周设置模块对位标识；
S2、在所述封装基板的第二表面上贴附粘接膜，并将芯片置入开口或者空腔，且使芯片设置电极面的正面与粘接膜粘接固定；
S3、至少在在所述封装基板的第一表面、模块对位标识及所述开口或者空腔上施加封装材料，使封装基板的第一表面、模块对位标识被封装材料覆盖，以及使所述开口或者空腔被封装材料及所述芯片完全填充；
S4、去除粘接膜，将所述封装基板翻转；
S5、在所述芯片正面、所述封装基板的第二表面以及与第二表面共面的封装材料表面上形成至少用于电气连接芯片和封装基板的第一重布线层；
S6、在所述第一重布线层和与第二表面共面的封装材料表面上覆盖第一积聚层；
S7、在所述第一积聚层上方覆盖密封用途的薄板，使芯片的正面和薄板之间形成封闭空腔。
S8、在第一积聚层和薄板上形成盲孔，在薄板上通过盲孔布置第二重布线层以使第二重布线层与第一重布线层电气连接。
S9、在芯片嵌入式封装结构相对第二重布线层的最外侧形成焊料掩膜，并在焊料掩膜上进行开口，使部分第二重布线层露出。
本发明还提供了另一种芯片嵌入式封装结构的制作方法，其特征在于，所述制作方法包括以下步骤：
S1、提供封装基板，其具有相对设置的第一表面和第二表面，所述封装基板内部设置有至少一个用以容置芯片的开口或空腔，在所述封装基板的第一表面上开口或者空腔的四周设置模块对位标识；
S2、在所述封装基板的第二表面上贴附粘接膜，并将芯片置入开口或者空腔，且使芯片设置电极面的正面与粘接膜粘接固定；
S3、至少在在所述封装基板的第一表面、模块对位标识及所述开口或者空腔上施加封装材料，使封装基板的第一表面、模块对位标识被封装材料覆盖，以及使所述开口或者空腔被封装材料及所述芯片完全填充；
S4、去除粘接膜，将所述封装基板翻转；
S5、封装基板上的第二表面形成连通模块对位标识的第一盲孔，在封装基板的第二表面形成至少用于电气连接芯片、封装基板和模块对位标识的第一重布线层；
S6、在所述第一重布线层和与第二表面共面的封装材料表面上覆盖第一积聚层；
S7、在所述第一积聚层上方覆盖密封用途的薄板，使芯片的正面和薄板之间形成封闭空腔。
S8、在与封装基板的第二表面相对的封装材料表面形成连通模块对位标识的第二盲孔，所述封装材料表面形成电气连接模块对位标识的第二重布线层。
S9、在芯片嵌入式封装结构相对第一表面一侧的最外侧形成焊料掩膜，并在焊料掩膜上进行开口，使部分第二重布线层露出。
与现有技术相比，本发明的有益效果在于：本发明将芯片嵌入封装，封装器件更为轻薄。芯片与线路板的电气连接无需焊锡连接方案，而采用简洁的重布线(RDL)方案，工艺稳定和可靠性高。
附图说明
图1是本发明优选的第一实施方式中芯片嵌入式封装结构的示意图；
图2到图12是图1中芯片嵌入式封装结构的封装方法的工艺步骤图，其中：
图2是图1中芯片嵌入式封装结构的封装基板的机构示意图；
图3是图1中芯片嵌入式封装结构的芯片的安装示意图；
图4是图1中芯片嵌入式封装结构的芯片的安装后的封装结构示意图；
图5是图1中芯片嵌入式封装结构的芯片的安装后被覆盖封装材料的封装结构示意图；
图6是图5中的封装结构倒置后去除粘合层的示意图；
图7是图6中的封装结构的进行第一次重布线的示意图；
图8是图7中的封装结构在第一重布线层上覆盖第一积聚层的示意图；
图9是图8中的封装结构安装薄板的示意图；
图10是图9中的封装结构设置盲孔的示意图；
图11是图10中的封装结构的进行第二次重布线的示意图；
图12是图11中的封装结构在第二重布线层上覆盖第二积聚层的示意图；
图13是本发明优选的第二实施方式中芯片嵌入式封装结构的示意图；
图14到图18是图13中芯片嵌入式封装结构的封装方法的工艺步骤图，其中：
图14是图5中的封装结构倒置后去除粘合层的示意图；
图15是图14中的封装结构的进行打盲孔的示意图；
图16是图15中的封装结构上下对应进行第一重布线和第二次重布的示意图；
图17是图16中的封装结构上下分别进行覆盖第一积聚层和形成焊料掩膜的示意图；
图18是图17中的封装结构安装薄板的示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。
参照图1所示，本发明提供的第一实施例中的带有封闭空腔的芯片嵌入式封装结构,包括封装基板1，即用于封装芯片的线路载板，也可称为线路板，封装基板1可以是封装基板是IC载板/线路板、玻璃基板或陶瓷基板等等。封装基板1具有相对设置的第一表面11和第二表面12，封装基板1内设置有至少一个用以容置芯片的开口或者空腔2，封装基板1的第一表面11设置有模块对位标识5,模块对位标识5表面与封装基板1第二表面12分别对应封装基板1的最高表面和最低表面。模块对位标识5用以实现精确的芯片布置和导电线路互连，全部标识或部分标识同时成为连接线路和提供导电功能。
结合图2到图11所示，本实施例中，芯片嵌入式封装结构还包括设置于开口或者空腔2内的芯片3以及封装材料4，封装材料4用以覆盖封装基板1的第一表面11、模块对位标识5以及填充开口或空腔2内未被芯片3占据的空间。芯片3具有设置电极的正面和相对的反面，其正面大致与封装基板1第二表面12对齐/共面。开口或者空腔2在竖直方向上的最高表面和最低表面分别为封装基板的最高表面或者模块对位标识5的表面和封装基板5的第二表面12或最低表面，而开口或者空腔2在水平方向上的边界为封装基板在第一表面11和第二表面12之间的开口或者空腔2的侧壁，即开口或者空腔2包括第一空间21和第一空间22，第一空间21分布在封装基板1的第一表面和第二表面之间，第二空间22分布在封装基板1的第一表面11和模块对位标识5的表面之间，第一空间21的侧壁为封装基板第一表面11和第二表面12之间的封装基板1连续截面，而第二空间22无侧壁。
优选的，本实施例中的芯片3构造为表面波芯片(Surface Acoustic Wave Chip :SAW Chip)，或是芯片表面或是芯片活性区域（Active Zone）表面需要在无外物接触或是覆盖情况下正常工作的芯片。即该芯片3可以是SAW滤波器芯片，SAW传感器芯片，或使用表面波SAW功能的芯片。
进一步的，本实施例中的芯片嵌入式封装结构还包括重布线层6，用以与芯片3和封装基板1之间电气连接。优选的，重布线层6包括第一重布线层61和与第一重布线层61电气连接的第二重布线层62，本实施例中，第一重布线层61和第二重布线层62设置于封装基板1的同一侧。其中第一重布线层61位于封装基板1的第二表面12的上方，覆盖部分封装基板1、封装材料4和部分芯片3。
重布线的金属线材料是铜，重布线铜与芯片电极之间有增强重布线铜和芯片电极相互附着力的金属或合金薄膜，该金属或者合金材料可以是镍，钛，镍铬，钛钨等。
另外，本实施例中的芯片嵌入式封装结构还包括第一积聚层7以及附着于第一积聚层7上的薄板8，第一积聚层7覆盖至少部分第一重布线层61和部分封装基板1的第二表面12，而且第一积聚层7优选的构造为绝缘/介电薄膜，所述绝缘/介电薄膜是光敏感的绝缘/介电薄膜，如SU-8。薄板8构造为PCB基板，封装载板，PET膜、聚酰亚胺膜、玻璃片，陶瓷片等具有一定机械强度的薄板，薄板8的厚度在小于1毫米，更优的为50微米到500微米之间。因薄板8覆盖于第一积聚层7的表面，使得芯片3和薄板8之间形成一个封闭空腔301，封闭空腔301与芯片表面相邻或有共同边界面，或者芯片具有活性区域，封闭空腔301与芯片的活性区域有共同边界，在芯片3构造为表面波芯片时方便表面波的传递。第二重布线层62布置于薄板8上，而第一积聚层7和薄板8上设置相互连通的盲孔，第一重布线层61与第二重布线层62通过盲孔电气连接。
进一步的，第二重布线层62上方覆盖有焊料掩膜9，其设置在整个芯片嵌入式封装结构的最外侧，焊料掩膜9上形成有开口，至少部分第二重布线层62可以从开口露出，焊料掩膜中的开口内的线路层形成封装结构对外电气连接的焊盘，从而方便贴装其它封装器件和/或被动电子元件。
上述实施例仅为本发明的第一优选实施例，应当理解的是，在其他实施例中,第一积聚层、第一重布线层、第二重布线层可以选择性的设置，如仅设置第一积聚层和第一重布线层，另外，在除上述积聚层和重布线层之外还可进一步设置其他用于电气连接的互连层，只要能达到封装器件和/或被动电子元件与芯片或线路板电气连接的封装结构均属于本发明的保护范围。
本发明还提供了一种用于芯片嵌入式封装结构的制作方法，包括以下步骤：
S1、提供封装基板1，其具有相对设置的第一表面11和第二表面12，所述封装基板1内部设置有至少一个用以容置芯片3的开口或空腔2，在所述封装基板1的第一表面11上开口或者空腔2的四周设置模块对位标识5；
S2、在所述封装基板1的第二表面12上贴附粘接膜201，并将芯片3置入开口或者空腔2，且使芯片3设置电极面的正面与粘接膜201粘接固定；
S3、至少在在所述封装基板1的第一表面11、模块对位标识5及所述开口或者空腔2上施加封装材料4，使封装基板1的第一表面11、模块对位标识5被封装材料4覆盖，以及使所述开口或者空腔2被封装材料4及所述芯片3完全填充；
S4、去除粘接膜201，将所述封装基板1翻转；
S5、在所述芯片3正面、所述封装基板1的第二表面12以及与第二表面12共面的封装材料4的表面上形成至少用于电气连接芯片3和封装基板1的第一重布线层61；
S6、在所述第一重布线层61和与第二表面12共面的封装材料4的表面上覆盖第一积聚层7；
S7、在所述第一积聚层7上方覆盖具有密封用途的薄板8，使芯片3和薄板8之间形成封闭空腔301。
具体的，以下结合附图所示对本发明第一实施例中芯片嵌入式封装结构的制作方法作详细的说明。
参照图2所示，提供封装基板1，其具有相对设置的第一表面11和第二表面12，封装基板1上包括有至少一个用以容置芯片3的开口或空腔2，当然，封装基板1也可以包括多个开口或空腔，分别用于容置芯片。
模块对位标识5设置在封装基板1的第一表面11，且模块对位标识5表面与封装基板1第二表面12分别对应所述基板的最高表面和最低表面。
参照图3所示，在封装基板的第二表面上贴附粘接膜201，并将芯片3以倒置形态置入开口或者空腔2，倒置形态置入即使芯片3设置电极面的正面与粘接膜201粘接固定，芯片3置入后，芯片3和封装基板1之间还留有空间。
参照图4所示，在封装基板1的第一表面11、模块对位标识5及开口或者空腔2上施加封装材料4，使封装基板1的第一表面11、模块对位标识5被封装材料4覆盖，以及使开口或者空腔2被封装材料4及芯片3完全填充。
其中，封装材料4优选为环氧塑封料（EMC：EpoxyMoldingCompound）或其它热固型材料，其填充到开口或者空腔2以作为一个平坦堆积层而覆盖封装基板1的第一表面11。
参照图5和图6所示，去除粘接膜201，并将封装基板1翻转。
参照图7所示，在芯片3正面、封装基板1的第二表面12以及与第二表面12共面的封装材料4的表面上形成至少用于电气连接芯片3和封装基板1的第一重布线层61。第一重布线层61的形成方法包括金属着膜、光刻、镀铜、去膜、铜/钛蚀刻的一序列工艺。
参照图8所示，在第一重布线层61和与第二表面12共面的封装材料4的表面上覆盖第一积聚层7，第一积聚层7优选为光敏感介电材料层，光敏感介电材料层可以通过旋转涂覆或压膜、光刻的一序列工艺沉积在第一重布线层61。
参照图9所示，在第一积聚层7上方覆盖具有密封用途的薄板8，使芯片3和薄板8之间形成封闭空腔301。
参照图10所示，在薄板8上开孔使部分第一重布线层61露出，也就是说将第一重布线层61上方的部分第一积聚层7和薄板8去除从而形成盲孔81，形成盲孔81的方法有激光打孔、光刻等。
参照图11所示，在薄板8上通过盲孔81形成第二重布线层62，第二重布线层62的形成方法包括金属着膜、光刻、镀铜、去膜、铜/钛蚀刻的一序列工艺。
参照图12所示，在芯片嵌入式封装结构的最外侧形成焊料掩膜9，并在焊料掩膜9上进行开口，使部分第二重布线层62露出。形成焊料掩膜9的方法包括防沉积、光刻、化学镀镍/铝的一序列工艺。如此，外部的封装器件和/或被动电子元件通过第二重布线层62可以与封装基板1实现电气连接。
参照图13所示，为本发明提供的第二实施例中的芯片嵌入式封装结构，包括封装基板1a，即用于封装芯片的线路载板，也可称为线路板。封装基板1a具有相对设置的第一表面11a和第二表面12a，封装基板1a内设置有至少一个用以容置芯片3a的开口或者空腔2a，封装基板1a的第一表面11a设置有模块对位标识5a,模块对位标识5a表面与封装基板1a第二表面12a分别对应封装基板1a的最高表面和最低表面。模块对位标识5a用以实现精确的芯片布置和导电线路互连，全部标识或部分标识同时成为连接线路和提供导电功能。
结合图14到图18所示，本实施例中，芯片嵌入式封装结构还包括设置于开口或者空腔2a内的芯片3a以及封装材料4a，封装材料4a用以覆盖封装基板1a的第一表面11a、模块对位标识5a以及填充开口或空腔2a内未被芯片3a占据的空间。芯片3a具有设置电极面的正面和相对的反面，其正面大致与封装基板1a第二表面12a对齐/共面。
进一步的，本实施例中的芯片嵌入式封装结构还包括重布线层6a，用以与芯片3a和封装基板1a之间电气连接。优选的， 重布线层6a包括第一重布线层61a和与第一重布线层61a电气连接的第二重布线层62a。重布线的金属线材料是铜，重布线铜与芯片电极之间有增强重布线铜和芯片电极相互附着力的金属或合金薄膜，该金属或者合金材料可以是镍，钛，镍铬，钛钨等。
与图1中所示的第一实施例不同的是，其中第一重布线层61a位于封装基板1a的第二表面12a的上方，覆盖部分封装基板1a、封装材料4a和部分芯片3a。第二重布线层62a布置于与封装基板1a相对的封装材料4a表面上。封装基板1a上设置有与第一重布线层61a连通的盲孔13a，第一重布线层61a通过盲孔13a与模块对位标识5a电气连接。封装材料4a表面上设有与第二重布线层62a连通的盲孔41a，第二重布线层41a通过盲孔13a与模块对位标识5a电气连接，如此，第一重布线层61a和第二重布线层62a通过模块对位标识5a实现电气连接。本实施例中，第一重布线层61a和第二重布线层62a分别设置于封装基板1a的两侧。
另外，本实施例中的芯片嵌入式封装结构还包括第一积聚层7a以及附着于第一积聚层7a上的薄板8a，第一积聚层7a覆盖至少部分第一重布线层61a和部分封装基板1a的第二表面12a，而且第一积聚层7a优选的构造为介电材料层，包括光敏感介电材料层或其它介电材料层，如SU-8。薄板8a构造为PCB基板，封装载板，玻璃片，陶瓷片等具有一定机械强度的薄板，薄板的厚度在50微米到1毫米之间，更优的为50微米到500微米之间。因薄板8a覆盖于第一积聚层7a的表面，使得芯片3a和薄板8a之间形成一个封闭空腔301a。
进一步的，第二重布线层62a上方覆盖有焊料掩膜9a，其设置在整个芯片嵌入式封装结构的最外侧，焊料掩膜9a上形成有开口，至少部分第二重布线层62a可以从开口露出，从而方便贴装其它封装器件和/或被动电子元件。
具体的，以下结合附图所示对本发明第二实施例中芯片嵌入式封装结构的制作方法作详细的说明。
本实施例中，制造方法的S1至S4这几个步骤与前述第一实施例相同，这里不再赘述，针对如下不同的步骤进行具体阐述。
参照图14和图15所示，在去除粘接膜并且已经翻转的封装基板1a两侧分别打盲孔13a和盲孔41a，通过盲孔13a、41a在两侧分别露出模块对位标识5a，也就是说将模块对位标识5a一侧的部分封装基板1a去除从而形成盲孔13a，将模块对位标识5另一侧的部分封装材料去除形成盲孔41a，形成盲孔的方法有激光打孔、光刻等。
参照图16所示，在封装基板1a的第二表面12a以及封装材料4a表面上分别形成至少用于电气连接芯片3a、封装基板1a和模块对位标识5a的第一重布线层61a以及电气连接模块对位标识5a的第二重布线层62a。第一重布线层61a和第二重布线层62a的形成方法包括金属着膜、光刻、镀铜、去膜、铜/钛蚀刻的一序列工艺，或者金属溅镀、光刻、去膜、金属蚀刻的一序列工艺。
参照图17所示，在第一重布线层61a和与第二表面12a共面的封装材料4a的表面上覆盖第一积聚层7a，第一积聚层7a优选为绝缘/介电薄膜，优选为光敏感的绝缘/介电薄膜，绝缘/介电薄膜可以通过旋转涂覆或压膜、光刻的一序列工艺沉积施加在封装结构的一侧并覆盖部分第一重布线层61a，或者通过旋转涂覆、压膜、丝网印刷或喷雾包覆的一序列工艺施加在封装结构的一侧并覆盖部分第一重布线层61a。
另外，在芯片嵌入式封装结构相对第一表面11a的一侧的最外侧形成焊料掩膜9a，并在焊料掩膜9a上进行开口，使部分第二重布线层62a露出。形成焊料掩膜9a的方法的包括防沉积、光刻、化学镀镍/铝的一序列工艺，或者通过旋转涂覆、压膜、丝网印刷或喷雾包覆的一序列工艺如此。外部的封装器件和/或被动电子元件通过第二重布线层62a可以与封装基板1a实现电气连接。
参照图18所示，在第一积聚层7a上方覆盖具有额定强度的薄板8a，使芯片3a和薄板8a之间形成封闭空腔。
虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (14)

1.一种带有封闭空腔的芯片嵌入式封装结构，其特征在于：包括：
封装基板，具有相对设置的第一表面和第二表面，所述封装基板内部设置有至少一个用以容置芯片的开口或空腔；
芯片，设置于所述开口或空腔内，所述芯片具有设置电极的正面和相对的反面，所述正面与封装基板的第二表面对齐/共面，所述芯片是SAW滤波器芯片或SAW传感器芯片；
封闭空腔，与所述芯片表面相邻或有共同边界面；
封装材料，至少用以覆盖所述封装基板的第一表面、所述芯片以及填充所述开口或空腔内未被所述芯片占据的空间；
重布线层，至少用于电气连接所述芯片和封装基板的线路层，所述重布线层包括位于封装基板的第二表面的上方的第一重布线层，所述第一重布线层覆盖部分封装基板、封装材料和部分芯片；
第一积聚层，覆盖部分第一重布线层和部分封装基板的第二表面。
2.根据权利要求1所述的带有封闭空腔的芯片嵌入式封装结构，其特征在于，所述封装结构还包括设置于所述封装基板第一表面上的模块对位标识，所述模块对位标识表面与封装基板第二表面分别对应所述封装基板的最高表面和最低表面。
3.根据权利要求1所述的带有封闭空腔的芯片嵌入式封装结构，其特征在于，所述封装基板是IC载板/线路板、玻璃基板或陶瓷基板。
4.根据权利要求1所述的带有封闭空腔的芯片嵌入式封装结构，其特征在于，所述芯片是芯片表面或芯片活性区域表面需要在无外物接触或是覆盖情况下正常工作的芯片。
5.根据权利要求1所述的一种带有封闭空腔的芯片嵌入式封装结构，其特征在于，所述封装材料是环氧塑封料。
6.根据权利要求1所述的一种带有封闭空腔的芯片嵌入式封装结构，其特征在于，所述芯片具有活性区域，所述的封闭空腔与所述芯片的活性区域有共同边界。
7.根据权利要求1所述的一种带有封闭空腔的芯片嵌入式封装结构，其特征在于，所述重布线层电气连接所述芯片的电极和封装结构的外部电极，所述封装结构的外部电极安置在芯片电极表面的正面的封装结构外部或是在芯片电极表面背面的封装结构外部。
8.根据权利要求1所述的一种带有封闭空腔的芯片嵌入式封装结构，其特征在于，所述重布线层经过盲孔/埋孔电气延伸至所述封装结构的外部电极。
9.根据权利要求1所述的一种带有封闭空腔的芯片嵌入式封装结构，其特征在于，所述第一积聚层构造为绝缘/介电薄膜，所述绝缘/介电薄膜是光敏感的绝缘/介电薄膜。
10.根据权利要求9所述的一种带有封闭空腔的芯片嵌入式封装结构，其特征在于，所述的绝缘/介电薄膜的上方是薄板/薄膜，所述薄板/薄膜的厚度小于1毫米。
11.根据权利要求10所述的一种带有封闭空腔的芯片嵌入式封装结构，其特征在于，所述薄板/薄膜是PCB基板、封装载板、PET膜、聚酰亚胺膜、玻璃片或是陶瓷片。
12.根据权利要求1所述的一种带有封闭空腔的芯片嵌入式封装结构，其特征在于，所述封装结构还包括至少覆盖封装结构最外层线路层的焊料掩膜和设置于所述焊料掩膜中的开口，所述焊料掩膜中的开口内的线路层形成所述封装结构对外电气连接的焊盘。
13.一种带有封闭空腔的芯片嵌入式封装结构的制作方法，其特征在于，所述制作方法包括以下步骤：
S1、提供封装基板，其具有相对设置的第一表面和第二表面，所述封装基板内部设置有至少一个用以容置芯片的开口或空腔，在所述封装基板的第一表面上开口或者空腔的四周设置模块对位标识，所述芯片是SAW滤波器芯片或SAW传感器芯片；
S2、在所述封装基板的第二表面上贴附粘接膜，并将芯片置入开口或者空腔，且使芯片设置电极面的正面与粘接膜粘接固定；
S3、至少在所述封装基板的第一表面、模块对位标识及所述开口或者空腔上施加封装材料，使封装基板的第一表面、模块对位标识被封装材料覆盖，以及使所述开口或者空腔被封装材料及所述芯片完全填充；
S4、去除粘接膜，将所述封装基板翻转；
S5、在所述芯片正面、所述封装基板的第二表面以及与第二表面共面的封装材料表面上形成至少用于电气连接芯片和封装基板的第一重布线层，所述第一重布线层覆盖部分封装基板、封装材料和部分芯片；
S6、在所述第一重布线层和与第二表面共面的封装材料表面上覆盖第一积聚层，使第一积聚层覆盖部分第一重布线层和部分封装基板的第二表面；
S7、在所述第一积聚层上方覆盖密封用途的薄板，使芯片的正面和薄板之间形成封闭空腔；
S8、在第一积聚层和薄板上形成盲孔，在薄板上通过盲孔布置第二重布线层以使第二重布线层与第一重布线层电气连接；
S9、在芯片嵌入式封装结构相对第二重布线层的最外侧形成焊料掩膜，并在焊料掩膜上进行开口，使部分第二重布线层露出。
14.一种带有封闭空腔的芯片嵌入式封装结构的制作方法，其特征在于，所述制作方法包括以下步骤：
S1、提供封装基板，其具有相对设置的第一表面和第二表面，所述封装基板内部设置有至少一个用以容置芯片的开口或空腔，在所述封装基板的第一表面上开口或者空腔的四周设置模块对位标识，所述芯片是SAW滤波器芯片或SAW传感器芯片；
S2、在所述封装基板的第二表面上贴附粘接膜，并将芯片置入开口或者空腔，且使芯片设置电极面的正面与粘接膜粘接固定；
S3、至少在所述封装基板的第一表面、模块对位标识及所述开口或者空腔上施加封装材料，使封装基板的第一表面、模块对位标识被封装材料覆盖，以及使所述开口或者空腔被封装材料及所述芯片完全填充；
S4、去除粘接膜，将所述封装基板翻转；
S5、封装基板上的第二表面形成连通模块对位标识的第一盲孔，在封装基板的第二表面形成至少用于电气连接芯片、封装基板和模块对位标识的第一重布线层，所述第一重布线层覆盖部分封装基板、封装材料和部分芯片；
S6、在所述第一重布线层和与第二表面共面的封装材料表面上覆盖第一积聚层，使第一积聚层覆盖部分第一重布线层和部分封装基板的第二表面；
S7、在所述第一积聚层上方覆盖密封用途的薄板，使芯片的正面和薄板之间形成封闭空腔；
S8、在与封装基板的第二表面相对的封装材料表面形成连通模块对位标识的第二盲孔，所述封装材料表面形成电气连接模块对位标识的第二重布线层；
S9、在芯片嵌入式封装结构相对第一表面一侧的最外侧形成焊料掩膜，并在焊料掩膜上进行开口，使部分第二重布线层露出。
CN201611109949.0A 2016-12-06 2016-12-06 带有封闭空腔的芯片嵌入式封装结构及其制作方法 Active CN106449554B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611109949.0A CN106449554B (zh) 2016-12-06 2016-12-06 带有封闭空腔的芯片嵌入式封装结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611109949.0A CN106449554B (zh) 2016-12-06 2016-12-06 带有封闭空腔的芯片嵌入式封装结构及其制作方法

Publications (2)

Publication Number Publication Date
CN106449554A CN106449554A (zh) 2017-02-22
CN106449554B true CN106449554B (zh) 2019-12-17

Family

ID=58216005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611109949.0A Active CN106449554B (zh) 2016-12-06 2016-12-06 带有封闭空腔的芯片嵌入式封装结构及其制作方法

Country Status (1)

Country Link
CN (1) CN106449554B (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108091616A (zh) * 2017-12-15 2018-05-29 苏州晶方半导体科技股份有限公司 一种芯片的封装方法以及封装结构
CN107910274A (zh) * 2017-12-18 2018-04-13 苏州晶方半导体科技股份有限公司 一种指纹芯片的封装方法以及封装结构
CN107958882A (zh) * 2017-12-20 2018-04-24 苏州晶方半导体科技股份有限公司 芯片的封装结构及其制作方法
CN108257921A (zh) * 2018-03-27 2018-07-06 苏州晶方半导体科技股份有限公司 一种芯片的封装结构以及封装方法
CN108269781A (zh) * 2018-03-27 2018-07-10 苏州晶方半导体科技股份有限公司 一种芯片的封装结构以及封装方法
CN108470724A (zh) * 2018-03-27 2018-08-31 苏州晶方半导体科技股份有限公司 一种芯片的封装结构以及封装方法
WO2020001583A1 (zh) * 2018-06-29 2020-01-02 宁波舜宇光电信息有限公司 线路板组件、感光组件、摄像模组及其制作方法
CN109087909A (zh) * 2018-08-10 2018-12-25 付伟 具有金属柱的多腔室封装结构及其制作方法
CN108711569A (zh) * 2018-08-10 2018-10-26 付伟 带有容纳滤波器芯片腔室的多芯片封装结构及其制作方法
CN109087911A (zh) * 2018-08-10 2018-12-25 付伟 带有容纳功能芯片腔室的多芯片封装结构及其制作方法
CN108766955A (zh) * 2018-08-10 2018-11-06 付伟 Rf开关芯片电极外设的多腔室封装结构及其制作方法
CN108807350A (zh) * 2018-08-10 2018-11-13 付伟 放大器芯片电极外设的多腔室封装结构及其制作方法
CN108831876B (zh) * 2018-08-10 2024-03-08 浙江熔城半导体有限公司 滤波器芯片内嵌且具有孔洞的封装结构及其制作方法
CN109103173B (zh) * 2018-08-10 2024-04-16 浙江熔城半导体有限公司 滤波器芯片内嵌且引脚上置的封装结构及其制作方法
CN109087912A (zh) * 2018-08-10 2018-12-25 付伟 带有腔室的多芯片封装结构及其制作方法
CN108766956A (zh) * 2018-08-10 2018-11-06 付伟 具有多腔室的多芯片封装结构及其制作方法
CN109065531A (zh) * 2018-08-10 2018-12-21 付伟 外设式多芯片封装结构及其制作方法
CN108831881A (zh) * 2018-08-10 2018-11-16 付伟 带有腔室的上下堆叠式多芯片封装结构及其制作方法
CN108831875B (zh) * 2018-08-10 2024-03-05 浙江熔城半导体有限公司 滤波器芯片内嵌且电极外设的封装结构及其制作方法
CN109257874A (zh) * 2018-11-16 2019-01-22 深圳市和美精艺科技有限公司 一种在pcb板制作过程中芯片埋入的方法及其结构
CN109494163A (zh) * 2018-11-20 2019-03-19 苏州晶方半导体科技股份有限公司 芯片的封装结构以及封装方法
TWI692802B (zh) 2019-04-30 2020-05-01 欣興電子股份有限公司 線路載板結構及其製作方法與晶片封裝結構
CN110127597A (zh) * 2019-06-14 2019-08-16 苏州敏芯微电子技术股份有限公司 背孔引线式压力传感器及其制备方法
CN111884613B (zh) * 2020-06-19 2021-03-23 珠海越亚半导体股份有限公司 一种具有空气谐振腔的嵌埋封装结构的制造方法
CN115632034A (zh) * 2022-12-20 2023-01-20 珠海妙存科技有限公司 eMMC模组封装结构及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1428930A (zh) * 2001-12-18 2003-07-09 株式会社村田制作所 声表面波装置
US7368808B2 (en) * 2003-06-30 2008-05-06 Intel Corporation MEMS packaging using a non-silicon substrate for encapsulation and interconnection
US8138590B2 (en) * 2008-06-20 2012-03-20 Stats Chippac Ltd. Integrated circuit package system with wire-in-film encapsulation
CN102870326A (zh) * 2010-05-07 2013-01-09 株式会社村田制作所 弹性表面波装置以及其制造方法
CN106158772A (zh) * 2015-03-27 2016-11-23 蔡亲佳 板级嵌入式封装结构及其制作方法
CN206312887U (zh) * 2016-12-06 2017-07-07 苏州源戍微电子科技有限公司 带有封闭空腔的芯片嵌入式封装结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5113627B2 (ja) * 2007-06-12 2013-01-09 日本電波工業株式会社 電子部品及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1428930A (zh) * 2001-12-18 2003-07-09 株式会社村田制作所 声表面波装置
US7368808B2 (en) * 2003-06-30 2008-05-06 Intel Corporation MEMS packaging using a non-silicon substrate for encapsulation and interconnection
US8138590B2 (en) * 2008-06-20 2012-03-20 Stats Chippac Ltd. Integrated circuit package system with wire-in-film encapsulation
CN102870326A (zh) * 2010-05-07 2013-01-09 株式会社村田制作所 弹性表面波装置以及其制造方法
CN106158772A (zh) * 2015-03-27 2016-11-23 蔡亲佳 板级嵌入式封装结构及其制作方法
CN206312887U (zh) * 2016-12-06 2017-07-07 苏州源戍微电子科技有限公司 带有封闭空腔的芯片嵌入式封装结构

Also Published As

Publication number Publication date
CN106449554A (zh) 2017-02-22

Similar Documents

Publication Publication Date Title
CN106449554B (zh) 带有封闭空腔的芯片嵌入式封装结构及其制作方法
KR101634067B1 (ko) 반도체 패키지 및 그 제조방법
KR101681028B1 (ko) 반도체 패키지 및 그 제조방법
CN211578748U (zh) 半导体装置
JP2592038B2 (ja) 半導体チップ実装方法および基板構造体
EP2798675B1 (en) Method for a substrate core layer
KR101193416B1 (ko) 3차원 실장 반도체 장치 및 그의 제조 방법
TWI531018B (zh) 半導體封裝及封裝半導體裝置之方法
US9147587B2 (en) Interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
US20110057323A1 (en) Packaging structure having embedded semiconductor element and method for fabricating the same
US20120273941A1 (en) Package structure having embedded electronic component and fabrication method thereof
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
JP5615936B2 (ja) パネルベースのリードフレームパッケージング方法及び装置
KR20220162661A (ko) 반도체 디바이스 및 그 제조 방법
KR101809521B1 (ko) 반도체 패키지 및 그 제조방법
TWI461124B (zh) 層疊封裝結構及其製作方法
KR20020021597A (ko) 반도체 장치 및 그 제조 방법
KR20160083388A (ko) 반도체 패키지 및 그 제조방법
KR20200018357A (ko) 노출된 다이 후면을 갖는 플립 칩 패키지를 위한 emi 차폐
KR20130139600A (ko) 강화된 범프 체결 구조를 포함하는 전자 소자의 패키지 및 제조 방법
KR101944007B1 (ko) 반도체 패키지 및 그 제조방법
US20160079151A1 (en) Package structure with an embedded electronic component and method of fabricating the package structure
US10741499B2 (en) System-level packaging structures
KR101858954B1 (ko) 반도체 패키지 및 이의 제조 방법
KR20140083084A (ko) 전자파 차폐층을 갖는 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200609

Address after: 313200 No. 926 Changhong East Street, Fuxi Street, Deqing County, Huzhou City, Zhejiang Province (Mogan Mountain National High-tech Zone)

Patentee after: Zhejiang Rongcheng Semiconductor Co., Ltd

Address before: 215000, Suzhou Industrial Park, Jinji Lake Road, 99, Suzhou City, northwest of the city of Jiangsu, 5, 3

Patentee before: SUZHOU YUANSHU MICROELECTRONICS TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20201016

Address after: 215000, Suzhou Industrial Park, Jinji Lake Road, 99, Suzhou City, northwest of the city of Jiangsu, 5, 3

Patentee after: SUZHOU YUANSHU MICROELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: 313200 No. 926 Changhong East Street, Fuxi Street, Deqing County, Huzhou City, Zhejiang Province (Mogan Mountain National High-tech Zone)

Patentee before: Zhejiang Rongcheng Semiconductor Co., Ltd

TR01 Transfer of patent right