CN108257921A - 一种芯片的封装结构以及封装方法 - Google Patents

一种芯片的封装结构以及封装方法 Download PDF

Info

Publication number
CN108257921A
CN108257921A CN201810257460.0A CN201810257460A CN108257921A CN 108257921 A CN108257921 A CN 108257921A CN 201810257460 A CN201810257460 A CN 201810257460A CN 108257921 A CN108257921 A CN 108257921A
Authority
CN
China
Prior art keywords
chip
packaged
contact jaw
back side
weld pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810257460.0A
Other languages
English (en)
Inventor
王之奇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201810257460.0A priority Critical patent/CN108257921A/zh
Publication of CN108257921A publication Critical patent/CN108257921A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4817—Conductive parts for containers, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明技术方案公开了一种芯片封装结构以及封装方法，本发明技术方案通过封装基板对待封装芯片进行封装保护，所述封装基板具有容纳孔，所述待封装芯片固定在所述容纳孔内，可以提高待封装芯片的强度，待封装芯片的焊垫可以通过其背面互联结构与外部电路连接，或是通过封装基板表面的第一接触端、第二接触端以及互联电路与外部电路连接。

Description

一种芯片的封装结构以及封装方法
技术领域
本发明涉及芯片封装技术领域，更具体的说，涉及一种芯片的封装结构以及封装方法。
背景技术
随着科学技术的不断进步，越来越多的电子设备广泛的应用于人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。电子设备实现各种功能的主要部件是芯片，为了保证芯片的可靠性、使用寿命以及避免外部因素损坏，芯片需要进行封装保护。
现有技术中，一般是直接采用封装胶对芯片进行封装，形成封装结构。这样，不便于芯片的封装结构和外部电路连接。
发明内容
为了解决上述问题，本发明技术方案提供了一种芯片的封装结构以及封装方法，便于芯片的封装结构和外部电路连接。
为了实现上述目的，本发明提供如下技术方案：
一种芯片的封装结构，所述封装结构包括：
封装基板，所述封装基板包括相对的第一表面以及第二表面；贯穿所述第一表面以及所述第二表面的容纳孔；
待封装芯片，所述待封装芯片固定在所述容纳孔内，所述待封装芯片具有相对的正面以及背面，其正面具有功能单元以及与所述功能单元连接的焊垫；
其中，所述第一表面设置有第一接触端，所述第二表面设置有第二接触端，所述第二接触端用于连接外部电路，所述封装基板内设置有用于连接所述第一接触端和所述第二接触端的互联电路，至少部分所述焊垫与所述第一接触端连接；或者，所述待封装芯片的背面设置有背面互联结构，至少部分所述焊垫通过所述背面互联结构与所述外部电路连接。
可选的，在上述封装结构中，对于所述待封装芯片，其正面具有多个所述焊垫，其正面靠近所述第一表面，其背面靠近所述第二表面。
可选的，在上述封装结构中，所述待封装芯片的背面具有开口结构，所述开口结构用于露出所述焊垫；
所述背面互联结构通过所述开口结构与所述开口结构露出的所述焊垫连接，所述背面互联结构用于和外部电路连接。
可选的，在上述封装结构中，所述开口结构用于露出部分所述焊垫，该部分所述焊垫用于通过所述背面互联结构和外部电路连接；
另一部分所述焊垫通过导线或是位于所述第一表面的导电互联层与所述第一接触端连接。
可选的，在上述封装结构中，所述开口结构用于露出所有所述焊垫，所有所述焊垫用于通过所述背面互联结构和外部电路连接。
可选的，在上述封装结构中，所述开口结构包括多个通孔，每一个所述通孔对应露出一个所述焊垫。
可选的，在上述封装结构中，所述通孔为直孔或是梯形孔。
可选的，在上述封装结构中，所述待封装芯片的背面设置有凹槽，所述凹槽的深度小于所述待封装芯片的厚度，所述通孔位于所述凹槽内。
可选的，在上述封装结构中，所有所述焊垫通过导线或是位于所述第一表面的导电互联层与所述第一接触端连接。
可选的，在上述封装结构中，所述待封装芯片的正面与所述第一表面齐平。
可选的，在上述封装结构中，所述封装基板的第二表面覆盖有第一封装胶层，所述第一封装胶层还填充所述待封装芯片与所述容纳孔之间的间隙，用于将所述待封装芯片固定在所述容纳孔内；
当所述第二表面设置有第二接触端时，所述第一封装胶层覆盖所述第二接触端，所述第一封装胶层通过研磨处理露出所述第二接触端；
当所述待封装芯片的背面设置有背面互联结构时，所述背面互联结构包括用于和外部电路连接的第三接触端，所述第一封装胶层覆盖所述第三接触端，所述第一封装胶层通过研磨处理露出所述第三接触端。
可选的，在上述封装结构中，所述封装基板的第一表面覆盖有第二封装胶层；
当至少部分所述焊垫与所述第一接触端连接时，所述焊垫通过导线与所述第一接触端连接，所述第二封装胶层覆盖所述导线，或是，所述焊垫通过位于所述第一表面的导电互联层与所述第一接触端连接，所述第二封装胶层覆盖所述导电互联层。
本发明还提供了一种芯片的封装方法，所述封装方法包括：
提供一封装基板，所述封装基板包括相对的第一表面以及第二表面；所述封装基板划分为多个芯片绑定区域，相邻两个芯片绑定区域之间具有切割沟道；所述芯片绑定区域包括：贯穿所述第一表面以及所述第二表面的容纳孔；
在每个所述容纳孔内设置一待封装芯片，所述待封装芯片具有相对的正面以及背面，其正面具有功能单元以及与所述功能单元连接的焊垫；其中，对于任一所述芯片绑定区域，所述第一表面设置有第一接触端，所述第二表面设置有第二接触端，所述第二接触端用于连接外部电路，所述封装基板内设置有用于连接所述第一接触端和所述第二接触端的互联电路，至少部分所述焊垫与所述第一接触端连接；或者，所述待封装芯片的背面设置有背面互联结构，至少部分所述焊垫通过所述背面互联结构与所述外部电路连接。
基于所述切割沟道分割所述封装基板，形成多个封装结构。
可选的，在上述封装方法中，所述在每个所述容纳孔内设置一待封装芯片包括：
在所述封装基板的第一表面贴合粘结薄膜；
将所述封装基板水平放置，其第一表面朝下设置；
在所述容纳孔内放置所述待封装芯片，所述待封装芯片通过所述粘结薄膜固定在所述容纳孔内。
可选的，在上述封装方法中，所述在所述容纳孔内放置所述待封装芯片包括：
设置所述待封装芯片的正面靠近所述第一表面，其背面靠近所述第二表面；
其中，所述待封装芯片的正面具有多个所述焊垫。
可选的，在上述封装方法中，所述待封装芯片的背面具有开口结构，所述开口结构用于露出所述焊垫；
所述背面互联结构通过所述开口结构与所述开口结构露出的所述焊垫连接，所述背面互联结构用于和外部电路连接。
可选的，在上述封装方法中，所述开口结构用于露出部分所述焊垫，该部分所述焊垫用于通过所述背面互联结构和外部电路连接；
所述在所述容纳孔内放置所述待封装芯片包括：将另一部分所述焊垫通过导线或是位于所述封装基板的第一表面的导电互联层连接。
可选的，在上述封装方法中，所述开口结构用于露出所有所述焊垫，所有所述焊垫用于通过所述背面互联结构和外部电路连接。
可选的，在上述封装方法中，所述开口结构包括多个通孔，每一个所述通孔对应露出一个所述焊垫。
可选的，在上述封装方法中，所述通孔为直孔或是梯形孔。
可选的，在上述封装方法中，所述待封装芯片的背面设置有凹槽，所述凹槽的深度小于所述待封装芯片的厚度，所述通孔位于所述凹槽内。
可选的，在上述封装方法中，所述在所述容纳孔内放置所述待封装芯片包括：
将所有所述焊垫通过导线或是位于所述封装基板的第一表面的导电互联层与所述第一接触端连接。
可选的，在上述封装方法中，所述待封装芯片的正面与所述封装基板的第一表面齐平。
可选的，在上述封装方法中，所述在所述容纳孔内放置所述待封装芯片还包括：
在所述封装基板的第二表面形成第一封装胶层，所述第一封装胶层还填充所述待封装芯片与所述容纳孔之间的间隙，用于将所述待封装芯片固定在所述容纳孔内；
当所述第二表面设置有第二接触端时，所述第一封装胶层覆盖所述第二接触端，所述第一封装胶层通过研磨处理露出所述第二接触端；
当所述待封装芯片的背面设置有背面互联结构时，所述背面互联结构包括用于和外部电路连接的第三接触端，所述第一封装胶层通过研磨处理露出所述第三接触端。
可选的，在上述封装方法中，还包括：
在分割所述封装基板之前，在所述封装基板的第一表面形成第二封装胶层，当至少部分所述焊垫与所述第一接触端连接时，所述焊垫通过导线与所述第一接触端连接，所述第二封装胶层覆盖所述导线，或是，所述焊垫通过位于所述第一表面的导电互联层与所述第一接触端连接，所述第二封装胶层覆盖所述导电互联层。
通过上述描述可知，本发明技术方案提供的芯片封装结构和封装方法中，通过封装基板对待封装芯片进行封装保护，所述封装基板具有容纳孔，所述待封装芯片固定在所述容纳孔内，可以提高待封装芯片的强度，待封装芯片的焊垫可以通过其背面互联结构与外部电路连接，或是通过封装基板表面的第一接触端、第二接触端以及互联电路与外部电路连接。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种芯片的封装结构的示意图；
图2a位本发明实施例提供的一种待封装芯片的结构示意图；
图2b为本发明实施例提供的另一种待封装芯片的结构示意图；
图3为本发明实施例提供的另一种芯片的封装结构示意图；
图4为本发明实施例提供的又一种芯片的封装结构的示意图；
图5为本发明实施例提供的又一种芯片的封装结构的示意图；
图6为本发明实施例提供的又一种芯片的封装结构的示意图；
图7-图15为本发明实施例提供的一种封装方法的流程示意图；
图16-图18为本发明实施例提供的另一种封装方法的流程示意图；
图19-图26为本发明实施例提供的又一种封装方法的流程示意图；
图27-图32为本发明实施例提供的又一种封装方法的流程示意图；
图33-图38为本发明实施例提供的又一种封装方法的流程示意图；
图39-图41为本发明实施例提供的一种芯片制作方法的流程示意图；
图42-图49为本发明实施例提供的一种芯片制作方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1，图1为本发明实施例提供的一种芯片的封装结构的示意图，该封装结构包括：封装基板11，所述封装基板11包括相对的第一表面以及第二表面；贯穿所述第一表面以及所述第二表面的容纳孔111；待封装芯片12，所述待封装芯片12固定在所述容纳孔111内，所述待封装芯片12具有相对的正面以及背面，其正面具有功能单元121以及与所述功能单元121连接的焊垫122。
在图1所示实施方式中，所述第一表面设置有第一接触端112，所述第二表面设置有第二接触端113，所述第二接触端113用于连接外部电路，所述封装基板11内设置有用于连接所述第一接触端112和所述第二接触端113的互联电路114。一部分所示焊垫122与所述第一接触端112连接，以通过与所述第一接触端112连接的互联电路114和第二接触端113和外部电路连接。所述待封装芯片12的背面设置有背面互联结构，另一部分所述焊垫122通过所述背面互联结构与所述外部电路连接。图2a
对于所述待封装芯片12，其正面具有多个所述焊垫122，其正面靠近所述第一表面，其背面靠近所述第二表面。多个所述焊垫122可以分为两列分别设置在所述功能单元121的两侧，或是均匀的设置在所述功能单元121的四周。可以根据需求设计多个所述焊垫122在所述待封装芯片12正面的布局，不发明实施例对此不作具体限定。
可选的，设置所述待封装芯片12的正面与所述第一表面齐平。这样，一方面，便于封装过程中将待封装芯片12固定在所述容纳孔111中，另一方面，可以根据电路互联需求，便于形成导电互联层13，通过导电互联层13连接至少部分焊垫122和第一接触端112。
参考图2a，图2a位本发明实施例提供的一种待封装芯片的结构示意图，该待封装芯片12具有背面互联结构。所述待封装芯片12的背面具有开口结构21，所述开口结构21用于露出所述焊垫122，可以根据电路互联需求，设计所述开口结构21用于露出部分所述焊垫122或是全部所述焊垫122。所述背面互联结构通过所述开口结构21与所述开口结构21露出的所述焊垫122连接，所述背面互联结构用于和外部电路连接。待封装芯片12的正面覆盖有保护层124，保护层124覆盖功能单元121。该方式中，如果具有至少部分焊垫122需要和第一接触端112连接，在进行芯片封装时，需要保护层124对应该所述至少部分焊垫122的位置具有开口，露出正面的所述至少部分焊垫122，图2b中未示出该开口。
图2a所示待封装芯片12中，所述开口结构21包括多个通孔211，每一个所述通孔211对应露出一个所述焊垫122，可选的，所述通孔211为直孔或是梯形孔，图2a所示方式中，所示通孔211为梯形孔。可以直接在所述待封装芯片12的背面通过刻蚀工艺形成所述通孔211，为了降低刻蚀难度，保证通孔211的刻蚀质量，所述待封装芯片12的背面设置有凹槽212，所述凹槽212的深度小于所述待封装芯片12的厚度，所述通孔211位于所述凹槽212内。
所述背面互联结构包括再布线层23以及第三接触端123，所述第三接触端123可以为锡球。具体的，所述待封装芯片12的背面覆盖有绝缘层22，绝缘层22覆盖开口结构21的侧壁，且对应开口结构21的底部具有窗口区域，以露出对应的所述焊垫122。再布线层23位于绝缘层22表面，在开口结构21的底部和对应焊垫122连接，再布线层23延伸至开口结构21的外部。再布线层23表面覆盖有阻焊层24，阻焊层24表面具有开口，第三接触端123通过该开口和再布线层23连接。
当一部分所示焊垫122通过所述背面互联结构和外部电路连接时，所述开口结构21用于露出该部分所述焊垫122，该部分所述焊垫122用于通过所述背面互联结构和外部电路连接；另一部分所述焊垫122通过位于所述第一表面的导电互联层13与所述第一接触端112连接。其他实施方式中，如图3所示，图3为本发明实施例提供的另一种芯片的封装结构示意图，另一部分所述焊垫122还可以通过导线16与所述第一接触端112连接。
可选的，图2a所示待封装芯片12中，还可以设置所述开口结构21用于露出所有所述焊垫122，所有所述焊垫122用于通过所述背面互联结构和外部电路连接，此时，所述封装结构如图4所示，图4为本发明实施例提供的又一种芯片的封装结构的示意图，所述封装结构中，所有焊垫122均通过背面互联结构和所述外部电路连接。此时，无需在所述封装基板上设置第一接触端、第二接触端以及互联电路。
本发明实施例中，还可以设置所有所述焊垫122和第一接触端112连接，进而通过互联电路114和第二接触端113与外部电路连接。此时，所述待封装芯片12的结构如图2b所示，图2b为本发明实施例提供的另一种待封装芯片的结构示意图，所述待封装芯片12中，无需设置背面互联结构。与图2a所示方式相同，待封装芯片12的正面覆盖有保护层124，保护层124覆盖所述功能单元121。该方式中，所有焊垫122需要和第一接触端112连接，在进行芯片封装时，需要保护层124对应各个焊垫122的位置具有开口，露出正面的焊垫122，图2b中未示出该开口。
当所有所述焊垫122和第一接触端112连接时，如图5和图6所示，图5为本发明实施例提供的又一种芯片的封装结构的示意图，图6为本发明实施例提供的又一种芯片的封装结构的示意图，所有所述焊垫122通过导线16或是位于所述第一表面的导电互联层13与所述第一接触端112连接。
本发明实施例所述封装结构中，所述封装基板11的第二表面覆盖有第一封装胶层14，所述第一封装胶层14还填充所述待封装芯片12与所述容纳孔111之间的间隙，用于将所述待封装芯片12固定在所述容纳孔111内。当所述第二表面设置有第二接触端113时，所述第一封装胶层14覆盖所述第二接触端113，所述第一封装胶层14通过研磨处理露出所述第二接触端113。当所述待封装芯片12的背面设置有背面互联结构时，所述背面互联结构包括用于和外部电路连接的第三接触端123，所述第一封装胶层14覆盖所述第三接触端123，所述第一封装胶层14通过研磨处理露出所述第三接触端123。
本发明实施例所述封装结构中，所述封装基板11的第一表面覆盖有第二封装胶层15。
当至少部分所述焊垫122与所述第一接触端112连接时，所述焊垫122通过导线16与所述第一接触端112连接，所述第二封装胶层15覆盖所述导线16，或是，所述焊垫122通过位于所述第一表面的导电互联层13与所述第一接触端112连接，所述第二封装胶层15覆盖所述导电互联层13。
为了避免短路，设置每个第一接触端112对应连接一个焊垫122，每个第一接触端112通过一个对应的互联电路114和一个对应的第二接触端113连接。
通过上述描述可知，本发明实施例所述封装结构中具有两种方式：
第一种方式是设置所述第一表面设置有第一接触端112，所述第二表面设置有第二接触端113，所述第二接触113端用于连接外部电路，所述封装基板11内设置有用于连接所述第一接触端112和所述第二接触端113的互联电路114，至少部分所述焊垫122与所述第一接触端112连接。该方式包括：部分焊垫122和第一接触端112连接，以实现和外部电路连接，另一部分焊垫122通过背面互联结构和外部电路连接；或者，所有焊垫122和第一接触端112连接，以实现和外部电路连接。
第二种方式是设置所述待封装芯片12的背面设置有背面互联结构，至少部分所述焊垫122通过所述背面互联结构与所述外部电路连接。该方式包括：部分焊垫122通过背面互联结构与外部电路连接，另一部分焊垫122和第一接触端112连接，以实现和外部电路连接；或者，所有焊垫122通过背面互联结构和外部电路连接。
也就是说，本申请实施例所述封装结构中，和外部电路连接的方式具有三种：方式一是一部分焊垫122和第一接触端112连接，另一部分焊垫122通过背面互联结构和外部电路连接；方式二是所有焊垫122和第一接触端112连接；方式三是所有焊垫122通过背面互联结构和外部电路连接。
随着待封装芯片12尺寸的不断缩小以及待封装芯片12集成度的不断提高，待封装芯片12正面焊垫122的尺寸越来越小，且密度越来越大，完全通过TSV工艺形成背面互联结构，将所有焊垫122和待封装芯片12背面的第三接触端123连接，由于第三接触端123的间隙较小，不便于电路互联，而完全将所有焊垫122和第一接触端112连接，由于焊垫122间隙较小，也是不便于电路互联。故为了便于电路互联，本发明实施例中设置一部分焊垫122和第一接触端112连接，另一部分焊垫122通过背面互联结构和外部电路连接。
本发明实施例中，设置封装基板11的机械强度大于待封装芯片12的机械强度，这样，相对于现有技术，可以进一步对待封装芯片12进行减薄处理，通过机械强度更大的封装基板11对封装芯片12进行封装保护，能够保证封装结构具有较好的机械强度，同时降低封装结构的厚度。
可选的，第一表面还设置有至少第一焊接端子，所述第一焊接端子用于绑定外挂元件，所述外挂元件包括电阻、电容以及电感中的一个或是多个。第二表面还设置有和第一焊接端子一一对应的第二焊接端子，所述第一焊垫端子和所述第二焊接端子通过封装基板11内部的布线电路连接，第二焊接端子用于和外部电路连接。本发明说明书附图中未示出所述第一焊接端子、第二焊接端子、外挂元件以及布线电路。这样，可以复用封装电路板绑定外挂元件，提高集成度。外挂元件可以封装在第二封装胶层15内。
通过上述描述可知，本发明实施例所述封装结构中，通过封装基板11对待封装芯片12进行封装保护，所述封装基板11具有容纳孔111，所述待封装芯片12固定在所述容纳孔111内，可以提高待封装芯片12的强度，待封装芯片12的焊垫122可以通过其背面互联结构与外部电路连接，或是通过封装基板11表面的第一接触端112、第二接触端113以及互联电路114与外部电路连接。相对于直接在待封装芯片12正面或是背面设置补强层以增加待封装芯片12机械强度的方式，本申请实施例直接将待封装芯片12设置在封装基板11的容纳孔111内，封装基板11和待封装芯片12同层设置，可以进一步大幅度降低待封装芯片12的厚度。
基于上述实施例，本发明另一实施例还提供了一种封装方法，用于制作上述实施例所述的封装结构，该封装方法如图7-图15所示，图7-图15为本发明实施例提供的一种封装方法的流程示意图，该封装方法包括：
步骤S11：如图7所示，提供一封装基板11。
所述封装基板11包括相对的第一表面以及第二表面；所述封装基板11划分为多个芯片绑定区域，相邻两个芯片绑定区域之间具有切割沟道10。所述芯片绑定区域包括：贯穿所述第一表面以及所述第二表面的容纳孔111。
步骤S12：如图8-图14所示，在每个所述容纳孔111内设置一待封装芯片12。
所述待封装芯片12具有相对的正面以及背面，其正面具有功能单元121以及与所述功能单元121连接的焊垫122。
该步骤中，所述在每个所述容纳孔111内设置一待封装芯片12包括：
首先，如图8所示，在所述封装基板11的第一表面贴合粘结薄膜31。
然后，将所述封装基板11水平放置，其第一表面朝下设置。
再如图9所示，在所述容纳孔111内放置所述待封装芯片12，所述待封装芯片12通过所述粘结薄膜31固定在所述容纳孔111内。具体的，在所述容纳孔111内放置所述待封装芯片12包括：设置所述待封装芯片12的正面靠近所述第一表面，其背面靠近所述第二表面，如图9所示，将待封装芯片12水平放置，且其正面朝下设置。其中，所述待封装芯片12的正面具有多个所述焊垫122。所述待封装芯片12的正面与所述封装基板11的第一表面齐平。
该封装方法中，对于任一所述芯片绑定区域，所述第一表面设置有第一接触端112，所述第二表面设置有第二接触端113，所述第二接触端113用于连接外部电路，所述封装基板11内设置有用于连接所述第一接触端112和所述第二接触端113的互联电路114，至少部分所述焊垫122与所述第一接触端112连接。且所述待封装芯片12的背面设置有背面互联结构，至少部分所述焊垫122通过所述背面互联结构与所述外部电路连接。也就是该封装方法中，一部分焊垫122和第一接触端112连接，以和外部电路连接，另一部分焊垫122通过背面互联结构和外部电路连接。
如图2所示，设置所述待封装芯片12的背面具有开口结构21，所述开口结构21用于露出所述焊垫122；所述背面互联结构通过所述开口结构21与所述开口结构21露出的所述焊垫122连接，所述背面互联结构用于和外部电路连接。可以根据电路互联设计该开口结构露出部分焊垫122或是全部焊垫122，图7-图15所示封装方法中，需要设计所述开口结构21用于露出部分所述焊垫122，该部分所述焊垫122用于通过所述背面互联结构和外部电路连接，此时，所述在所述容纳孔内放置所述待封装芯片包括：将另一部分所述焊垫通过导线16或是位于所述封装基板的第一表面的导电互联层13连接。
如上述实施例所述，所述开口结构21包括多个通孔211，每一个所述通孔211对应露出一个所述焊垫122。所述通孔211为直孔或是梯形孔。所述待封装芯片12的背面设置有凹槽212，所述凹槽212的深度小于所述待封装芯片12的厚度，所述通孔211位于所述凹槽内212。
该步骤还包括：如图10和图11所示，在所述封装基板11的第二表面形成第一封装胶层14，所述第一封装胶层14还填充所述待封装芯片12与所述容纳孔111之间的间隙，用于将所述待封装芯片12固定在所述容纳孔111内。
当所述第二表面设置有第二接触端113时，所述第一封装胶层14覆盖所述第二接触端113，所述第一封装胶层14通过研磨处理露出所述第二接触端114。也就是说，形成第一封装胶层14后，封装胶层14完全覆盖第二接触端113，再通过研磨处理，去除一定厚度的封装结构层14和第二接触端113。
当所述待封装芯片12的背面设置有背面互联结构时，所述背面互联结构包括用于和外部电路连接的第三接触端123，所述第一封装胶层14通过研磨处理露出所述第三接触端123。同样，形成第一封装胶层14后，封装胶层14完全覆盖第三接触端123，再通过研磨处理，去除一定厚度的封装结构层14和第三接触端123。
之后，如图12所示，待第一封装胶层14固化后，将第一表面朝上水平放置，去除粘结薄膜31，再如图13所示，在第一表面形成导电互联层13，将预设的一部分焊垫122和第一接触端112连接。导电互联层13可以为具有设定图案结构的金属层。
该步骤还包括：如图14所示，还包括：在分割所述封装基板11之前，在所述封装基板11的第一表面形成第二封装胶层15。当至少部分所述焊垫122与所述第一接触端112连接时，所述焊垫122通过导线16与所述第一接触端112连接，所述第二封装胶层15覆盖所述导线16，或是，所述焊垫通过122位于所述第一表面的导电互联层13与所述第一接触端112连接，所述第二封装胶层15覆盖所述导电互联层13。
步骤S13：如图15所示，基于所述切割沟道10分割所述封装基板11，形成多个封装结构。
所述封装基板11切割为多个小尺寸的封装结构11，每个小尺寸的封装基板11包括一个所述芯片绑定区域。每个封装结构包括一个待封装芯片12和一个芯片绑定区域。最终形成如图1所示的封装结构。
参考图16-图18，图16-图18为本发明实施例提供的另一种封装方法的流程示意图，该封装方法与图1所示封装结构对应的封装方法不同在于，利用导线16代替导电互连层13连接预设的一部分焊垫122和第一接触端112，最终形成如图3所示的封装结构，其方法流程可以对应参考图1所示封装结构对应的封装方法的描述，在此不再赘述。
参考图19-图26，图19-图26为本发明实施例提供的又一种封装方法的流程示意图，该封装方法与图1所示封装结构对应的封装方法不同在于，所有焊垫122均通过背面互联结构和外部电路连接。此时，所述开口结构21用于露出所有所述焊垫122，所有所述焊垫122用于通过所述背面互联结构和外部电路连接。故此时封装基板11无需设置第一接触端112、第二接触端113和第三接触端114，最终形成如图4所示的封装结构，其方法流程可以对应参考图1所示封装结构对应的封装方法的描述，在此不再赘述。其他方式中，还可以设置所述在所述容纳孔111内放置所述待封装芯片12包括：将所有所述焊垫122通过导线16(如图6所示)或是位于所述封装基板11的第一表面的导电互联层13(如图5所示)与所述第一接触端112连接。此时，待封装芯片的结构如图2b所示
参考图27-图32，图27-图32为本发明实施例提供的又一种封装方法的流程示意图，该封装方法与图1所示封装结构对应的封装方法不同在于，待封装芯片12结构不同，未设置背面互联结构，所有焊垫122均通过导电互连层13和对应的第一接触端112连接，最终形成如图5所示的封装结构，其方法流程可以对应参考图1所示封装结构对应的封装方法的描述，在此不再赘述。
参考图33-图38，图33-图38为本发明实施例提供的又一种封装方法的流程示意图，该封装方法与图5所示封装结构对应的封装方法不同在于，所有焊垫122均通过导线16和对应的第一接触端112连接，最终形成如图6所示的封装结构，其方法流程可以对应参考图5所示封装结构对应的封装方法的描述，在此不再赘述。
通过上述描述可知，本发明实施例所述封装方法中，对于任一所述芯片绑定区域，所述第一表面设置有第一接触端112，所述第二表面设置有第二接触端113，所述第二接触端113用于连接外部电路，所述封装基板11内设置有用于连接所述第一接触端112和所述第二接触端113的互联电路114，至少部分所述焊垫122与所述第一接触端112连接；或者，所述待封装芯片12的背面设置有背面互联结构，至少部分所述焊垫122通过所述背面互联结构与所述外部电路连接。
可选的，第一表面还设置有至少第一焊接端子，第二表面还设置有和第一焊接端子一一对应的第二焊接端子，所述第一焊垫端子和所述第二焊接端子通过封装基板11内部的布线电路连接，第二焊接端子用于和外部电路连接。所述封装过程还可以包括：在所述第一表面绑定外挂元件，所述外挂元件和所述第一焊接端子焊接，所述外挂元件包括电阻、电容以及电感中的一个或是多个。当设置有第二封装胶层时，可以设置第二封装胶层覆盖外挂元件。
参考图39-图41，图39-图41为本发明实施例提供的一种芯片制作方法的流程示意图，该方法包括：
首先，如图39和图40所示，图40为图39在P-P’方向的切面图，提供一晶圆43，该晶圆43包括多个芯片单元42，相邻芯片单元42之间具有切割沟道41。每个芯片单元42用于形成一个单粒的芯片。晶圆的正面覆盖有保护层400，保护层400覆盖各个芯片单元正面的功能单元421和焊垫422。
然后，如图41所示，基于切割沟道41分割晶圆41，形成多个单粒的芯片。每个芯片的正面包括功能单元421以及焊垫422。
图2b所示待封装芯片可以通过图39-图41所示制作方法制备。
参考图42-图49，图42-图49为本发明实施例提供的一种芯片制作方法的流程示意图，该方法包括：
首先，如图42和图43所示，图43为图42在Q-Q’方向的切面图，提供一晶圆53，该晶圆53包括多个芯片单元52，相邻芯片单元52之间具有切割沟道51。每个芯片单元52用于形成一个单粒的芯片。晶圆的正面覆盖有保护层500，保护层500覆盖各个芯片单元正面的功能单元521和焊垫522。
然后，如图44所示，将晶圆53通过粘结薄膜61固定在承载板62表面。晶圆53的正面朝下，水平放置。
再如图45所示，在晶圆53的背面形成开口结构70，用于露出一部分或是全部的焊垫522。
再如图46所示，在晶圆53的背面形成绝缘层71，绝缘71覆盖开口结构70的侧壁，且露出开口结构70底部的焊垫522。
再如图47所示，在绝缘层71的表面形成再布线层72，再布线层覆盖和开口结构70底部的焊垫522连接，延伸至开口结构70的外部。
再如图48所示，在所述再布线层72表面形成阻焊层73，所述阻焊层73具有开口，在所述开口处形成接触端74，接触端74与所述再布线层73连接。
最后，如图图49所示，基于切割沟道51分割晶圆，形成多个单粒芯片。
图2a所示待封装芯片可以通过图42-图49所示制作方法制备。
通过上述描述可知，本发明实施例提供的制作方法可以用于制作上述实施例所述封装结构，制作方法工艺简单，制作成本低，通过封装基板对待封装芯片进行封装保护，所述封装基板具有容纳孔，所述待封装芯片固定在所述容纳孔内，可以提高待封装芯片的强度，待封装芯片的焊垫可以通过其背面互联结构与外部电路连接，或是通过封装基板表面的第一接触端、第二接触端以及互联电路与外部电路连接。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (25)

1.一种芯片的封装结构，其特征在于，所述封装结构包括：
封装基板，所述封装基板包括相对的第一表面以及第二表面；贯穿所述第一表面以及所述第二表面的容纳孔；
待封装芯片，所述待封装芯片固定在所述容纳孔内，所述待封装芯片具有相对的正面以及背面，其正面具有功能单元以及与所述功能单元连接的焊垫；
其中，所述第一表面设置有第一接触端，所述第二表面设置有第二接触端，所述第二接触端用于连接外部电路，所述封装基板内设置有用于连接所述第一接触端和所述第二接触端的互联电路，至少部分所述焊垫与所述第一接触端连接；或者，所述待封装芯片的背面设置有背面互联结构，至少部分所述焊垫通过所述背面互联结构与所述外部电路连接。
2.根据权利要求1所述的封装结构，其特征在于，对于所述待封装芯片，其正面具有多个所述焊垫，其正面靠近所述第一表面，其背面靠近所述第二表面。
3.根据权利要求2所述的封装结构，其特征在于，所述待封装芯片的背面具有开口结构，所述开口结构用于露出所述焊垫；
所述背面互联结构通过所述开口结构与所述开口结构露出的所述焊垫连接，所述背面互联结构用于和外部电路连接。
4.根据权利要求3所述的封装结构，其特征在于，所述开口结构用于露出部分所述焊垫，该部分所述焊垫用于通过所述背面互联结构和外部电路连接；
另一部分所述焊垫通过导线或是位于所述第一表面的导电互联层与所述第一接触端连接。
5.根据权利要求3所述的封装结构，其特征在于，所述开口结构用于露出所有所述焊垫，所有所述焊垫用于通过所述背面互联结构和外部电路连接。
6.根据权利要求3所述的封装结构，其特征在于，所述开口结构包括多个通孔，每一个所述通孔对应露出一个所述焊垫。
7.根据权利要求6所述的封装结构，其特征在于，所述通孔为直孔或是梯形孔。
8.根据权利要求6所述的封装结构，其特征在于，所述待封装芯片的背面设置有凹槽，所述凹槽的深度小于所述待封装芯片的厚度，所述通孔位于所述凹槽内。
9.根据权利要求2所述的封装结构，其特征在于，所有所述焊垫通过导线或是位于所述第一表面的导电互联层与所述第一接触端连接。
10.根据权利要求1所述的封装结构，其特征在于，所述待封装芯片的正面与所述第一表面齐平。
11.根据权利要求1所述的封装结构，其特征在于，所述封装基板的第二表面覆盖有第一封装胶层，所述第一封装胶层还填充所述待封装芯片与所述容纳孔之间的间隙，用于将所述待封装芯片固定在所述容纳孔内；
当所述第二表面设置有第二接触端时，所述第一封装胶层覆盖所述第二接触端，所述第一封装胶层通过研磨处理露出所述第二接触端；
当所述待封装芯片的背面设置有背面互联结构时，所述背面互联结构包括用于和外部电路连接的第三接触端，所述第一封装胶层覆盖所述第三接触端，所述第一封装胶层通过研磨处理露出所述第三接触端。
12.根据权利要求1所述的封装结构，其特征在于，所述封装基板的第一表面覆盖有第二封装胶层；
当至少部分所述焊垫与所述第一接触端连接时，所述焊垫通过导线与所述第一接触端连接，所述第二封装胶层覆盖所述导线，或是，所述焊垫通过位于所述第一表面的导电互联层与所述第一接触端连接，所述第二封装胶层覆盖所述导电互联层。
13.一种芯片的封装方法，其特征在于，所述封装方法包括：
提供一封装基板，所述封装基板包括相对的第一表面以及第二表面；所述封装基板划分为多个芯片绑定区域，相邻两个芯片绑定区域之间具有切割沟道；所述芯片绑定区域包括：贯穿所述第一表面以及所述第二表面的容纳孔；
在每个所述容纳孔内设置一待封装芯片，所述待封装芯片具有相对的正面以及背面，其正面具有功能单元以及与所述功能单元连接的焊垫；其中，对于任一所述芯片绑定区域，所述第一表面设置有第一接触端，所述第二表面设置有第二接触端，所述第二接触端用于连接外部电路，所述封装基板内设置有用于连接所述第一接触端和所述第二接触端的互联电路，至少部分所述焊垫与所述第一接触端连接；或者，所述待封装芯片的背面设置有背面互联结构，至少部分所述焊垫通过所述背面互联结构与所述外部电路连接；
基于所述切割沟道分割所述封装基板，形成多个封装结构。
14.根据权利要求13所述的封装方法，其特征在于，所述在每个所述容纳孔内设置一待封装芯片包括：
在所述封装基板的第一表面贴合粘结薄膜；
将所述封装基板水平放置，其第一表面朝下设置；
在所述容纳孔内放置所述待封装芯片，所述待封装芯片通过所述粘结薄膜固定在所述容纳孔内。
15.根据权利要求14所述的封装方法，其特征在于，所述在所述容纳孔内放置所述待封装芯片包括：
设置所述待封装芯片的正面靠近所述第一表面，其背面靠近所述第二表面；
其中，所述待封装芯片的正面具有多个所述焊垫。
16.根据权利要求15所述的封装方法，其特征在于，所述待封装芯片的背面具有开口结构，所述开口结构用于露出所述焊垫；
所述背面互联结构通过所述开口结构与所述开口结构露出的所述焊垫连接，所述背面互联结构用于和外部电路连接。
17.根据权利要求16所述的封装方法，其特征在于，所述开口结构用于露出部分所述焊垫，该部分所述焊垫用于通过所述背面互联结构和外部电路连接；
所述在所述容纳孔内放置所述待封装芯片包括：将另一部分所述焊垫通过导线或是位于所述封装基板的第一表面的导电互联层连接。
18.根据权利要求16所述的封装方法，其特征在于，所述开口结构用于露出所有所述焊垫，所有所述焊垫用于通过所述背面互联结构和外部电路连接。
19.根据权利要求16所述的封装方法，其特征在于，所述开口结构包括多个通孔，每一个所述通孔对应露出一个所述焊垫。
20.根据权利要求19所述的封装方法，其特征在于，所述通孔为直孔或是梯形孔。
21.根据权利要求19所述的封装方法，其特征在于，所述待封装芯片的背面设置有凹槽，所述凹槽的深度小于所述待封装芯片的厚度，所述通孔位于所述凹槽内。
22.根据权利要求14所述的封装方法，其特征在于，所述在所述容纳孔内放置所述待封装芯片包括：
将所有所述焊垫通过导线或是位于所述封装基板的第一表面的导电互联层与所述第一接触端连接。
23.根据权利要求14所述的封装方法，其特征在于，所述待封装芯片的正面与所述封装基板的第一表面齐平。
24.根据权利要求14所述的封装方法，其特征在于，所述在所述容纳孔内放置所述待封装芯片还包括：
在所述封装基板的第二表面形成第一封装胶层，所述第一封装胶层还填充所述待封装芯片与所述容纳孔之间的间隙，用于将所述待封装芯片固定在所述容纳孔内；
当所述第二表面设置有第二接触端时，所述第一封装胶层覆盖所述第二接触端，所述第一封装胶层通过研磨处理露出所述第二接触端；
当所述待封装芯片的背面设置有背面互联结构时，所述背面互联结构包括用于和外部电路连接的第三接触端，所述第一封装胶层通过研磨处理露出所述第三接触端。
25.根据权利要求13所述的封装方法，其特征在于，还包括：
在分割所述封装基板之前，在所述封装基板的第一表面形成第二封装胶层，当至少部分所述焊垫与所述第一接触端连接时，所述焊垫通过导线与所述第一接触端连接，所述第二封装胶层覆盖所述导线，或是，所述焊垫通过位于所述第一表面的导电互联层与所述第一接触端连接，所述第二封装胶层覆盖所述导电互联层。
CN201810257460.0A 2018-03-27 2018-03-27 一种芯片的封装结构以及封装方法 Pending CN108257921A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810257460.0A CN108257921A (zh) 2018-03-27 2018-03-27 一种芯片的封装结构以及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810257460.0A CN108257921A (zh) 2018-03-27 2018-03-27 一种芯片的封装结构以及封装方法

Publications (1)

Publication Number Publication Date
CN108257921A true CN108257921A (zh) 2018-07-06

Family

ID=62746325

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810257460.0A Pending CN108257921A (zh) 2018-03-27 2018-03-27 一种芯片的封装结构以及封装方法

Country Status (1)

Country Link
CN (1) CN108257921A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494163A (zh) * 2018-11-20 2019-03-19 苏州晶方半导体科技股份有限公司 芯片的封装结构以及封装方法
CN110444526A (zh) * 2019-07-23 2019-11-12 中国科学技术大学 一种量子处理器芯片结构及其封装结构和制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130037962A1 (en) * 2011-08-09 2013-02-14 Yan Xun Xue Wafer level packaging structure with large contact area and preparation method thereof
US20150140736A1 (en) * 2013-11-20 2015-05-21 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Wire Bondable Fan-Out EWLB Package
US20150162257A1 (en) * 2011-08-09 2015-06-11 Yan Xun Xue Method and structure for wafer level packaging with large contact area
CN106449554A (zh) * 2016-12-06 2017-02-22 苏州源戍微电子科技有限公司 带有封闭空腔的芯片嵌入式封装结构及其制作方法
CN107146799A (zh) * 2017-05-11 2017-09-08 北京工业大学 一种基于硅基板的影像芯片封装结构及其制作方法
CN208111419U (zh) * 2018-03-27 2018-11-16 苏州晶方半导体科技股份有限公司 一种芯片的封装结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130037962A1 (en) * 2011-08-09 2013-02-14 Yan Xun Xue Wafer level packaging structure with large contact area and preparation method thereof
US20150162257A1 (en) * 2011-08-09 2015-06-11 Yan Xun Xue Method and structure for wafer level packaging with large contact area
US20150140736A1 (en) * 2013-11-20 2015-05-21 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Wire Bondable Fan-Out EWLB Package
CN106449554A (zh) * 2016-12-06 2017-02-22 苏州源戍微电子科技有限公司 带有封闭空腔的芯片嵌入式封装结构及其制作方法
CN107146799A (zh) * 2017-05-11 2017-09-08 北京工业大学 一种基于硅基板的影像芯片封装结构及其制作方法
CN208111419U (zh) * 2018-03-27 2018-11-16 苏州晶方半导体科技股份有限公司 一种芯片的封装结构

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494163A (zh) * 2018-11-20 2019-03-19 苏州晶方半导体科技股份有限公司 芯片的封装结构以及封装方法
WO2020103748A1 (zh) * 2018-11-20 2020-05-28 苏州晶方半导体科技股份有限公司 芯片的封装结构以及封装方法
WO2020103747A1 (zh) * 2018-11-20 2020-05-28 苏州晶方半导体科技股份有限公司 芯片的封装结构
CN110444526A (zh) * 2019-07-23 2019-11-12 中国科学技术大学 一种量子处理器芯片结构及其封装结构和制作方法

Similar Documents

Publication Publication Date Title
CN100479135C (zh) 半导体器件及其制造方法
JP3499202B2 (ja) 半導体装置の製造方法
US4396936A (en) Integrated circuit chip package with improved cooling means
JP3813775B2 (ja) マルチチップモジュール
JPH08306853A (ja) 半導体装置及びその製造方法及びリードフレームの製造方法
JP6283131B1 (ja) 電子デバイス及び電子デバイスの製造方法
CN106373952A (zh) 功率模块封装结构
JP2005535103A (ja) 半導体パッケージ装置ならびに製作および試験方法
CN108257921A (zh) 一种芯片的封装结构以及封装方法
CN107680946A (zh) 一种多芯片叠层的封装结构及其封装方法
JP2003100948A (ja) 半導体装置及びその製造方法
CN104701272B (zh) 一种芯片封装组件及其制造方法
CN108269781A (zh) 一种芯片的封装结构以及封装方法
CN208111419U (zh) 一种芯片的封装结构
CN107507816A (zh) 扇出型晶圆级多层布线封装结构
CN107134441A (zh) 具有可焊接的电接触部的芯片嵌入封装体
CN108428690A (zh) 一种芯片的封装结构以及封装方法
CN109801883A (zh) 一种扇出型堆叠封装方法及结构
CN105845585A (zh) 一种芯片封装方法及芯片封装结构
CN208127187U (zh) 一种芯片的封装结构
CN107644867A (zh) 一种PoP封装件及其制作方法
TW201017855A (en) Chip package with connecting extension of TSV
CN208256662U (zh) 一种芯片的封装结构
CN104900618B (zh) 用于在半导体封装之间建立垂直连接的插入器
CN110429068A (zh) 一种天线封装结构及其制备方法、通信设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination