CN206312887U - 带有封闭空腔的芯片嵌入式封装结构 - Google Patents
带有封闭空腔的芯片嵌入式封装结构 Download PDFInfo
- Publication number
- CN206312887U CN206312887U CN201621328888.2U CN201621328888U CN206312887U CN 206312887 U CN206312887 U CN 206312887U CN 201621328888 U CN201621328888 U CN 201621328888U CN 206312887 U CN206312887 U CN 206312887U
- Authority
- CN
- China
- Prior art keywords
- chip
- encapsulating structure
- package substrate
- closed cavity
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 99
- 239000000463 material Substances 0.000 claims abstract description 33
- 238000005538 encapsulation Methods 0.000 claims description 19
- 229910000679 solder Inorganic materials 0.000 claims description 18
- 238000009413 insulation Methods 0.000 claims description 14
- 239000005357 flat glass Substances 0.000 claims description 4
- 229920002799 BoPET Polymers 0.000 claims description 3
- 239000000919 ceramic Substances 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 239000005022 packaging material Substances 0.000 claims description 3
- 239000004033 plastic Substances 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 abstract description 20
- 239000010410 layer Substances 0.000 description 99
- 238000000034 method Methods 0.000 description 45
- 238000010586 diagram Methods 0.000 description 16
- 230000006872 improvement Effects 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 10
- 238000001259 photo etching Methods 0.000 description 10
- 239000002313 adhesive film Substances 0.000 description 7
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000009434 installation Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 229910018487 Ni—Cr Inorganic materials 0.000 description 2
- NPXOKRUENSOPAO-UHFFFAOYSA-N Raney nickel Chemical compound [Al].[Ni] NPXOKRUENSOPAO-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000007921 spray Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000010897 surface acoustic wave method Methods 0.000 description 2
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 2
- RSWGJHLUYNHPMX-UHFFFAOYSA-N Abietic-Saeure Natural products C12CCC(C(C)C)=CC2=CCC2C1(C)CCCC2(C)C(O)=O RSWGJHLUYNHPMX-UHFFFAOYSA-N 0.000 description 1
- KHPCPRHQVVSZAH-HUOMCSJISA-N Rosin Natural products O(C/C=C/c1ccccc1)[C@H]1[C@H](O)[C@@H](O)[C@@H](O)[C@@H](CO)O1 KHPCPRHQVVSZAH-HUOMCSJISA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000010009 beating Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- KHPCPRHQVVSZAH-UHFFFAOYSA-N trans-cinnamyl beta-D-glucopyranoside Natural products OC1C(O)C(O)C(CO)OC1OCC=CC1=CC=CC=C1 KHPCPRHQVVSZAH-UHFFFAOYSA-N 0.000 description 1
- 238000005303 weighing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型揭示了一种带有封闭空腔的嵌入式芯片封装结构，其包括：封装基板，设置于封装基板内部的、用以容置芯片的开口或空腔；设置于封装基板第一表面的模块对位标识；设置于开口或空腔内的芯片，所述芯片至少自封装基板与第一表面相对的第二表面露出，并与基板的第二表面处于同一平面；封闭空腔，与封装基板第二表面的芯片表面有共同边界面；封装材料，至少用以覆盖封装基板的第一表面和模块对位标识及填充开口或空腔内未被所述芯片占据的空间；重布线层，至少用于芯片电极和封装基板上的电子线路电气互联。
Description
技术领域
本实用新型涉及一种芯片封装结构，尤其是一种带有封闭空腔的芯片嵌入式封装结构。
背景技术
目前，芯片的封装通常采用打线（Wire bonding）或者倒装芯片（Flip-chip）的封装技术方案，尤其是表面波芯片（Surface Acoustic Wave Chip： SAW Chip），采用打线生产技术的表面波芯片封装器件外观尺寸较大。由于采用单颗芯片操作的生产方式，采用打线生产技术的表面波封装器件制作效率低，而且采用打线生产技术的表面波封装器件，通常使用金属密闭空腔技术，成本较高。采用倒装芯片技术的表面波封装器件，由于采用焊锡连接技术，工艺较为复杂，且容易发生虚焊的现象。
实用新型内容
本实用新型的目的在于提供一种带有封闭空腔的芯片嵌入式封装结构，该带有封闭空腔的芯片嵌入式封装结构成本较低、制造容易。
为实现上述实用新型目的，本实用新型提供一种带有封闭空腔的芯片嵌入式封装结构，包括：封装基板，具有相对设置的第一表面和第二表面，所述封装基板内部设置有至少一个用以容置芯片的开口或空腔；芯片，设置于所述开口或空腔内；封闭空腔，与所述芯片表面相邻或有共同边界面；封装材料，至少用以覆盖所述封装基板的第一表面、所述芯片以及填充所述开口或空腔内未被所述芯片占据的空间；重布线层，至少用于电气连接所述芯片和封装基板的线路层。
作为本实用新型一实施方式的进一步改进，所述封装结构还包括设置于所述封装基板第一表面上的模块对位标识，所述模块对位标识表面与封装基板第二表面分别对应所述封装基板的最高表面和最低表面。
作为本实用新型一实施方式的进一步改进，所述封装基板是IC载板/线路板、玻璃基板或陶瓷基板。
作为本实用新型一实施方式的进一步改进，所述芯片是芯片表面或芯片活性区域表面需要在无外物接触或是覆盖情况下正常工作的芯片。
作为本实用新型一实施方式的进一步改进，所述芯片是使用表面波SAW的功能性芯片。
作为本实用新型一实施方式的进一步改进，所述芯片是SAW滤波器芯片或SAW传感器芯片。
作为本实用新型一实施方式的进一步改进，所述封装材料是环氧塑封料。
作为本实用新型一实施方式的进一步改进，所述芯片具有活性区域，所述的封闭空腔与所述芯片的活性区域有共同边界。
作为本实用新型一实施方式的进一步改进，所述重布线层电气连接所述芯片的电极和封装结构的外部电极，所述封装结构的外部电极安置在芯片电极表面的正面的封装结构外部或是在芯片电极表面背面的封装结构外部。
作为本实用新型一实施方式的进一步改进，所述重布线层经过盲孔/埋孔电气延伸至所述封装结构的外部电极。
作为本实用新型一实施方式的进一步改进，所述封装结构还包括覆盖封装基板第二表面的绝缘/介电薄膜，所述绝缘/介电薄膜是光敏感的绝缘/介电薄膜。
作为本实用新型一实施方式的进一步改进，所述的绝缘/介电薄膜的上方是薄板/薄膜，所述薄板/薄膜的厚度小于1毫米。
作为本实用新型一实施方式的进一步改进，所述薄板/薄膜是PCB基板、封装载板、PET膜、聚酰亚胺膜、玻璃片或是陶瓷片。
作为本实用新型一实施方式的进一步改进，所述封装结构还包括至少覆盖封装结构最外层线路层的焊料掩膜和设置于所述焊料掩膜中的开口，所述焊料掩膜中的开口内的线路层形成所述封装结构对外电气连接的焊盘。
与现有技术相比，本实用新型的有益效果在于：本实用新型将芯片嵌入封装，封装器件更为轻薄。芯片与线路板的电气连接无需焊锡连接方案，而采用简洁的重布线(RDL)方案，工艺稳定和可靠性高。
附图说明
图1是本实用新型优选的第一实施方式中芯片嵌入式封装结构的示意图；
图2到图12是图1中芯片嵌入式封装结构的封装方法的工艺步骤图，其中：
图2是图1中芯片嵌入式封装结构的封装基板的机构示意图；
图3是图1中芯片嵌入式封装结构的芯片的安装示意图；
图4是图1中芯片嵌入式封装结构的芯片的安装后的封装结构示意图；
图5是图1中芯片嵌入式封装结构的芯片的安装后被覆盖封装材料的封装结构示意图；
图6是图5中的封装结构倒置后去除粘合层的示意图；
图7是图6中的封装结构的进行第一次重布线的示意图；
图8是图7中的封装结构在第一重布线层上覆盖第一积聚层的示意图；
图9是图8中的封装结构安装薄板的示意图；
图10是图9中的封装结构设置盲孔的示意图；
图11是图10中的封装结构的进行第二次重布线的示意图；
图12是图11中的封装结构在第二重布线层上覆盖第二积聚层的示意图；
图13是本实用新型优选的第二实施方式中芯片嵌入式封装结构的示意图；
图14到图18是图13中芯片嵌入式封装结构的封装方法的工艺步骤图，其中：
图14是图5中的封装结构倒置后去除粘合层的示意图；
图15是图14中的封装结构的进行打盲孔的示意图；
图16是图15中的封装结构上下对应进行第一重布线和第二次重布的示意图；
图17是图16中的封装结构上下分别进行覆盖第一积聚层和形成焊料掩膜的示意图；
图18是图17中的封装结构安装薄板的示意图。
具体实施方式
以下将结合附图所示的具体实施方式对本实用新型进行详细描述。但这些实施方式并不限制本实用新型，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本实用新型的保护范围内。
参照图1所示，本实用新型提供的第一实施例中的带有封闭空腔的芯片嵌入式封装结构,包括封装基板1，即用于封装芯片的线路载板，也可称为线路板，封装基板1可以是封装基板是IC载板/线路板、玻璃基板或陶瓷基板等等。封装基板1具有相对设置的第一表面11和第二表面12，封装基板1内设置有至少一个用以容置芯片的开口或者空腔2，封装基板1的第一表面11设置有模块对位标识5,模块对位标识5表面与封装基板1第二表面12分别对应封装基板1的最高表面和最低表面。模块对位标识5用以实现精确的芯片布置和导电线路互连，全部标识或部分标识同时成为连接线路和提供导电功能。
结合图2到图11所示，本实施例中，芯片嵌入式封装结构还包括设置于开口或者空腔2内的芯片3以及封装材料4，封装材料4用以覆盖封装基板1的第一表面11、模块对位标识5以及填充开口或空腔2内未被芯片3占据的空间。芯片3具有设置电极的正面和相对的反面，其正面大致与封装基板1第二表面12对齐/共面。开口或者空腔2在竖直方向上的最高表面和最低表面分别为封装基板的最高表面或者模块对位标识5的表面和封装基板5的第二表面12或最低表面，而开口或者空腔2在水平方向上的边界为封装基板在第一表面11和第二表面12之间的开口或者空腔2的侧壁，即开口或者空腔2包括第一空间21和第一空间22，第一空间21分布在封装基板1的第一表面和第二表面之间，第二空间22分布在封装基板1的第一表面11和模块对位标识5的表面之间，第一空间21的侧壁为封装基板第一表面11和第二表面12之间的封装基板1连续截面，而第二空间22无侧壁。
优选的，本实施例中的芯片3构造为表面波芯片(Surface Acoustic Wave Chip :SAW Chip)，或是芯片表面或是芯片活性区域（Active Zone）表面需要在无外物接触或是覆盖情况下正常工作的芯片。即该芯片3可以是SAW滤波器芯片，SAW传感器芯片，或使用表面波SAW功能的芯片。
进一步的，本实施例中的芯片嵌入式封装结构还包括重布线层6，用以与芯片3和封装基板1之间电气连接。优选的，重布线层6包括第一重布线层61和与第一重布线层61电气连接的第二重布线层62，本实施例中，第一重布线层61和第二重布线层62设置于封装基板1的同一侧。其中第一重布线层61位于封装基板1的第二表面12的上方，覆盖部分封装基板1、封装材料4和部分芯片3。
重布线的金属线材料是铜，重布线铜与芯片电极之间有增强重布线铜和芯片电极相互附着力的金属或合金薄膜，该金属或者合金材料可以是镍，钛，镍铬，钛钨等。
另外，本实施例中的芯片嵌入式封装结构还包括第一积聚层7以及附着于第一积聚层7上的薄板8，第一积聚层7覆盖至少部分第一重布线层61和部分封装基板1的第二表面12，而且第一积聚层7优选的构造为绝缘/介电薄膜，所述绝缘/介电薄膜是光敏感的绝缘/介电薄膜，如SU-8。薄板8构造为PCB基板，封装载板，PET膜、聚酰亚胺膜、玻璃片，陶瓷片等具有一定机械强度的薄板，薄板8的厚度在小于1毫米，更优的为50微米到500微米之间。因薄板8覆盖于第一积聚层7的表面，使得芯片3和薄板8之间形成一个封闭空腔301，封闭空腔301与芯片表面相邻或有共同边界面，或者芯片具有活性区域，封闭空腔301与芯片的活性区域有共同边界，在芯片3构造为表面波芯片时方便表面波的传递。第二重布线层62布置于薄板8上，而第一积聚层7和薄板8上设置相互连通的盲孔，第一重布线层61与第二重布线层62通过盲孔电气连接。
进一步的，第二重布线层62上方覆盖有焊料掩膜9，其设置在整个芯片嵌入式封装结构的最外侧，焊料掩膜9上形成有开口，至少部分第二重布线层62可以从开口露出，焊料掩膜中的开口内的线路层形成封装结构对外电气连接的焊盘，从而方便贴装其它封装器件和/或被动电子元件。
上述实施例仅为本实用新型的第一优选实施例，应当理解的是，在其他实施例中,第一积聚层、第一重布线层、第二重布线层可以选择性的设置，如仅设置第一积聚层和第一重布线层，另外，在除上述积聚层和重布线层之外还可进一步设置其他用于电气连接的互连层，只要能达到封装器件和/或被动电子元件与芯片或线路板电气连接的封装结构均属于本实用新型的保护范围。
本实用新型还提供了一种用于芯片嵌入式封装结构的制作方法，包括以下步骤：
S1、提供封装基板1，其具有相对设置的第一表面11和第二表面12，所述封装基板1内部设置有至少一个用以容置芯片3的开口或空腔2，在所述封装基板1的第一表面11上开口或者空腔2的四周设置模块对位标识5；
S2、在所述封装基板1的第二表面12上贴附粘接膜201，并将芯片3置入开口或者空腔2，且使芯片3设置电极面的正面与粘接膜201粘接固定；
S3、至少在在所述封装基板1的第一表面11、模块对位标识5及所述开口或者空腔2上施加封装材料4，使封装基板1的第一表面11、模块对位标识5被封装材料4覆盖，以及使所述开口或者空腔2被封装材料4及所述芯片3完全填充；
S4、去除粘接膜201，将所述封装基板1翻转；
S5、在所述芯片3正面、所述封装基板1的第二表面12以及与第二表面12共面的封装材料4的表面上形成至少用于电气连接芯片3和封装基板1的第一重布线层61；
S6、在所述第一重布线层61和与第二表面12共面的封装材料4的表面上覆盖第一积聚层7；
S7、在所述第一积聚层7上方覆盖具有密封用途的薄板8，使芯片3和薄板8之间形成封闭空腔301。
具体的，以下结合附图所示对本实用新型第一实施例中芯片嵌入式封装结构的制作方法作详细的说明。
参照图2所示，提供封装基板1，其具有相对设置的第一表面11和第二表面12，封装基板1上包括有至少一个用以容置芯片3的开口或空腔2，当然，封装基板1也可以包括多个开口或空腔，分别用于容置芯片。
模块对位标识5设置在封装基板1的第一表面11，且模块对位标识5表面与封装基板1第二表面12分别对应所述基板的最高表面和最低表面。
参照图3所示，在封装基板的第二表面上贴附粘接膜201，并将芯片3以倒置形态置入开口或者空腔2，倒置形态置入即使芯片3设置电极面的正面与粘接膜201粘接固定，芯片3置入后，芯片3和封装基板1之间还留有空间。
参照图4所示，在封装基板1的第一表面11、模块对位标识5及开口或者空腔2上施加封装材料4，使封装基板1的第一表面11、模块对位标识5被封装材料4覆盖，以及使开口或者空腔2被封装材料4及芯片3完全填充。
其中，封装材料4优选为环氧塑封料（EMC：EpoxyMoldingCompound）或其它热固型材料，其填充到开口或者空腔2以作为一个平坦堆积层而覆盖封装基板1的第一表面11。
参照图5和图6所示，去除粘接膜201，并将封装基板1翻转。
参照图7所示，在芯片3正面、封装基板1的第二表面12以及与第二表面12共面的封装材料4的表面上形成至少用于电气连接芯片3和封装基板1的第一重布线层61。第一重布线层61的形成方法包括金属着膜、光刻、镀铜、去膜、铜/钛蚀刻的一序列工艺。
参照图8所示，在第一重布线层61和与第二表面12共面的封装材料4的表面上覆盖第一积聚层7，第一积聚层7优选为光敏感介电材料层，光敏感介电材料层可以通过旋转涂覆或压膜、光刻的一序列工艺沉积在第一重布线层61。
参照图9所示，在第一积聚层7上方覆盖具有密封用途的薄板8，使芯片3和薄板8之间形成封闭空腔301。
参照图10所示，在薄板8上开孔使部分第一重布线层61露出，也就是说将第一重布线层61上方的部分第一积聚层7和薄板8去除从而形成盲孔81，形成盲孔81的方法有激光打孔、光刻等。
参照图11所示，在薄板8上通过盲孔81形成第二重布线层62，第二重布线层62的形成方法包括金属着膜、光刻、镀铜、去膜、铜/钛蚀刻的一序列工艺。
参照图12所示，在芯片嵌入式封装结构的最外侧形成焊料掩膜9，并在焊料掩膜9上进行开口，使部分第二重布线层62露出。形成焊料掩膜9的方法包括防沉积、光刻、化学镀镍/铝的一序列工艺。如此，外部的封装器件和/或被动电子元件通过第二重布线层62可以与封装基板1实现电气连接。
参照图13所示，为本实用新型提供的第二实施例中的芯片嵌入式封装结构，包括封装基板1a，即用于封装芯片的线路载板，也可称为线路板。封装基板1a具有相对设置的第一表面11a和第二表面12a，封装基板1a内设置有至少一个用以容置芯片3a的开口或者空腔2a，封装基板1a的第一表面11a设置有模块对位标识5a,模块对位标识5a表面与封装基板1a第二表面12a分别对应封装基板1a的最高表面和最低表面。模块对位标识5a用以实现精确的芯片布置和导电线路互连，全部标识或部分标识同时成为连接线路和提供导电功能。
结合图14到图18所示，本实施例中，芯片嵌入式封装结构还包括设置于开口或者空腔2a内的芯片3a以及封装材料4a，封装材料4a用以覆盖封装基板1a的第一表面11a、模块对位标识5a以及填充开口或空腔2a内未被芯片3a占据的空间。芯片3a具有设置电极面的正面和相对的反面，其正面大致与封装基板1a第二表面12a对齐/共面。
进一步的，本实施例中的芯片嵌入式封装结构还包括重布线层6a，用以与芯片3a和封装基板1a之间电气连接。优选的， 重布线层6a包括第一重布线层61a和与第一重布线层61a电气连接的第二重布线层62a。重布线的金属线材料是铜，重布线铜与芯片电极之间有增强重布线铜和芯片电极相互附着力的金属或合金薄膜，该金属或者合金材料可以是镍，钛，镍铬，钛钨等。
与图1中所示的第一实施例不同的是，其中第一重布线层61a位于封装基板1a的第二表面12a的上方，覆盖部分封装基板1a、封装材料4a和部分芯片3a。第二重布线层62a布置于与封装基板1a相对的封装材料4a表面上。封装基板1a上设置有与第一重布线层61a连通的盲孔13a，第一重布线层61a通过盲孔13a与模块对位标识5a电气连接。封装材料4a表面上设有与第二重布线层62a连通的盲孔41a，第二重布线层41a通过盲孔13a与模块对位标识5a电气连接，如此，第一重布线层61a和第二重布线层62a通过模块对位标识5a实现电气连接。本实施例中，第一重布线层61a和第二重布线层62a分别设置于封装基板1a的两侧。
另外，本实施例中的芯片嵌入式封装结构还包括第一积聚层7a以及附着于第一积聚层7a上的薄板8a，第一积聚层7a覆盖至少部分第一重布线层61a和部分封装基板1a的第二表面12a，而且第一积聚层7a优选的构造为介电材料层，包括光敏感介电材料层或其它介电材料层，如SU-8。薄板8a构造为PCB基板，封装载板，玻璃片，陶瓷片等具有一定机械强度的薄板，薄板的厚度在50微米到1毫米之间，更优的为50微米到500微米之间。因薄板8a覆盖于第一积聚层7a的表面，使得芯片3a和薄板8a之间形成一个封闭空腔301a。
进一步的，第二重布线层62a上方覆盖有焊料掩膜9a，其设置在整个芯片嵌入式封装结构的最外侧，焊料掩膜9a上形成有开口，至少部分第二重布线层62a可以从开口露出，从而方便贴装其它封装器件和/或被动电子元件。
具体的，以下结合附图所示对本实用新型第二实施例中芯片嵌入式封装结构的制作方法作详细的说明。
本实施例中，制造方法的S1至S4这几个步骤与前述第一实施例相同，这里不再赘述，针对如下不同的步骤进行具体阐述。
参照图14和图15所示，在去除粘接膜并且已经翻转的封装基板1a两侧分别打盲孔13a和盲孔41a，通过盲孔13a、41a在两侧分别露出模块对位标识5a，也就是说将模块对位标识5a一侧的部分封装基板1a去除从而形成盲孔13a，将模块对位标识5另一侧的部分封装材料去除形成盲孔41a，形成盲孔的方法有激光打孔、光刻等。
参照图16所示，在封装基板1a的第二表面12a以及封装材料4a表面上分别形成至少用于电气连接芯片3a、封装基板1a和模块对位标识5a的第一重布线层61a以及电气连接模块对位标识5a的第二重布线层62a。第一重布线层61a和第二重布线层62a的形成方法包括金属着膜、光刻、镀铜、去膜、铜/钛蚀刻的一序列工艺，或者金属溅镀、光刻、去膜、金属蚀刻的一序列工艺。
参照图17所示，在第一重布线层61a和与第二表面12a共面的封装材料4a的表面上覆盖第一积聚层7a，第一积聚层7a优选为绝缘/介电薄膜，优选为光敏感的绝缘/介电薄膜，绝缘/介电薄膜可以通过旋转涂覆或压膜、光刻的一序列工艺沉积施加在封装结构的一侧并覆盖部分第一重布线层61a，或者通过旋转涂覆、压膜、丝网印刷或喷雾包覆的一序列工艺施加在封装结构的一侧并覆盖部分第一重布线层61a。
另外，在芯片嵌入式封装结构相对第一表面11a的一侧的最外侧形成焊料掩膜9a，并在焊料掩膜9a上进行开口，使部分第二重布线层62a露出。形成焊料掩膜9a的方法的包括防沉积、光刻、化学镀镍/铝的一序列工艺，或者通过旋转涂覆、压膜、丝网印刷或喷雾包覆的一序列工艺如此。外部的封装器件和/或被动电子元件通过第二重布线层62a可以与封装基板1a实现电气连接。
参照图18所示，在第一积聚层7a上方覆盖具有额定强度的薄板8a，使芯片3a和薄板8a之间形成封闭空腔。
虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本实用新型的可行性实施方式的具体说明，它们并非用以限制本实用新型的保护范围，凡未脱离本实用新型技艺精神所作的等效实施方式或变更均应包含在本实用新型的保护范围之内。
Claims (14)
1.一种带有封闭空腔的芯片嵌入式封装结构，其特征在于：包括：
封装基板，具有相对设置的第一表面和第二表面，所述封装基板内部设置有至少一个用以容置芯片的开口或空腔；
芯片，设置于所述开口或空腔内；
封闭空腔，与所述芯片表面相邻或有共同边界面；
封装材料，至少用以覆盖所述封装基板的第一表面、所述芯片以及填充所述开口或空腔内未被所述芯片占据的空间；
重布线层，至少用于电气连接所述芯片和封装基板的线路层。
2.根据权利要求1所述的带有封闭空腔的芯片嵌入式封装结构，其特征在于，所述封装结构还包括设置于所述封装基板第一表面上的模块对位标识，所述模块对位标识表面与封装基板第二表面分别对应所述封装基板的最高表面和最低表面。
3.根据权利要求1所述的带有封闭空腔的芯片嵌入式封装结构，其特征在于，所述封装基板是IC载板/线路板、玻璃基板或陶瓷基板。
4.根据权利要求1所述的带有封闭空腔的芯片嵌入式封装结构，其特征在于，所述芯片是芯片表面或芯片活性区域表面需要在无外物接触或是覆盖情况下正常工作的芯片。
5.根据权利要求4所述的带有封闭空腔的芯片嵌入式封装结构，其特征在于，所述芯片是使用表面波SAW的功能性芯片。
6.根据权利要求5所述的带有封闭空腔的芯片嵌入式封装结构，其特征在于，所述芯片是SAW滤波器芯片或SAW传感器芯片。
7.根据权利要求1所述的一种带有封闭空腔的芯片嵌入式封装结构，其特征在于，所述封装材料是环氧塑封料。
8.根据权利要求1所述的一种带有封闭空腔的芯片嵌入式封装结构，其特征在于，所述芯片具有活性区域，所述的封闭空腔与所述芯片的活性区域有共同边界。
9.根据权利要求1所述的一种带有封闭空腔的芯片嵌入式封装结构， 其特征在于，所述重布线层电气连接所述芯片的电极和封装结构的外部电极，所述封装结构的外部电极安置在芯片电极表面的正面的封装结构外部或是在芯片电极表面背面的封装结构外部。
10.根据权利要求9所述的一种带有封闭空腔的芯片嵌入式封装结构，其特征在于，所述重布线层经过盲孔/埋孔电气延伸至所述封装结构的外部电极。
11.根据权利要求1所述的一种带有封闭空腔的芯片嵌入式封装结构， 其特征在于，所述封装结构还包括覆盖封装基板第二表面的绝缘/介电薄膜，所述绝缘/介电薄膜是光敏感的绝缘/介电薄膜。
12.根据权利要求11所述的一种带有封闭空腔的芯片嵌入式封装结构，其特征在于，所述的绝缘/介电薄膜的上方是薄板/薄膜，所述薄板/薄膜的厚度小于1毫米。
13.根据权利要求12所述的一种带有封闭空腔的芯片嵌入式封装结构，其特征在于，所述薄板/薄膜是PCB基板、封装载板、PET膜、聚酰亚胺膜、玻璃片或是陶瓷片。
14.根据权利要求1所述的一种带有封闭空腔的芯片嵌入式封装结构，其特征在于，所述封装结构还包括至少覆盖封装结构最外层线路层的焊料掩膜和设置于所述焊料掩膜中的开口，所述焊料掩膜中的开口内的线路层形成所述封装结构对外电气连接的焊盘。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621328888.2U CN206312887U (zh) | 2016-12-06 | 2016-12-06 | 带有封闭空腔的芯片嵌入式封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201621328888.2U CN206312887U (zh) | 2016-12-06 | 2016-12-06 | 带有封闭空腔的芯片嵌入式封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN206312887U true CN206312887U (zh) | 2017-07-07 |
Family
ID=59251206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201621328888.2U Active CN206312887U (zh) | 2016-12-06 | 2016-12-06 | 带有封闭空腔的芯片嵌入式封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN206312887U (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106449554A (zh) * | 2016-12-06 | 2017-02-22 | 苏州源戍微电子科技有限公司 | 带有封闭空腔的芯片嵌入式封装结构及其制作方法 |
| CN109979890A (zh) * | 2017-12-28 | 2019-07-05 | 凤凰先驱股份有限公司 | 电子封装件及其制法 |
| WO2019153102A1 (zh) * | 2018-02-07 | 2019-08-15 | 璩泽明 | 垂直式晶片与水平式晶片的嵌入型封装结构及其制造方法 |
| WO2020237499A1 (zh) * | 2019-05-28 | 2020-12-03 | 开元通信技术（厦门）有限公司 | 一种芯片封装结构及封装方法 |
-
2016
- 2016-12-06 CN CN201621328888.2U patent/CN206312887U/zh active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106449554A (zh) * | 2016-12-06 | 2017-02-22 | 苏州源戍微电子科技有限公司 | 带有封闭空腔的芯片嵌入式封装结构及其制作方法 |
| CN106449554B (zh) * | 2016-12-06 | 2019-12-17 | 苏州源戍微电子科技有限公司 | 带有封闭空腔的芯片嵌入式封装结构及其制作方法 |
| CN109979890A (zh) * | 2017-12-28 | 2019-07-05 | 凤凰先驱股份有限公司 | 电子封装件及其制法 |
| WO2019153102A1 (zh) * | 2018-02-07 | 2019-08-15 | 璩泽明 | 垂直式晶片与水平式晶片的嵌入型封装结构及其制造方法 |
| WO2020237499A1 (zh) * | 2019-05-28 | 2020-12-03 | 开元通信技术（厦门）有限公司 | 一种芯片封装结构及封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106449554A (zh) | 带有封闭空腔的芯片嵌入式封装结构及其制作方法 | |
| CN102956594B (zh) | 带有引线框连接的功率覆盖结构 | |
| CN105575913B (zh) | 埋入硅基板扇出型3d封装结构 | |
| CN206312887U (zh) | 带有封闭空腔的芯片嵌入式封装结构 | |
| CN104882416B (zh) | 具有堆叠式封装能力的半导体封装件及其制作方法 | |
| CN102598258B (zh) | 用于微电子封装衬底的多个表面处理 | |
| CN104064551B (zh) | 一种芯片堆叠封装结构和电子设备 | |
| CN101110401B (zh) | 半导体装置及半导体封装结构 | |
| CN209045532U (zh) | 一种半导体芯片封装结构 | |
| JP2002543618A (ja) | 積重ね可能なフレックス回路用ｉｃパッケージ及びその製造方法 | |
| CN104538318B (zh) | 一种扇出型圆片级芯片封装方法 | |
| CN106486459A (zh) | 介电材凹穴内设有半导体元件的面朝面半导体组件 | |
| CN106373934A (zh) | 半导体封装结构及制造方法 | |
| CN107154387A (zh) | 具硅穿孔连续型态的晶圆级晶片尺寸封装构造及制造方法 | |
| CN104299919B (zh) | 无芯层封装结构及其制造方法 | |
| CN101252092A (zh) | 多芯片封装结构及其制作方法 | |
| CN105047630B (zh) | 芯片后组装有源埋入封装结构及其生产工艺 | |
| CN106531642A (zh) | 一种芯片封装结构及其制备方法 | |
| CN101950745A (zh) | 半导体封装结构及其制造方法 | |
| CN107958882A (zh) | 芯片的封装结构及其制作方法 | |
| CN106783796B (zh) | 一种芯片封装结构及其制备方法 | |
| CN106653730A (zh) | 基于半导体芯片封装体的嵌入式封装结构及其封装方法 | |
| CN105845585A (zh) | 一种芯片封装方法及芯片封装结构 | |
| CN100481420C (zh) | 堆叠型芯片封装结构、芯片封装体及其制造方法 | |
| CN101989582B (zh) | 嵌埋半导体芯片的封装基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20200622 Address after: 313200 No. 926 Changhong East Street, Fuxi Street, Deqing County, Huzhou City, Zhejiang Province (Mogan Mountain National High-tech Zone) Patentee after: Zhejiang Rongcheng Semiconductor Co., Ltd Address before: 215000, Suzhou Industrial Park, Jinji Lake Road, 99, Suzhou City, northwest of the city of Jiangsu, 5, 3 Patentee before: SUZHOU YUANSHU MICROELECTRONICS TECHNOLOGY Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201020 Address after: 215000, Suzhou Industrial Park, Jinji Lake Road, 99, Suzhou City, northwest of the city of Jiangsu, 5, 3 Patentee after: SUZHOU YUANSHU MICROELECTRONICS TECHNOLOGY Co.,Ltd. Address before: 313200 No. 926 Changhong East Street, Fuxi Street, Deqing County, Huzhou City, Zhejiang Province (Mogan Mountain National High-tech Zone) Patentee before: Zhejiang Rongcheng Semiconductor Co., Ltd |