CN101950745A - 半导体封装结构及其制造方法 - Google Patents

半导体封装结构及其制造方法 Download PDF

Info

Publication number
CN101950745A
CN101950745A CN2010100032377A CN201010003237A CN101950745A CN 101950745 A CN101950745 A CN 101950745A CN 2010100032377 A CN2010100032377 A CN 2010100032377A CN 201010003237 A CN201010003237 A CN 201010003237A CN 101950745 A CN101950745 A CN 101950745A
Authority
CN
China
Prior art keywords
chip
straight
silicon wafer
embolism
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010100032377A
Other languages
English (en)
Inventor
王伟
刘安鸿
蔡豪殷
黄祥铭
李宜璋
何淑静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chipmos Technologies Inc
Original Assignee
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/501,100 external-priority patent/US7973310B2/en
Application filed by Chipmos Technologies Inc filed Critical Chipmos Technologies Inc
Publication of CN101950745A publication Critical patent/CN101950745A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种半导体封装结构及其制造方法。半导体封装结构包含一基板单元及一第一芯片叠层结构。基板单元包含具有测试垫(test pad)的一电路结构。第一芯片叠层结构包含多个芯片，且各该芯片具有多个直通硅晶栓塞(through silicon plug)。二相邻芯片是通过直通硅晶栓塞达成电性连接，第一芯片叠层结构更电性连接至基板单元，并可通过测试垫对第一芯片叠层结构进行电性测试。本发明所提供的另一半导体封装结构包含一第一半导体芯片及一第二半导体芯片。各该半导体芯片具有用于电性测试的多个测试垫及连接至这些测试垫的多个直通硅晶栓塞。第二半导体芯片是承载于第一半导体芯片上，且二半导体芯片是通过直通硅晶栓塞的一部分彼此电性连接。

Description

半导体封装结构及其制造方法
技术领域
本发明涉及一种半导体封装结构及一种制造该半导体封装结构的方法。具体而言，本发明涉及一种包含多个芯片的半导体封装结构，这些芯片是垂直叠层并利用超声波接合(ultrasonic bonding)方法透过直通硅晶栓塞(throughsilicon plugs)达成电性互连及电性连接至一基板单元。此外，可设置测试垫(testpad)于该基板单元或芯片上，以利于制程控制。
背景技术
高阶半导体封装的趋势是朝构装型式小型化、同时提高电性效能发展。这使得工业产品及消费产品变得日益快速、廉价和小巧。一常见实例是利用已知材料及组装制程将多个存储器芯片叠层于一半导体封装体中，并测试所得的多芯片式封装体。通常，各叠层芯片与基板间的电性连接系透过打线接合达成(wire bonding)。也可叠层不同类型的芯片，但代价是电性复杂度、热传复杂度及机械特性复杂度升高，以及因封装体内的系统层阶复杂度增大而难以达到高的封装良率(yield)。
直通硅晶穿孔(through silicon vias；TSV)，或更确切而言，直通硅晶栓塞(through silicon plugs；TSP)，为用以在高阶半导体封装中提高集成度及缩小构装型式/形体因数(form factor)的一常用替代方法。顾名思义，半导体装置的背面与正面的电性连接使得以往仅有一个芯片的封装体中可垂直地组装多个芯片。因此，可将更多半导体装置整合成一更小的构装形体。此外，也可将不同类型的半导体芯片整合于一单一封装体中，以形成所谓的系统级封装(system in a package；SIP)。无论使用何种方法，封装体在印刷电路板(printedcircuit board；PCB)上的占用面积(footprint)皆是缩小的，此又会降低最终产品成本。最后，因基板上的一个接点可供应多个芯片，是故利用直通硅晶栓塞互连各芯片可减少基板所需的电性接点数量，此亦有助于简化组装制程和提高良率。
直通硅晶栓塞的应用也符合高效能所需的更严格的传讯(signaling)要求。直通硅晶栓塞可就其材料、形状及尺寸作相关设计，借以提供叠层芯片之间以及封装体内的电性连接高导电率及低电感量，俾利于有效地传递功率及提高信号品质。此外，利用直通硅晶栓塞结构可减少使用复杂打线接合的需要，因在叠层式封装体的批量生产中，各该芯片无需如目前的存储器装置一般单独电性连接至基板。此外，因打线接合具有降低信号品质的电感特性，尤其是在高频下，故不使用打线接合可提高在一给定频率下的信号品质。或者，于日趋变小和变快的半导体装置及封装体中，透过消除寄生电感，使信号品质得以提升，因而可达到更高频率的传输。
通常，高效能、小形体因数的封装体制造成本高昂。当考虑使用直通硅晶栓塞于一个封装体内形成三维半导体装置时，尤其如此。举例而言，现有不同的竞争方法可供用于构建利用直通硅晶栓塞的叠层芯片。例如所谓的芯片对芯片(chip on chip；CoC)方法，其中将经测试及单分(singulated)的多个芯片排列成一叠层配置。或者，晶圆对晶圆(wafer to wafer；WoW)方案，此方案设想在单分之前以晶圆形式叠层芯片，但其存在预期的良率损失，如相应晶圆上的良好芯片与坏芯片垂直叠层的可能。再一种方法是在晶圆上预先识别出的良好芯片的位置上分别叠层单分的芯片(chip-on-wafer；CoW)。
各该方法的实施皆需要改变制程。基本上，直通硅晶穿孔/栓塞的制作方法及位置等相关技术目前仍未明朗，举凡等离子蚀刻(plasma etching)到激光钻孔(laser drilling)技术等。某些制程可能较适合实施于制作集成电路的前端半导体制造厂，而其它方法则可能较适合实施于后端封装及组装厂。另外，并无通用的直通硅晶栓塞接合方法。目前叠层芯片间的电性连接可透过不同技术达成，例如直接氧化熔融接合(direct oxidizing fusion bonding)、铜-铜接合、金-金接合、金-锡接合、粘合(adhesion bonding)或表面活化接合(surface activationbonding)。新制程及材料的使用会增加直通硅晶栓塞芯片叠层时的复杂度及良率损失，进而增加成本。
无论选用何种制程及整合方式，皆在实施中存在明显的风险及不确定性。因复杂度增大以及可能良率损失亦增大，利用直通硅晶栓塞的叠层封装的制造成本将更为高昂。因此，直通硅晶栓塞的开发趋势系着重于具价格优势的高效能系统，以补偿利用直通硅晶栓塞构造叠层式封装所需的制程的成本及复杂度。因此，需要使成本及与其应用相关的相应风险最小化，以使直通硅晶栓塞适应并有利于现有基础结构及制程以及对价格敏感的市场，进而具有更广的应用。
发明内容
本发明的一目的在于提供一种半导体封装结构，包含一基板单元及一第一芯片叠层结构。该基板单元包含形成于其上的一电路结构及也定义于其上的一芯片迭置区。该电路结构具有多个焊垫及多个测试垫，各该焊垫设置于该芯片迭置区内且与各该测试垫连接。或者，这些测试垫可用作永久电性连接或信号输入的接点，以用于存储器半导体芯片的备用存储器修复。该第一芯片叠层结构包含多个芯片，各该芯片具有一上表面、与该上表面相对的一下表面以及多个直通硅晶栓塞，这些直通硅晶栓塞是使该上表面与该下表面间相互电性连接。各该直通硅晶栓塞具有自该上表面或该下表面突出的一第一电极，且二相邻芯片的这些直通硅晶栓塞适于分别透过该第一电极电性连接。该第一芯片叠层结构是设置于该基板单元的该芯片迭置区，且至少一部分该直通硅晶栓塞电性连接至该焊垫，且这些测试垫排列设置于该芯片迭置区之外。与这些直通硅晶栓塞的电性连接是透过恰当的接合制程而达成。
本发明的另一目的在于提供一种制造一半导体封装结构的方法。该制造方法包含下列步骤：提供一基板，该基板包含多个基板单元，各该基板单元具有一电路结构及定义于其上的一芯片迭置区，该电路结构具有多个焊垫及多个测试垫，各该焊垫排列设置于该芯片迭置区内且与各该测试垫连接，且这些测试垫排列设置于该芯片迭置区之外；于该芯片迭置区上形成一第一密封层；透过该第一密封层贴附一第一芯片于该芯片迭置区之上，该第一芯片具有一第一上表面、一第一下表面及多个直通硅晶栓塞，这些直通硅晶栓塞设置于该第一芯片中以使该第一上表面与该第一下表面间相互电性连接，各该直通硅晶栓塞具有自该第一上表面或该第一下表面突出的一第一电极；电性连接该第一芯片的至少一部分这些直通硅晶栓塞至这些焊垫，其中该第一密封层填充该第一芯片与该基板单元间的一空隙；于该第一上表面形成一第二密封层；透过该第二密封层贴附一第二芯片于该第一上表面，该第二芯片具有一第二上表面、一第二下表面及多个直通硅晶栓塞，这些直通硅晶栓塞设置于该第二芯片中以使该第二上表面与该第二下表面间相互电性连接，各该直通硅晶栓塞具有自该第二上表面或该第二下表面突出的一第二电极；以及电性连接该第二芯片的至少一部分这些直通硅晶栓塞至相应的该第一芯片的这些直通硅晶栓塞，其中该第二密封层填充该第一芯片与该第二芯片间的一空隙。
本发明的再一目的在于提供一种半导体封装结构，包含：一第一半导体芯片及一第二半导体芯片。该第一半导体芯片具有一第一上表面、一第一下表面、多个测试垫、定义于该第一上表面上的一第一芯片迭置区以及设置于该第一半导体芯片中的多个直通硅晶栓塞，这些直通硅晶栓塞使该第一上表面与该第一下表面间相互电性连接。各该直通硅晶栓塞具有自该第一上表面或该第一下表面突出的一第一电极，各该测试垫排列设置于该第一芯片迭置区之外且连接各该直通硅晶栓塞。该第二半导体芯片具有一第二上表面、一第二下表面、多个测试垫、定义于该第二上表面上的一第二芯片迭置区以及设置于该第二半导体芯片中的多个直通硅晶栓塞，这些直通硅晶栓塞使该第二上表面与该第二下表面间相互电性连接。各该直通硅晶栓塞具有自该第二上表面或该第二下表面突出的一第二电极，各该测试垫排列设置于该第二芯片迭置区之外且连接各该直通硅晶栓塞。该第二半导体芯片设置于该第一芯片迭置区上且该第二半导体芯片的至少一部分这些直通硅晶栓塞与相应的该第一半导体芯片的这些直通硅晶栓塞电性连接。
本发明的又一目的在于提供一种制造一半导体封装结构的方法。该制造方法包含下列步骤：提供具有至少一芯片的一第一半导体元件，该至少一芯片具有一第一上表面、一第一下表面、多个测试垫、定义于该第一上表面上的一第一芯片迭置区及设置于该芯片中的多个直通硅晶栓塞，这些直通硅晶栓塞使该第一上表面与该第一下表面间相互电性连接，各该直通硅晶栓塞具有自该第一上表面或该第一下表面突出的一第一电极，各该测试垫排列设置于该第一芯片迭置区之外且连接各该直通硅晶栓塞；于该第一芯片迭置区上形成一第一密封层；透过该第一密封层贴附一第二半导体元件于该第一芯片迭置区上，该第二半导体元件具有一第二上表面、一第二下表面、多个测试垫、定义于该第二上表面上的一第二芯片迭置区及设置于第二半导体元件中的多个直通硅晶栓塞，这些直通硅晶栓塞使该第二上表面与该第二下表面间相互电性连接，各该直通硅晶栓塞具有自该第二上表面或该第二下表面突出的一第二电极，各该测试垫排列设置于该第二芯片迭置区之外且连接各该直通硅晶栓塞；以及电性连接该第二半导体元件的至少一部分这些直通硅晶栓塞与对应的该第一半导体元件的这些直通硅晶栓塞，其中该第一密封层填充该第一半导体元件与该第二半导体元件间的一空隙。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1a为根据本发明一第一实施例的一半导体封装结构的局部剖视图；
图1b为根据本发明第一实施例的一半导体封装结构中第一芯片叠层结构的一部分的剖视图；
图2为可应用于本发明第一实施例的一芯片的示意图；
图3为根据本发明一第二实施例的一半导体封装结构的局部剖视图；
图4为根据本发明一第三实施例的一半导体封装结构的剖视图；
图5为根据本发明一第四实施例的一半导体封装结构的剖视图；
图6为根据本发明一第五实施例的一半导体封装结构的局部剖视图；
图7为根据本发明一第六实施例的一半导体封装结构的局部剖视图；
图8a-8f为一种用于制造本发明的半导体封装结构的方法的流程图；
图9为根据本发明一第七实施例的一半导体封装结构的剖视图；
图10为根据本发明第七实施例的一芯片叠层结构的剖视图；
图11为根据本发明第七实施例的另一芯片叠层结构的剖视图；以及
图12为本发明半导体封装结构的基板单元的卷带式传输的示意图。
主要元件符号说明：
1：半导体封装结构           3：半导体封装结构
4：半导体封装结构           5：半导体封装结构
6：半导体封装结构           7：半导体封装结构
10：芯片叠层结构            11：芯片叠层结构
12：基板                    100：基板单元
102：芯片迭置区             103：电路结构
103a：连接电路              103b：测试垫
107：直通硅晶栓塞           110：下部电极
111：第一芯片叠层结构       111a：芯片
111b：芯片                  111c：芯片
111d：芯片                  121：密封层
130：探针                   201：芯片
203：上部电极               205：下部电极
207：直通硅晶栓塞           300：基板单元
302：芯片迭置区             303：电路结构
307：直通硅晶栓塞           311：第一芯片叠层结构
311a：第一芯片              311b：第二芯片
311c：第三芯片              321：密封层
400：基板单元               402：芯片迭置区
403：电路结构               403a：连接电路
403b：测试垫                403c：焊垫
407：直通硅晶栓塞           411：第一芯片叠层结构
411a：第一芯片              411b：第二芯片
411c：第三芯片              411d：第四芯片
421：密封层                 500：基板单元
502：芯片迭置区             503：接垫
507：直通硅晶栓塞           511：第一芯片叠层结构
511a：第一芯片              511b：第二芯片
511c：焊垫                  521：密封层
540：焊线                   600：基板单元
602：芯片迭置区             603：电路结构
603a：连接电路            603b：测试垫
603c：第二焊垫            607：直通硅晶栓塞
608：下部电极             611：第一芯片叠层结构
611a：芯片                611b：芯片
613：第二芯片叠层结构     613a：芯片
613b：芯片                613c：第三焊垫
615：绝缘粘着层           621：密封层
640：焊线                 700：基板单元
702：芯片迭置区           703：电路结构
703a：连接电路            703b：测试垫
704：无源组件             705：间隔件
707：直通硅晶栓塞         711：第一芯片叠层结构
711a：第一芯片            711b：第二芯片
713c：焊垫                740：焊线
800：治具平台             801：基板单元
801a：上表面              802：芯片迭置区
803：电路结构             803a：连接电路
803b：测试垫              803c：焊垫
805：第一芯片             805a：第一上表面
805b：第一下表面          806a：上部电极
806b：下部电极            809：直通硅晶栓塞
811：注射器               815：第二芯片
815a：第二上表面          815b：第二下表面
816a：上部电极            816b：下部电极
819：直通硅晶栓塞         820：压合工具
821a：第一密封层          821b：第二密封层
830：探针                 901：晶圆
901a：第一半导体芯片      902：第一芯片迭置区
903：第二半导体芯片       903b：测试垫
903c：连接电路          907：直通硅晶栓塞
910：第一电极           912：第二电极
921：第一密封层         950：切割刀
1003a：连接电路         1003b：测试垫
1007：直通硅晶栓塞      1010：上部电极
1011a：半导体芯片       1011b：半导体芯片
1011c：半导体芯片       1011d：半导体芯片
1011a’：芯片迭置区     1011b’：芯片迭置区
1011c’：芯片迭置区     1011d’：芯片迭置区
1021：密封层            1111a：半导体芯片
1111b：半导体芯片       1111c：半导体芯片
1111d：半导体芯片       1111a’：芯片迭置区
1111b’：芯片迭置区     1111c’：芯片迭置区
1111d’：芯片迭置区
具体实施方式
以下将通过实施例来解释本发明的内容，本发明涉及一种半导体封装结构以及一种制造半导体封装结构的方法。然而，本发明的实施例并非用以限制本发明须在如实施例所述的任何特定的环境、应用或特殊方式方能实施。因此，关于实施例的说明仅为阐释本发明的目的，而非用以限制本发明。需要说明的是，以下实施例及图式中，与本发明非直接相关的元件已省略而未绘示；且为求容易了解，图式中各元件间的尺寸关系是以夸大方式示出。
图1a为根据本发明一第一实施例的一半导体封装结构1的局部剖视图。半导体封装结构1包含一基板单元100、一第一芯片叠层结构111及多个密封层121。基板单元100具有定义于其上的一芯片迭置区102及形成于其上的一电路结构103。电路结构103具有多个连接电路103a、多个测试垫103b及多个焊垫(图未示出)。各该焊垫(图未示出)排列设置于芯片迭置区102中，且各该测试垫103b排列设置于芯片迭置区102之外。连接电路103a连接这些焊垫(图未示出)与这些测试垫103b。于本实施例中，形成于基板单元100上的一绝缘保护层(图未示出)仅暴露出用于外部接点的焊垫及测试垫103b，并覆盖连接电路103a以防止污染或电路桥接。更具体而言，基板单元100上的该绝缘保护层为一防焊层(solder mask)。然而，于其他实施例中，这些焊垫、连接电路及测试垫可全部保持不被防焊层所覆盖。
第一芯片叠层结构111设置于基板单元100的芯片迭置区102上。第一芯片叠层结构111包含多个芯片111a、111b、111c及111d。各该芯片111a、111b、111c及111d具有一上表面、与该上表面相对的一下表面，以及设置于其中的多个直通硅晶栓塞107，这些直通硅晶栓塞107使上表面与下表面之间形成电性互连。各该直通硅晶栓塞107包含自该下表面突出的一下部电极110，且二相邻芯片的这些直通硅晶栓塞107分别通过下部电极110电性连接。具体而言，芯片111a、111b、111c及111d的直通硅晶栓塞107仅包含下部电极110。芯片111b迭置于芯片111a上，使芯片111b的下部电极110相应连接至芯片111a的直通硅晶栓塞107。芯片111c及111d相应地依序向上叠层。因而，二相邻芯片的直通硅晶栓塞107透过芯片111a、111b、111c及111d的下部电极110而彼此可靠地接合。
由图1a可见，各该芯片111a、111b、111c及111d的直通硅晶栓塞107分别经由下部电极110而电性连接至一相邻芯片的直通硅晶栓塞107。第一芯片叠层结构111则经由接合芯片111a的至少一部分直通硅晶栓塞107的下部电极110至对应的焊垫(图未示出)，而与基板单元100电性连接。
各该测试垫103b通过连接电路103a电性连接至各该焊垫(图未示出)，并且直通硅晶栓塞107电性连接至焊垫(图未示出)。测试垫103b排列设置于芯片迭置区102之外。在芯片111a设置于芯片迭置区102上或各该芯片111b、111c、111d分别迭置上之后，可透过施加测试信号至测试垫103b立即执行二组件间的电性互连测试，并于需要时接续执行备用存储器修复以提高半导体封装结构1的制造良率。一般而言，可在叠层每一单个芯片111a、111b、111c、111d之后立即执行一电性断路/短路测试，以检测芯片111a与一基板单元100间或所叠层芯片111a、111b、111c、111d间的任何电性互连缺陷。于制成整个半导体封装结构1之后，亦可执行一功能测试。由例如测试托座或探针等测试装置传递测试信号至待测芯片的测试垫，以获得测试结果。如图1a所示，二探针130分别接触一直通硅晶栓塞107与其相应的测试垫103b，并且一测试信号从探针130传输至半导体封装结构1，以判断各该芯片111a、111b、111c、111d与基板单元100之间电性连接的完整性。因此，透过排列设置于芯片迭置区102之外的测试垫103b，可立即对各该芯片间的电性互连的完整性进行测试，若发现电性连接异常时，可停止继续叠层更多芯片以进行重新加工或将电性接合不良的芯片自产线中剔除，避免无谓的制造成本及时间的浪费，进而提高总体生产良率。
图1b为根据本发明第一实施例的一半导体封装结构1中第一芯片叠层结构111的一部分的示意图。密封层121形成于二相邻芯片(例如芯片111c与111d)之间，以填充芯片111c与111d间的一空隙。于本实施例中，密封层121适可包覆下部电极110，以保护芯片111c与111d间的电性互连不受环境干扰及湿气侵入。除形成密封层121于芯片111c、111d之间外，密封层121亦形成于第一芯片叠层结构111的芯片111a与基板单元100之间，以填充其间的空隙，如图1a所示。
密封层121是由选自以下群组的一材料制成：非导电胶(non-conductivepaste，NCP)、非导电膜(non-conductive film，NCF)、异方性导电胶(anisotropicconductive paste，ACP)、异方性导电膜(anisotropic conductive film，ACF)、底部填充胶(underfill)、非流动底部填充胶(non-flow underfill)、B阶胶(B-stage gel)、模塑化合物、FOW(film-over-wire)薄膜及其组合。
以下，将详细阐述以上实施例中基板单元100的材料特性。在结构上，基板单元100可为一单层基板或一多层基板，并可被移除，俾在半导体封装结构1制成后，可移除基板单元100而只留下第一芯片叠层结构111。
就材料而言，基板单元100是选自下列群组：一有机基板(organic substrate)、一陶瓷基板(ceramic substrate)、一玻璃环氧基板(glass epoxy substrate)、一聚酰亚胺(polyimide)基板、一FR-4基板、一FR-5基板、一纤维强化基板(fiber-reinforced substrate)、一BT树脂(bismaleimide triazine resin，BT resin)基板。此外，基板单元100可为一可挠性薄膜，该可挠性薄膜是选自下列群组：一聚亚酰胺薄膜及一聚酯(PET)薄膜。
用于电性互连的直通硅晶栓塞107是由选自下列群组的一材料制成：铜、金、银、锡、锡/银合金、锡/银/铜合金、无铅焊料、镍/金合金、镍/钯合金、镍/钯/金合金、钨、多晶硅、掺硅、导电聚合物及其组合。
在第一芯片叠层结构111中可使用任何相容的芯片组合。这些芯片可包括各种存储器类型，例如DRAM、Flash、SRAM、PSRAM、EPROM、EEPROM、Mask ROM、LPSDRAM、LPSRAM等等，且亦可包含适用于将第一芯片叠层的功能整合于封装体内的控制芯片。
图2为一芯片201的示意图，芯片201可应用于本发明第一实施例的半导体封装结构1的第一芯片叠层结构111。芯片201可替换芯片111a、111b、111c、111d至少其中之一。芯片201适可用于本发明的半导体封装结构。于此态样中，芯片201包含多个直通硅晶栓塞207，各该直通硅晶栓塞207包含一上部电极203及一下部电极205，上部电极203自芯片201的上表面突出并对准直通硅晶栓塞207，下部电极205则自芯片201的下表面突出并对准直通硅晶栓塞207。芯片201的直通硅晶栓塞207包含上部电极203与下部电极205二者，此显然不同于第一实施例中所述的直通硅晶栓塞107，直通硅晶栓塞107仅具有自芯片111a、111b、111c、111d的下表面突出的下部电极110。透过上述结构，当芯片201欲与一相邻芯片201叠层时，该二相邻芯片201的直通硅晶栓塞207适可经由上部电极203与下部电极205的互连而彼此电性连接。借助这些电极，可使直通硅晶栓塞间的连接更为可靠，以提高接合制程的良率。
上述的二相邻芯片的电极连接是透过一接合制程达成，该接合制程是选自以下群组：热压接合、热超声波接合、超声波接合、及其组合。如上所述，上部电极及下部电极为分别形成于直通硅晶栓塞之上或之下的个别元件。然而，于其他实施例中，上部电极或下部电极其中之一抑或其二者可为直通硅晶栓塞的一部分(即，这些电极与直通硅晶栓塞是一体成形)。
这些第一电极与这些第二电极为电镀凸块、无电镀凸块、结线凸块、导电聚合物凸块或金属复合凸块，这些凸块的材料是选自下列群组：铜、金、银、铟、镍/金、镍/钯/金、铜/镍/金、铜/金、铝及其组合。
图3为根据本发明一第二实施例的一半导体封装结构3的局部剖视图。半导体封装结构3包含一基板单元300、一第一芯片叠层结构311、及多个密封层321。基板单元300包含定义于其上的一芯片迭置区302及形成于其上的一电路结构303。第一芯片叠层结构311设置于基板单元300的芯片迭置区302上。第一芯片叠层结构311包含多个芯片311a、311b及311c，且各该芯片311a、311b及311c具有一上表面、与上表面相对的一下表面、及设置于其中的多个直通硅晶栓塞307，这些直通硅晶栓塞307使上表面与下表面之间形成电性互连。
与第一实施例的最主要区别在于，第二芯片311b与第三芯片311c二者皆承载于相邻的第一芯片311a上并通过多个直通硅晶栓塞307分别与第一芯片311a电性互连。类似第一实施例，第一芯片叠层结构311电性连接至基板单元300。多个密封层321分别形成于第一芯片311a与第二芯片311b之间、第一芯片311a与第三芯片311c之间、及第一芯片311a与基板单元300之间。第二实施例的半导体封装结构3适用于一存储器装置，主要用以提高存储器容量密度(即透过叠层芯片而提高存储器容量)及改善芯片与存储器装置间电性连接的效能。当应用于此一存储器装置中时，第二芯片311b与第三芯片311c可具有相同的大小及/或相同的功能；或者，其亦可具有不同的大小及/或不同的功能。关于密封层321、直通硅晶栓塞307及基板单元300的主要元件及材料的详细说明已示于第一实施例中，故兹不予赘述。对第一芯片311a与第二芯片311b之间、第一芯片311a与第三芯片311c之间、及第一芯片311a与基板单元300之间电性互连完整性的测试亦已示于第一实施例中，故兹不予赘述。
图4为根据本发明一第三实施例的一半导体封装结构4的剖视图。半导体封装结构4包含一基板单元400、一第一芯片叠层结构411及多个密封层421。基板单元400具有定义于其上的一芯片迭置区402及形成于其上的一电路结构403。电路结构403具有多个连接电路403a、多个测试垫403b及多个焊垫403c。与第一实施例的最主要区别在于，第一芯片叠层结构411包含一第一芯片411a、一第二芯片411b、一第三芯片411c及一第四芯片411d，这些芯片具有彼此不同的大小及不同的功能。各该芯片411a、411b、411c及411d的直通硅晶栓塞407分别电性连接至一相邻芯片的直通硅晶栓塞407。关于密封层421、直通硅晶栓塞407及基板单元400的主要元件及材料的详细说明已示于第一实施例中，故兹不予赘述。
更具体而言，第四实施例显示二种不同的电路结构403外观。在图4中，直通硅晶栓塞407电性连接至焊垫403c，焊垫403c则经由连接电路403a连接至测试垫403b。根据图4的左侧部分，以与在第一实施例中所述相同的方式，连接电路403a被形成于基板单元400上的一绝缘保护层(图未示出)所覆盖，该绝缘保护层可为一防焊层。然而，根据图4的右侧部分，连接电路403a则未被绝缘保护层覆盖；换言之，连接电路403a、测试垫403b及焊垫403c为显露状。各芯片411a、411b、411c、411d间以及第一芯片411a与基板单元400间直通硅晶栓塞407的电性互连完整性的测试亦已示于第一实施例中，故兹不予赘述。
图5为根据本发明一第四实施例的一半导体封装结构5的剖视图。半导体封装结构5包含一基板单元500、一第一芯片叠层结构511、多个密封层521及多个焊线(bonding wire)540。基板单元500具有定义于其上的一芯片迭置区502及形成于其上的一电路结构。该电路结构具有多个接垫503。第一芯片叠层结构511包含一第一芯片511a及一第二芯片511b，第一芯片511a与第二芯片511b具有彼此不同的大小及不同的功能。此外，第一芯片511a及第二芯片511b可为相同大小及功能，其中焊线540可埋置于密封层521内。具体而言，密封层521为一FOW(Film-Over-Wire)薄膜。各该第一芯片511a及第二芯片511b具有一上表面、与该上表面相对的一下表面、及设置于其中的多个直通硅晶栓塞507，这些直通硅晶栓塞507使上表面与下表面之间形成电性互连。此外，第一芯片511a具有形成于其上表面的多个焊垫511c。与第三实施例的最主要区别在于，第一芯片叠层结构511可透过直通硅晶栓塞507的互连及打线接合二者电性连接至基板单元500。更具体而言，第一芯片叠层结构511以焊线540将第一芯片511a的焊垫511c连接至基板单元500的接垫503而电性连接至基板单元500。于其它态样中，熟习此项技艺者可透过打线接合第一芯片叠层结构511的其它芯片与基板单元500的接垫503而电性连接第一芯片叠层结构511与基板单元500。关于密封层521、直通硅晶栓塞507及基板单元500的主要元件及材料的详细说明已示于第一实施例中，故兹不予赘述。对第一芯片511a与第二芯片511b之间以及第一芯片511a与基板单元500间直通硅晶栓塞507的电性互连完整性的测试亦已示于第一实施例中，故兹不予赘述。
图6为根据本发明一第五实施例的一半导体封装结构6的局部剖视图。半导体封装结构6包含一基板单元600、一第一芯片叠层结构611、一第二芯片叠层结构613、一绝缘粘着层615、多个密封层621及多个焊线640。基板单元600具有定义于其上的一芯片迭置区602及形成于其上的一电路结构603。电路结构603具有多个连接电路603a、多个测试垫603b、多个第一焊垫(图未示出)及多个第二焊垫603c。各该第一焊垫(图未示出)排列设置于芯片迭置区602内，且各该测试垫603b排列设置于芯片迭置区602之外。连接电路603a连接第一焊垫(图未示出)与测试垫603b，且连接电路603a被一绝缘保护层所覆盖(图未示出)，该绝缘保护层形成于基板单元600上，其可为一防焊层。
第一芯片叠层结构611包含多个芯片611a及611b。各该芯片611a及611b具有一上表面、与该上表面相对的一下表面、及设置于其中的多个直通硅晶栓塞607，这些直通硅晶栓塞607使上表面与下表面之间形成电性互连。各该直通硅晶栓塞607包含自芯片611a及611b的下表面突出的一下部电极608。相邻的芯片611a与611b透过直通硅晶栓塞607的下部电极608达成电性连接。第二芯片叠层结构613包含多个芯片613a及613b，各该芯片613a、613b具有一上表面、与该上表面相对的一下表面、及设置于其中的多个直通硅晶栓塞607，这些直通硅晶栓塞607使上表面与下表面之间形成电性互连。各该直通硅晶栓塞607包含自芯片613a及613b的下表面突出的一下部电极608。相邻的芯片613a与613b透过直通硅晶栓塞607的下部电极608达成电性连接。
与第一实施例的最主要区别在于，半导体封装结构6更包含第二芯片叠层结构613贴附于第一芯片叠层结构611上，并透过绝缘粘着层615与第一芯片叠层结构611形成电性绝缘。透过绝缘粘着层615的电性隔绝，第一芯片叠层结构611及第二芯片叠层结构613可分别执行不同的功能。相同地，第一芯片叠层结构611设置于基板单元600的芯片迭置区602上，且第一芯片叠层结构611的直通硅晶栓塞607电性连接至芯片迭置区602内的第一焊垫(图未示出)，这些第一焊垫分别经由连接电路603a而电性连接至测试垫603b。第二芯片叠层结构613透过打线接合而电性连接至基板单元600。具体而言，芯片613b具有形成于其上表面的多个第三焊垫613c，且第二芯片叠层结构613透过焊线640连接基板单元600的第二焊垫603c与芯片613b的第三焊垫613c而电性连接至基板单元600。关于密封层621、直通硅晶栓塞607、下部电极608及基板单元600的主要元件及材料的详细说明已示于第一实施例中，故兹不予赘述。芯片611a与611b之间、芯片613a与613b之间、第一芯片叠层结构611与基板单元600之间、以及第二芯片叠层结构613与基板单元600之间直通硅晶栓塞607的电性互连完整性的测试亦已示于第一实施例中，故兹不予赘述。
图7为根据本发明一第六实施例的一半导体封装结构7的局部剖视图。半导体封装结构7包含一基板单元700、一第一芯片叠层结构711、多个无源组件704、一间隔件705及多个焊线740。基板单元700具有定义于其上的一芯片迭置区702及形成于其上的一电路结构703。电路结构703具有多个连接电路703a、多个测试垫703b及多个第一焊垫(图未示出)。第一芯片叠层结构711包含一第一芯片711a及一第二芯片711b，第一芯片711a与第二芯片711b具有彼此不同的大小及不同的功能。各该第一芯片711a与第二芯片711b具有一上表面、与该上表面相对的一下表面、及设置于其中的多个直通硅晶栓塞707，这些直通硅晶栓塞707使上表面与下表面之间形成电性互连。
与第四实施例的最主要区别在于，本实施例包含多个无源组件704及间隔件705。无源组件704形成于第一芯片711a上并电性连接至第一芯片711a，以与第一芯片711a一同执行电路功能。第二芯片711b包含多个直通硅晶栓塞707，与第一芯片711a的一局部区域中的一部分直通硅晶栓塞707电性互连。为了在该二芯片711a、711b之间保持一致之间隙并防止第二芯片711b倾斜，间隔件705设置于第一芯片711a上并位于该二芯片711a、711b之间无直通硅晶栓塞707互连的区域，而第二芯片711b则设置于间隔件705上。换言之，间隔件705设置于该二相邻芯片711a、711b之间。此外，于本实施例中，第一芯片711a与第二芯片711b二者皆在其上表面形成有多个第二焊垫713c；因此，第一芯片711a与第二芯片711b亦可透过焊线740打线连接第一芯片711a的焊垫713c与第二芯片711b的焊垫713c而相互电性连接。关于直通硅晶栓塞707及基板单元700的主要元件及材料的详细说明已示于第一实施例中，故兹不予赘述。于其他实施例中，无源组件704可形成于基板单元700上。关于芯片711a与基板单元700之间以及该二芯片711a、711b之间直通硅晶栓塞707的电性互连完整性的测试已示于第一实施例中，故兹不予赘述。
图8a-8f为一种用于制造本发明的一半导体封装结构的方法的流程图。参照图8a，一基板包含多个基板单元801，且各该基板单元801包含定义于其上的一芯片迭置区802及形成于其上的一电路结构803。基板单元801设置于一治具平台800上。电路结构803具有多个连接电路803a、多个测试垫803b及多个焊垫803c。各该焊垫803c排列设置于芯片迭置区802内，且各该测试垫803b排列设置于芯片迭置区802之外。连接电路803a连接焊垫803c与测试垫803b，且连接电路803a被形成于基板单元801上的一绝缘保护层覆盖。详言之，该绝缘保护层为一防焊层。基板单元801通过治具平台800加热至一第一温度，且于基板单元801的一上表面801a上定义一芯片迭置区802。此后，透过一注射器811涂设一密封材料至芯片迭置区802，以形成一第一密封层821a。其它用于设置密封材料的方法包括网版印刷(screen printing)、涂布(coating)、锡膏钢版印刷(stencil printing)、旋涂(spin coating)及贴附薄膜(film attaching)。于本实施例中，第一温度可为约摄氏80度。
接着，参照图8b，透过第一密封层821a贴附一第一芯片805于芯片迭置区802上。第一芯片805具有一第一上表面805a、一第一下表面805b及设置于其中的多个直通硅晶栓塞809，这些直通硅晶栓塞809使第一上表面805a与第一下表面805b之间形成电性互连。多个上部电极806a与下部电极806b分别形成于第一芯片805的第一上表面805a与第一下表面805b上并对准直通硅晶栓塞809；换言之，第一芯片805类似于图2中所示的芯片201。透过将下部电极806b接合至基板单元801的焊垫803c，第一芯片805的至少一部分直通硅晶栓塞809与基板单元801达成电性连接。同时，密封材料填充基板单元801与第一芯片80间的空隙，以形成一第一密封层821a。
此外，为可靠地接合下部电极806b至焊垫803c以保持良好的电性互连，超声波应用于接合上述结构。第一芯片805对位设置于芯片迭置区802之后，一压合工具820以一第二温度及施以超声波能量按压第一芯片805，以牢固地接合下部电极806b至焊垫803c。于本实施例中，第二温度可保持于约摄氏200度。超声波则被应用以振荡下部电极806b与焊垫803c间的接合介面，以在接合介面间形成金属原子的扩散。芯片与基板单元的电极接合亦可透过热压接合、热超声波接合、超声波接合或其组合来执行。于该接合制程后，可透过探针830测试第一芯片805，然后在需要时执行一备用存储器修复步骤，以提高半导体封装结构的制造良率，如图8c所示。详言之，探针830接触基板单元801的测试垫803b及第一芯片805的相应上部电极806a，以检测第一芯片805与基板单元801的电性互连完整性。
接着，参照图8d，透过注射器811涂设一密封材料至第一上表面805a，以形成一第二密封层821b。
接着，在图8e中，透过第二密封层821b贴附一第二芯片815于第一上表面805a。第二芯片815具有一第二上表面815a、一第二下表面815b及设置于其中的多个直通硅晶栓塞819，这些直通硅晶栓塞819使第二上表面815a与第二下表面815b之间形成电性互连。第二芯片815的至少一部分直通硅晶栓塞819电性连接至第一芯片805的上部电极806a。多个上部电极816a及下部电极816b分别形成于第二芯片815的第二上表面815a与第二下表面815b上并对准直通硅晶栓塞819。于本实施例中，第二芯片815的下部电极816b接合至第一芯片805的上部电极806a。同时，第二密封层821b填充于第一芯片805与第二芯片815间的空隙，并包覆电极806a、816b以保护电性互连不受环境干扰。
如上文针对图8b所述，下部电极816b与上部电极806a的接合是透过压合工具820以一第二温度及施以超声波按压第二芯片815至第一芯片805来达成。于本实施例中，第二温度亦可保持于约摄氏200度。因此，与已知制程相比，可在较低压力、较低温度及在较短操作时间内达成该二叠层芯片805与815的电性连接。
最后，参照图8f，完成的半导体封装结构是利用测试探针进行测试，以验证第二芯片815的电性互连完整性，然后在需要时执行一备用存储器修复步骤，以提高半导体封装结构的制造良率，如图8c中所述。
完成最后测试步骤后，更可包含移除基板单元801的步骤，或者可透过冲压、裁切或铣切基板单元801以移除这些测试垫803b，借以得到最终的半导体封装结构。
以上在图8a-8f中所述的制程可用于上述第一至第六实施例，透过直通硅晶栓塞结构电性连接多个芯片。
本发明的半导体封装结构可被量产，此简述如下。以第一实施例为例并参照图1及图12，可透过卷带式传输基板而批量生产半导体封装结构1。举例而言，以可挠性薄膜卷带作为基板12(例如一捆聚酰亚胺薄膜卷带)，透过卷动基板12的二端或传动基板12，将基板12的各连续基板单元100依序传输至接合位置，俾使每一芯片叠层结构111可依序接合至基板单元100。于其它应用中，卷带式传输可被代的以条带式(strip-to-strip)传输及板片式(panel-to-panel)传输。详言之，连续传输包含多个基板单元的多个条状基板至作业位置。板片式传输亦为如此。
对于本实施例，可透过以下步骤形成芯片叠层结构111。首先，卷动基板12，以将一特定基板单元100送至一接合位置并随后保持静止以便进行接合制程。然后，透过连接直通硅晶栓塞107至基板单元100的焊垫，将芯片111a接合至基板12的基板单元100。然后，透过直通硅晶栓塞107的互连，顺次叠层芯片111b、111c及111d。一旦完成所有芯片111a、111b、111c及111d的接合，便转动基板12以对下一基板单元执行相同步骤，进而形成另一半导体封装结构，重复进行这些制程，直至多个芯片叠层结构111形成于基板12的所有基板单元100上。
亦可透过不同方式形成第一芯片叠层结构111。首先，依次接合多个芯片111a至基板12的所有基板单元110。在整捆基板12皆贴附有芯片111a后，接着接合多个芯片111b于相应芯片111a上。相同地，在整个基板12皆贴附有芯片111b之后，执行芯片111c的接合。然后接合芯片111d。
在本发明的其它态样中，半导体封装结构包含一第一半导体元件、一第二半导体元件及一基板。第一半导体元件及第二半导体元件为一芯片或包含多个芯片的一晶圆。以下二实施例即例示采用芯片或晶圆的半导体元件。
图9为根据本发明一第七实施例的剖视图。其显示多个单独芯片接合至包含多个芯片的一晶圆，之后方进行单分制程以形成多个单独的半导体封装结构。在单分制程之前，提供包含多个第一半导体芯片901a的一晶圆901(即第一半导体元件)，并接合多个第二半导体芯片903(即第二半导体元件)于相应的第一半导体芯片901a。晶圆901的各该第一半导体芯片901a具有一第一上表面及与该第一上表面相对的一第一下表面、多个测试垫903b、多个连接电路903c、定义于第一上表面上的一第一芯片迭置区902、及设置于其中的多个直通硅晶栓塞907，这些直通硅晶栓塞907使第一上表面与第一下表面之间形成电性互连。各该直通硅晶栓塞907包含自第一下表面突出的一第一电极910，各该测试垫903b排列设置于第一芯片迭置区902之外并经由连接电路903c连接至各该直通硅晶栓塞907。第二半导体芯片903具有一第二上表面及与该第二上表面相对的一第二下表面、多个测试垫903b、多个连接电路903c、定义于第二上表面上的一第二芯片迭置区(图未示出)、及设置于其中的多个直通硅晶栓塞907，这些直通硅晶栓塞907使第二上表面与第二下表面之间形成电性互连。各该直通硅晶栓塞907包含自第二下表面突出的一第二电极912，且各该测试垫903b排列设置于第二芯片迭置区(图未示出)之外并经由连接电路903c连接至各该直通硅晶栓塞907。如图9所示，连接电路903c被形成于半导体芯片901a、903上表面上的一绝缘保护层(图未示出)所覆盖。详言之，形成于半导体芯片901a、903上表面上的绝缘保护层为一钝化层(passivationlayer)。
第一密封层921形成于晶圆901的第一半导体芯片901a的第一芯片迭置区902上，且第二半导体芯片903透过第一密封层921而相应地贴附于第一芯片迭置区902上。换言之，第一密封层921是填充第一半导体芯片901a与第二半导体芯片903间的空隙。第二半导体芯片903的直通硅晶栓塞907经由第二电极912而电性连接至第一半导体芯片901a的相应直通硅晶栓塞907。电性连接可透过热压接合、热超声波接合、超声波接合或其组合达成，如在上述各实施例中所述，兹不予赘述。根据图9，可更清楚地理解第一半导体芯片901a与第二半导体芯片903间的叠层关系。
因测试垫903b排列设置于第一芯片迭置区902之外，芯片叠层后仍可施加一测试信号至测试垫903b，以判断晶圆901的第一半导体芯片901a(即第一半导体元件)与第二半导体芯片903(即第二半导体元件)间的电性互连完整性。于本实施例中，以晶圆901作为叠层结构的基础，多个第二半导体芯片903可按相同的制程依序接合至相应的第一半导体芯片901a，以形成多个具有二半导体芯片901a、903的芯片叠层结构。并可进一步对这些二芯片叠层结构执行电性互连完整性测试。于确认这些二芯片叠层结构的电性互连无误后，透过一切割刀950切割单分晶圆901以形成多个单独的二芯片叠层结构。亦可使用其它单分方法，例如冲压(punching)、铣切(routing)。可更利用以上实施例中所述的制造方法以叠层多个单独的二芯片叠层结构，以形成一多芯片叠层结构。于本实施例中，各个二芯片叠层结构可先测定其电性互连完整性，剔除掉不良品，方进行多个二芯片叠层结构的叠层制程。借此，可避免无谓的制造成本及时间浪费。可大幅提高后续制程的总体封装良率。第七实施例适用于芯片对晶圆(Chip-on-Wafer；CoW)制程，其中可垂直叠层更多个第二半导体芯片903于晶圆901的第一半导体芯片901a上。
此外，具有此种芯片叠层结构的半导体封装结构可更承载于一基板单元上。形成一第二密封层于该基板单元上。然后，透过该第二密封层，将这些芯片叠层结构其中之一设置于该基板单元上。第一半导体芯片901a的直通硅晶栓塞907经由第一电极910电性连接至该基板单元。换言之，该第二密封层填充芯片叠层结构与基板单元间的一空隙。
单独芯片叠层结构的二态样显示于图10及图11中。在图10中，芯片叠层结构10包含多个半导体芯片1011a、1011b、1011c、1011d以及多个密封层1021。各该半导体芯片1011a、1011b、1011c及1011d具有一上表面、与该上表面相对的一下表面、多个测试垫1003b、多个连接电路1003a、定义于第一上表面的一芯片迭置区1011a’、1011b’、1011c’及1011d’、及设置于其中的多个直通硅晶栓塞1007，这些直通硅晶栓塞1007使上表面与下表面之间形成电性互连。各该测试垫1003b排列设置于相应芯片迭置区1011a’、1011b’、1011c’及1011d’之外。连接电路1003a连接测试垫1003b与相应的直通硅晶栓塞1007，并且连接电路1003a被形成于半导体芯片1011a、1011b、1011c及1011d上的一绝缘保护层所覆盖。详言之，本实施例中的绝缘保护层为一钝化层。
半导体芯片1011a、1011b、1011c及1011d设置于下面相应的相邻半导体芯片的芯片迭置区1011a’、1011b’、1011c’及1011d’上。更具体而言，半导体芯片1011a、1011b、1011c及1011d具有不同大小，且该叠层结构为一梯形形状。除半导体芯片1011d的直通硅晶栓塞1007外，各该直通硅晶栓塞1007包含自上表面突出的一上部电极1010，且该二相邻芯片的这些直通硅晶栓塞1007分别经由上部电极1010电性连接。
由图10可见，各该半导体芯片1011a、1011b、1011c及1011d的直通硅晶栓塞1007分别电性连接至一相邻半导体芯片的直通硅晶栓塞1007。
为测试各半导体芯片间的电性连接完整性，如图10所示，以二探针或测试插针接触任二叠层半导体芯片的相应测试垫1003b。关于测试的详细说明已示于第一实施例中，故兹不予赘述。
熟习此项技艺者可利用如图11所示相同大小的芯片制作芯片叠层结构。在图11中，芯片叠层结构11包含多个半导体芯片1111a、1111b、1111c及1111d，且所有半导体芯片1111a、1111b、1111c及1111d具有相同大小及定义于其上的芯片迭置区1111a’、1111b’、1111c’及1111d’。各该半导体芯片1111a、1111b、1111c及1111d设置于其下方的半导体芯片的芯片迭置区1111a’、1111b’、1111c’及1111d’上，且芯片叠层结构11形成为阶梯形状。如图11所示，各该半导体芯片1111a、1111b、1111c及1111d的测试垫1003b排列设置于芯片迭置区1111a’、1111b’、1111c’及1111d’之外；换言之，测试垫1003b未被覆盖，以便于测试插针进行接触。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。

Claims (34)

1.一半导体封装结构，包含：
一基板单元，具有形成于其上的一电路结构及定义于其上的一芯片迭置区，该电路结构具有多个焊垫及多个测试垫，各该焊垫设置于该芯片迭置区内且与各该测试垫连接；以及
一第一芯片叠层结构，包含多个芯片，各该芯片具有一上表面、与该上表面相对的一下表面以及多个直通硅晶栓塞，这些直通硅晶栓塞设置于这些芯片中以使该上表面与该下表面间相互电性连接，各该直通硅晶栓塞具有自该上表面或该下表面突出的一第一电极，且二相邻芯片的这些直通硅晶栓塞适可分别透过该第一电极电性连接；
其中，该第一芯片叠层结构设置于该基板单元的该芯片迭置区，且至少一部分的这些直通硅晶栓塞电性连接至这些焊垫，且这些测试垫排列设置于该芯片迭置区之外。
2.如权利要求1所述的半导体封装结构，其特征在于，该第一芯片叠层结构是透过打线接合与该基板单元电性连接。
3.如权利要求1所述的半导体封装结构，其特征在于，该电路结构更包含多个连接电路以连接这些焊垫与这些测试垫。
4.如权利要求3所述的半导体封装结构，其特征在于，这些连接电路由一绝缘保护层覆盖。
5.如权利要求1所述的半导体封装结构，其特征在于，更包含一密封层，该密封层形成于二相邻芯片间及该第一芯片叠层结构与该基板单元间以填补空隙。
6.如权利要求1所述的半导体封装结构，其特征在于，各该直通硅晶栓塞更包含自该芯片的该上表面或该下表面的另一突出的一第二电极，其中二相邻芯片间的这些直通硅晶栓塞是经由这些第一电极与这些第二电极相互接合以电性连接。
7.如权利要求6所述的半导体封装结构，其特征在于，该相邻二芯片的这些第一电极及这些第二电极是透过热压接合、热超声波接合、超声波接合及其组合以电性连接。
8.如权利要求6所述的半导体封装结构，其特征在于，这些第一电极与这些第二电极为这些直通硅晶栓塞的一部分。
9.如权利要求6所述的半导体封装结构，其特征在于，这些第一电极与这些第二电极为电镀凸块、无电镀凸块、结线凸块、导电聚合物凸块或金属复合凸块，这些凸块的材料选自下列群组：铜、金、银、铟、镍/金、镍/钯/金、铜/镍/金、铜/金、铝及其组合。
10.如权利要求1所述的半导体封装结构，其特征在于，该第一芯片叠层结构包含一第一芯片、一第二芯片及一第三芯片，且该第二芯片及该第三芯片皆承载于该第一芯片上且分别经由这些直通硅晶栓塞与该第一芯片电性连接。
11.如权利要求1所述的半导体封装结构，其特征在于，更包含：
一绝缘粘着层，形成于该第一芯片叠层结构之上；以及
一第二芯片叠层结构，透过该绝缘粘着层而贴附于该第一芯片叠层结构上，其中该第二芯片叠层结构包含多个芯片，各该芯片具有一上表面、与该上表面相对的一下表面，以及设置于这些芯片中以使该上表面与该下表面间形成电性连接的多个直通硅晶栓塞，各该直通硅晶栓塞具有自该芯片的这些上表面或这些下表面突出的一第一电极，且二相邻芯片的这些直通硅晶栓塞适可分别透过这些第一电极电性连接；
其中，该第一芯片叠层结构与该第二芯片叠层结构是透过该绝缘粘着层而电性绝缘。
12.如权利要求11所述的半导体封装结构，其特征在于，该第二芯片叠层结构是打线接合与该基板单元电性连接。
13.如权利要求1所述的半导体封装结构，其特征在于，该第一芯片叠层结构更包含一间隔件，该间隔件设置于二相邻芯片间。
14.如权利要求13所述的半导体封装结构，更包含多个无源元件，这些无源元件形成于这些芯片至少其中之一或该基板单元上。
15.一种制造一半导体封装结构的方法，包含下列步骤：
提供一基板，该基板包含多个基板单元，各该基板单元具有形成于其上的一电路结构及定义于其上的一芯片迭置区，该电路结构具有多个焊垫及多个测试垫，各该焊垫是排列设置于该芯片迭置区中且与各该测试垫连接，且这些测试垫是排列设置于该芯片迭置区之外；
于该芯片迭置区上形成一第一密封层；
透过该第一密封层贴附一第一芯片于该芯片迭置区上，该第一芯片具有一第一上表面、与该第一上表面相对的一第一下表面及多个直通硅晶栓塞，这些直通硅晶栓塞是设置于该第一芯片中以使该第一上表面与该第一下表面间相互电性连接，各该直通硅晶栓塞具有自该第一上表面或该第一下表面突出的一第一电极；
电性连接该第一芯片的至少一部分这些直通硅晶栓塞至这些焊垫，其中该第一密封层填充该第一芯片与该第一基板单元间的一空隙；
于该第一上表面形成一第二密封层；
透过该第二密封层贴附一第二芯片于该第一上表面，该第二芯片具有一第二上表面、与该第二上表面相对的一第二下表面及多个直通硅晶栓塞，这些直通硅晶栓塞设置于该第二芯片中以使该第二上表面与该第二下表面间相互电性连接，各该直通硅晶栓塞具有自该第二上表面或该第二下表面突出的一第二电极；以及
电性连接该第二芯片的至少一部分这些直通硅晶栓塞至相应该第一芯片的这些直通硅晶栓塞，其中该第二密封层填充该第一芯片与该第二芯片间的一空隙。
16.如权利要求15所述的方法，其特征在于，于各该电性连接的步骤后，更包含一测试步骤，其中一测试信号施加于这些测试垫以判断该第一芯片与该基板单元间及该第一芯片与该第二芯片间的互连电性。
17.如权利要求16所述的方法，其特征在于，于最后的该测试步骤后，更包含移除该基板单元的一步骤。
18.如权利要求16所述的方法，其特征在于，于最后的该测试步骤后，更包含透过冲压、裁切或铣切该基板单元以移除这些测试垫的一步骤。
19.如权利要求15所述的方法，其特征在于，该第一电性连接的步骤包含一分别接合这些第一电极至这些焊垫的步骤，该接合步骤是透过热压接合、热超声波接合、超声波接合及其组合，且该第二电性连接的步骤包含一分别接合这些第二电极至该第一芯片的这些直通硅晶栓塞的步骤，该接合步骤是透过热压接合、热超声波接合、超声波接合及其组合。
20.如权利要求15所述的方法，其特征在于，该提供一基板的步骤更包含连续地传输这些基板单元的一步骤。
21.如权利要求20所述的方法，其特征在于，该连续传输的步骤包含卷带式传输、条带式传输及板片式传输之一。
22.一半导体封装结构，包含：
一第一半导体芯片，具有一第一上表面、与该第一上表面相对的一第一下表面、多个测试垫、定义于该第一上表面上的一第一芯片迭置区以及设置于该第一半导体芯片中的多个直通硅晶栓塞，这些直通硅晶栓塞使该第一上表面与该第一下表面间相互电性连接，各该直通硅晶栓塞具有自该第一上表面或该第一下表面突出的一第一电极，各该测试垫排列设置于该第一芯片迭置区之外且连接各该直通硅晶栓塞；以及
一第二半导体芯片，具有一第二上表面、与该第二上表面相对的一第二下表面、多个测试垫、定义于该第二上表面上的一第二芯片迭置区以及设置于该第二半导体芯片中的多个直通硅晶栓塞，这些直通硅晶栓塞使该第二上表面与该第二下表面间相互电性连接，各该直通硅晶栓塞具有自该第二上表面或该第二下表面突出的一第二电极，各该测试垫排列设置于该第二芯片迭置区之外且连接各该直通硅晶栓塞；
其中，该第二半导体芯片设置于该第一芯片迭置区上且该第二半导体芯片的至少一部分这些直通硅晶栓塞与相应的该第一半导体芯片的这些直通硅晶栓塞电性连接。
23.如权利要求22所述的半导体封装结构，其特征在于，该第一半导体芯片与该第二半导体芯片更包含多个连接电路以连接这些直通硅晶栓塞与这些测试垫。
24.如权利要求23所述的半导体封装结构，其特征在于，这些连接电路是由一绝缘保护层覆盖。
25.如权利要求22所述的半导体封装结构，其特征在于，更包含一密封层，该密封层形成于该第一半导体芯片与该第二半导体芯片间以填充两者间的一空隙。
26.如权利要求22所述的半导体封装结构，其特征在于，这些第一电极与这些第二电极为该直通硅晶栓塞的一部分。
27.如权利要求22所述的半导体封装结构，其特征在于，这些第一电极与这些第二电极为电镀凸块、无电镀凸块、结线凸块、导电聚合物凸块或金属复合凸块，这些凸块的材料是选自下列群组：铜、金、银、铟、镍/金、镍/钯/金、铜/镍/金、铜/金、铝及其组合。
28.一种制造一半导体封装结构的方法，包含下列步骤：
提供具有至少一芯片的一第一半导体元件，该至少一芯片具有一第一上表面，与该第一上表面相对的一第一下表面，多个测试垫，定义于该第一上表面上的一第一芯片迭置区以及设置于该芯片中的多个直通硅晶栓塞，这些直通硅晶栓塞使该第一上表面与该第一下表面相互电性连接，各该直通硅晶栓塞具有自该第一上表面或该第一下表面突出的一第一电极，各该测试垫排列设置于该第一芯片迭置区之外且连接各该直通硅晶栓塞；
于该第一芯片迭置区上形成一第一密封层；
透过该第一密封层贴附一第二半导体元件于该第一芯片迭置区上，该第二半导体元件具有一第二上表面，与该第二上表面相对的一第二下表面，多个测试垫，定义于该第二上表面上的一第二芯片迭置区以及设置于该第二半导体元件中的多个直通硅晶栓塞，这些直通硅晶栓塞使该第二上表面与该第二下表面相互电性连接，各该直通硅晶栓塞具有自该第二上表面或该第二下表面突出的一第二电极，各该测试垫排列设置于该第二芯片迭置区之外且连接各该直通硅晶栓塞；以及
电性连接该第二半导体元件的至少一部分这些直通硅晶栓塞与相对应的该第一半导体元件的这些直通硅晶栓塞，其中该第一密封层填充该第一半导体元件与该第二半导体元件间的一空隙。
29.如权利要求28所述的方法，其特征在于，于该电性连接步骤后，更包含一测试步骤，其中一测试信号施加于这些测试垫以判断该第一半导体元件与该第二半导体元件间的互连电性。
30.如权利要求28所述的方法，其特征在于，该电性连接的步骤包含一分别接合这些第一电极至该第二半导体元件的这些直通硅晶栓塞、分别接合这些第二电极至该第一半导体元件的这些直通硅晶栓塞或分别接合这些第二电极至这些第一电极的步骤，该步骤是透过热压接合、热超声波接合、超声波接合及其组合所完成。
31.如权利要求28所述的方法，其特征在于，该第一半导体元件及该第二半导体元件为芯片。
32.如权利要求28所述的方法，其特征在于，该第一半导体元件为具有多个芯片的一晶圆。
33.如权利要求32所述的方法，其特征在于，于该电性连接步骤后，更包含一单分该第一半导体元件的步骤，以形成多个单独的芯片叠层结构，该芯片叠层结构具有该第一半导体元件的一第一芯片与该第二半导体元件的一第二芯片。
34.如权利要求33所述的方法，其特征在于，更包含下列步骤：
提供一基板，该基板具有多个基板单元；
于这些基板单元上形成一第二密封层；
透过该第二密封层贴附这些芯片叠层结构于该基板单元上；以及
电性连接这些第一芯片的至少一部分这些直通硅晶栓塞至这些基板单元，其中该第二密封层填充这些芯片叠层结构与这些基板单元间的空隙。
CN2010100032377A 2009-07-10 2010-01-04 半导体封装结构及其制造方法 Pending CN101950745A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/501,100 2009-07-10
US12/501,100 US7973310B2 (en) 2008-07-11 2009-07-10 Semiconductor package structure and method for manufacturing the same

Publications (1)

Publication Number Publication Date
CN101950745A true CN101950745A (zh) 2011-01-19

Family

ID=43467020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010100032377A Pending CN101950745A (zh) 2009-07-10 2010-01-04 半导体封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN101950745A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103325772A (zh) * 2012-03-23 2013-09-25 南茂科技股份有限公司 晶圆结构、芯片结构以及堆迭型芯片结构
CN103946980A (zh) * 2011-12-02 2014-07-23 英特尔公司 允许装置互连中的变化的堆栈式存储器
CN106611748A (zh) * 2015-10-21 2017-05-03 台湾积体电路制造股份有限公司 用于芯片封装件的结构和形成方法
WO2018058548A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Stair-stacked dice device in system in package, and methods of making same
CN108321281A (zh) * 2018-03-30 2018-07-24 南方科技大学 一种微led显示面板及微led显示装置
CN109309019A (zh) * 2017-07-26 2019-02-05 中芯国际集成电路制造（天津）有限公司 测试结构和测试方法
CN111315918A (zh) * 2017-11-16 2020-06-19 Ｊｘ金属株式会社 半导体基板及其制造方法
CN113838760A (zh) * 2020-06-23 2021-12-24 群创光电股份有限公司 电路架构及其制作方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103946980A (zh) * 2011-12-02 2014-07-23 英特尔公司 允许装置互连中的变化的堆栈式存储器
US9627357B2 (en) 2011-12-02 2017-04-18 Intel Corporation Stacked memory allowing variance in device interconnects
CN103946980B (zh) * 2011-12-02 2017-06-20 英特尔公司 允许装置互连中的变化的堆栈式存储器
CN103325772A (zh) * 2012-03-23 2013-09-25 南茂科技股份有限公司 晶圆结构、芯片结构以及堆迭型芯片结构
CN106611748B (zh) * 2015-10-21 2019-09-24 台湾积体电路制造股份有限公司 用于芯片封装件的结构和形成方法
CN106611748A (zh) * 2015-10-21 2017-05-03 台湾积体电路制造股份有限公司 用于芯片封装件的结构和形成方法
US11664349B2 (en) 2015-10-21 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked chip package and methods of manufacture thereof
US10840217B2 (en) 2015-10-21 2020-11-17 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked chip package and methods of manufacture thereof
US10163859B2 (en) 2015-10-21 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method for chip package
US10770434B2 (en) 2016-09-30 2020-09-08 Intel Corporation Stair-stacked dice device in a system in package, and methods of making same
US10991679B2 (en) 2016-09-30 2021-04-27 Intel Corporation Stair-stacked dice device in a system in package, and methods of making same
WO2018058548A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Stair-stacked dice device in system in package, and methods of making same
CN109309019B (zh) * 2017-07-26 2020-08-28 中芯国际集成电路制造（天津）有限公司 测试结构和测试方法
CN109309019A (zh) * 2017-07-26 2019-02-05 中芯国际集成电路制造（天津）有限公司 测试结构和测试方法
CN111315918A (zh) * 2017-11-16 2020-06-19 Ｊｘ金属株式会社 半导体基板及其制造方法
CN111315918B (zh) * 2017-11-16 2022-07-08 Ｊｘ金属株式会社 半导体基板及其制造方法
CN108321281A (zh) * 2018-03-30 2018-07-24 南方科技大学 一种微led显示面板及微led显示装置
CN113838760A (zh) * 2020-06-23 2021-12-24 群创光电股份有限公司 电路架构及其制作方法

Similar Documents

Publication Publication Date Title
TWI418001B (zh) 半導體封裝結構及其製造方法
CN101950745A (zh) 半导体封装结构及其制造方法
US7683459B2 (en) Bonding method for through-silicon-via based 3D wafer stacking
US6287892B1 (en) Shock-resistant semiconductor device and method for producing same
JP3739013B2 (ja) 空間的チップ配列を形成するための方法および空間的チップ配列
US6214642B1 (en) Area array stud bump flip chip device and assembly process
US7915718B2 (en) Apparatus for flip-chip packaging providing testing capability
CN104769714B (zh) 包括交替形成台阶的半导体裸芯堆叠的半导体器件
CN101322231B (zh) 高密度三维半导体晶片封装
CN103474421A (zh) 高产量半导体装置
JP2003115560A (ja) 半導体装置、積層半導体装置、半導体装置の製造方法及び積層半導体装置の製造方法
CN101341593A (zh) 多晶片集成电路封装
KR20130091624A (ko) 반도체 장치 및 그 제조방법
WO2009146587A1 (en) Bongding method for through-silicon-via based 3d wafer stacking
KR20190125888A (ko) 반도체 다이들을 스택하는 방법
CN101924047A (zh) 半导体器件及其制造方法
CN101425510A (zh) 半导体元件的叠层封装结构及其方法
CN100524741C (zh) 堆叠式封装结构
CN102110672A (zh) 芯片堆叠封装结构及其制造方法
CN101853835A (zh) 倒装芯片封装及其制造方法
WO2012171320A1 (zh) 一种新的接触式智能卡的封装方法
CN100481420C (zh) 堆叠型芯片封装结构、芯片封装体及其制造方法
CN101266966B (zh) 多芯片封装模块及其制造方法
CN101866889B (zh) 无基板芯片封装及其制造方法
CN100505339C (zh) 发光二极管芯片封装体及其封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110119