CN109309019A - 测试结构和测试方法 - Google Patents

测试结构和测试方法 Download PDF

Info

Publication number
CN109309019A
CN109309019A CN201710620066.4A CN201710620066A CN109309019A CN 109309019 A CN109309019 A CN 109309019A CN 201710620066 A CN201710620066 A CN 201710620066A CN 109309019 A CN109309019 A CN 109309019A
Authority
CN
China
Prior art keywords
layer
metal
layers
adjacent
metal wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710620066.4A
Other languages
English (en)
Other versions
CN109309019B (zh
Inventor
陈福刚
唐丽贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Tianjin Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710620066.4A priority Critical patent/CN109309019B/zh
Publication of CN109309019A publication Critical patent/CN109309019A/zh
Application granted granted Critical
Publication of CN109309019B publication Critical patent/CN109309019B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

本发明公开了一种测试结构和测试方法，所述测试结构包括N层金属层，N为大于或等于2的整数，所述N层金属层包括至少一层具有第一金属线的第一类金属层和至少一层具有两条以上间隔排列的第二金属线的第二类金属层；位于相邻的两层金属层之间以及同层相邻的两条第二金属线之间的金属层间介质层；用于连接相邻的两层金属层的金属通孔；与所述第二类金属层下方的第一类金属层位于同一层，且所述测试焊垫位于所述第一金属线的两端并电连接的测试焊垫。所述测试方法通过监测所述测试焊垫连接的第一金属层的电性参数，便可有效判断所述金属层间介质层是否发生断裂的现象。所述测试结构简单，布局容易；所述测试方法操作简易，可控性高。

Description

测试结构和测试方法
技术领域
本发明涉及半导体制造领域，特别涉及一种测试结构和测试方法。
背景技术
目前，在半导体前端工艺制备器件完成之后，会在半导体后段工艺中制备金属互连层结构，金属互连层结构包括多层金属层、位于相邻的两层金属层之间的金属层间介质层(Inter Metal Dielectric，IMD)以及位于金属层间介质层中的金属通孔，金属通孔用于连接相邻的两层金属层，金属层间介质层用于隔离相邻的两层金属层以及相邻的金属通孔，金属层间介质层提供良好的绝缘性。
随着半导体器件的集成度越来越高、器件封装方式的多样化，金属层间介质层发生断裂问题的频率也越来越高，一旦发生金属层间介质层的断裂，将导致半导体器件电性失效。然而，目前并没有能够检测金属层间介质层是否发生断裂的测试结构和测试方法。因此，本领域技术人员急需提出一种能够测金属层间介质层是否发生断裂的测试结构以及测试方法，对半导体器件的制造工艺进行监控。
发明内容
本发明所要解决的技术问题是提供一种测试结构和测试方法，以对半导体器件的制造工艺进行监控。
为解决上述技术问题，本发明提供的测试结构包括：
N层金属层，N为大于或等于2的整数，所述N层金属层包括至少一层第一类金属层和至少一层第二类金属层，所述第一类金属层具有第一金属线，第二类金属层具有两条以上间隔排列的第二金属线，所述第一金属线的长度大于所述第二金属线的长度，至少有一层所述第一类金属层位于所述第二类金属层的下层，且位于所述第二类金属层下方的所述第一金属线在所述金属层的堆叠方向上的投影，与至少一层所述第二类金属层中的相邻两个所述第二金属线、以及之间的间隔在所述堆叠方向上的投影重叠；
金属层间介质层，所述金属层间介质层位于相邻的两层金属层之间以及同层相邻的两条第二金属线之间；
金属通孔，所述金属通孔位于所述相邻的两层金属层之间，用于连接所述相邻的两层金属层；
测试焊垫，所述测试焊垫与所述第二类金属层下方的第一类金属层位于同一层，且所述测试焊垫位于所述第一金属线的两端并电连接，所述测试焊垫暴露于所述金属层间介质层之外。
可选的，所述测试结构包括4层金属层，所述4层金属层包括1层第一类金属层和依次位于所述第一类金属层上的3层第二类金属层，每层所述第二类金属层均具有两条间隔排列的第二金属线，且所述第一金属线在所述金属层的堆叠方向上的投影，与每层第二类金属层中的相邻两个所述第二金属线、以及之间的间隔在所述堆叠方向上的投影重叠。
可选的，在所述的测试结构中，同层相邻的第二金属线的间距为1um到4um之间。
可选的，在所述的测试结构中，所述第二金属线的宽度为10um到20um之间。
可选的，在所述的测试结构中，相邻的两层金属层之间的金属通孔的间距为0.2um到0.6um之间。
进一步的，在所述的测试结构中，位于同一层的所述金属通孔为阵列结构。
可选的，在所述的测试结构中，所述第一金属线的宽度与所述第二金属线的宽度相等。
可选的，在所述的测试结构中，所述测试焊垫的宽度与所述第一金属线的宽度相等。
相应的，根据本发明的另一面，本发明还提供一种测试方法，所述测试方法用于检测上述的测试结构，所述测试方法通过监测所述测试焊垫连接的第一类金属层的电性参数，便可判断所述金属层间介质层是否发生断裂。
进一步的，在所述的测试方法中，所述电性参数为电阻值。
与现有技术相比，本发明具有以下有益效果：
本发明提供的测试结构和测试方法能够有效的检测金属层间介质层是否发生断裂的情况，所述测试结构简单，布局容易；所述测试方法操作简易，可控性高。
进一步的，所述测试结构中所述测试焊垫连接所述第一层金属层，所述测试方法通过监测所述测试焊垫连接的所述第一层金属层的电阻值的变化，便能够实时监控每一层金属层间介质层是否发生断裂的情况，可以对半导体器件的制造工艺进行实时监控。
更进一步的，为了提高所述测试结构检测的敏感性，所述测试结构设计了特定间距的金属通孔以及特定尺寸和间距的第二金属线，以恶化所述测试结构的应力条件，更加容易判断金属层间介质层是否发生断裂的情况。
附图说明
图1为本发明实施例中一种测试结构的剖面结构示意图；
图2为图1所示的测试结构的俯视图。
具体实施方式
通常，半导体器件中的金属互连层结构包括两层以上的金属层、金属层间介质层以及金属通孔，所述金属层包括在一基底上自下至上依次叠放的第一层金属层至第N层金属层，其中，N为大于或等于2的整数，所述基底可以包括但不限于半导体衬底以及位于半导体衬底上相应的半导体结构(如栅极、源极或漏极等)；所述金属层间介质层位于相邻两层金属层之间；所述金属通孔形成于所述金属层间介质层中，用于连接相邻的两层金属层。申请人通过实践发现，通过扫描电子显微镜(Scanning Electron Microscope，SEM)或者透射电子显微镜(Transmission Electron Microscope，TEM)进行上述半导体器件形貌检查时，会观察到上述金属层间介质层中存在裂缝的现象(即金属层间介质层出现断裂的情况)。
申请人研究认为，在制作金属互连层结构的过程中，金属通孔的结构通常是在金属层间介质层中形成的沟道中填充导电金属层，例如铜、铝或钨等，在形成金属通孔的过程中，会对填充的导电金属层进行化学机械研磨工艺(Chemical Mechanical Polishing，CMP)以平坦化所述金属通孔。然而，由于金属层和金属通孔均会产生张应力，从而会对相邻两层金属层以及相邻金属通孔间的金属层间介质层产生拉扯，导致金属层间介质层出现断裂的可能；而且，在CMP工艺中包括使用氢氟酸(HF)清洗的过程，因此，如果金属层间介质层出现断裂，即所述金属层间介质层失去绝缘的作用，HF会对下层金属层造成一定的损害，最终导致半导体器件电性失效的情况。于是，申请人通过一系列的实验设计(Design OfExperiments，DOE)，研究发现在金属互连层结构中金属线的具体尺寸(如金属线的长度和宽度)、同层金属层中相邻金属线的间距大小以及相邻金属通孔的间距大小均会对金属层间介质层的发生断裂的可能性造成一定的影响。
基于上述研究和发现，本发明提出一种测试结构，包括：
N层金属层，N为大于或等于2的整数，所述N层金属层包括至少一层第一类金属层和至少一层第二类金属层，所述第一类金属层具有第一金属线，第二类金属层具有两条以上间隔排列的第二金属线，所述第一金属线的长度大于所述第二金属线的长度，至少有一层所述第一类金属层位于所述第二类金属层的下层，且位于所述第二类金属层下方的所述第一金属线在所述金属层的堆叠方向上的投影，与至少一层所述第二类金属层中的相邻两个所述第二金属线、以及之间的间隔在所述堆叠方向上的投影重叠；
金属层间介质层，所述金属层间介质层位于相邻的两层金属层之间以及同层相邻的两条第二金属线之间，用于隔离相邻的两层金属层以及同层相邻的两条第二金属线；
金属通孔，所述金属通孔位于所述相邻的两层金属层之间，用于连接所述相邻的两层金属层；
测试焊垫，所述测试焊垫与所述第二类金属层下方的第一类金属层位于同一层，且所述测试焊垫位于所述第一金属线的两端并电连接，所述测试焊垫暴露于所述金属层间介质层之外。
相应的，根据本发明的另一面，本发明还提供一种测试方法，所述测试方法用于检测上述的测试结构，所述测试方法通过监测所述测试焊垫连接的第一类金属层的电性参数，便可判断所述金属层间介质层是否发生断裂。
本发明提供的测试结构和测试方法能够有效的检测金属层间介质层是否发生断裂的情况，所述测试结构简单，布局容易；所述测试方法操作简易，可控性高。
下面将结合流程图和示意图对本发明的测试结构和测试方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
以下列举所述测试结构和测试方法的实施例，以清楚说明本发明的内容，应当明确的是，本发明的内容并不限制于以下实施例，其它通过本领域普通技术人员的常规技术手段的改进亦在本发明的思想范围之内。
请参阅图1和图2，分别示出了本发明实施例中测试结构的剖面结构示意图和其俯视图。
所述测试结构包括：
N层金属层，N为大于或等于2的整数，所述N层金属层包括至少一层第一类金属层和至少一层第二类金属层；其中，所述第一类金属层具有第一金属线，第二类金属层具有两条以上间隔排列的第二金属线，所述第一金属线的长度大于所述第二金属线的长度，至少有一层所述第一类金属层位于所述第二类金属层的下层，且位于所述第二类金属层下方的所述第一金属线在所述金属层的堆叠方向上的投影，与至少一层所述第二类金属层中的相邻两个所述第二金属线、以及之间的间隔在所述堆叠方向上的投影重叠；
具体的，如图1和图2所示，在本实施例中，图中示意出了所述测试结构包括4层金属层(4层金属层为自下至上依次叠放的第一层金属层M1、第二层金属层M2、第三层金属层M3以及第四层金属层M4)，优选的，其中，第一层金属层M1具有第一金属线10(即第一层金属层M1为第一类金属层)，其他三层金属层包括两条间隔排列的第二金属线11(即第二层金属层M2、第三层金属层M3以及第四层金属层M4均为第二类金属层，其中第四层金属层M4也可以称为顶层金属层)，且所述第一金属线10在所述金属层的堆叠方向上的投影，与每层第二类金属层中的相邻两个所述第二金属线11、以及之间的间隔在所述堆叠方向上的投影重叠。第一金属线10的长度L11大于第二金属线11的长度L12，例如，L11可以但不限于在100um至120um之间，而L12的数值可以依据第二类金属层中第二金属线的条数进行相应的设计，在此不做限定。
进一步的，因第二金属线的具体尺寸、同层相邻的第二金属线的间距对金属层间介质层产生一定的拉扯力，为了恶化应力条件，提高所述测试结构检测的敏感性，使其更加容易发生金属层间介质层断裂的现象，优选的，在本实施例中，同层相邻的第二金属线11的间距L2设计为1um至4um之间，如可以但不限于为1.5um、2um、2.5um、3um或3.5um等；而且，设计较宽的所述第二金属线11的宽度D1，如可以将所述第二金属线的宽度D1设计为10um至20um之间，相应的，为了使测试结构布局整齐，所述第一金属线10的宽度与所述第二金属线11的宽度相等。这样，同层相邻的第二金属线11的间距L2越小，第二金属线11的宽度D1越大，对金属层间介质层产生的拉扯力就越大，导致相邻的两条第二金属线11之间的金属层间介质层就越容易出现断裂的现象，所述测试结构的检测就会越敏感。
显然，在其他实施例中，所述金属层并不限于包括上述4层金属层，而且，在包括4层金属层的前提下，第一类金属层不限于为只包括第一层金属层M1，还可以但不限于包括第一层金属层M1、第二层金属层M2和第三层金属层M3中任意一层、或任意两层、或三层，相应的第二类金属层也不限于上述限定，只需要满足在所有金属层中至少有一层第一类金属层位于所述第二类金属层的下层便可，在此不一一举例介绍。
所述测试结构还包括：金属层间介质层，所述金属层间介质层位于相邻的两层金属层以及同层相邻的两条第二金属线之间，用于隔离相邻的两层金属层以及同层相邻的两条第二金属线。如图1和图2所示，示意出了本实施例中金属层间介质层2的结构示意图，所述金属层间介质层2位于相邻两层金属层(如第一层金属层M1和第二层金属层M2之间)以及位于同层相邻的两条第二金属线11之间(如第二层金属层M2中的两条金属线11之间)，较佳的，所述金属层间介质层2可以由低K材料或超低K材料构成，如碳化硅、碳氧化硅、有机硅氧烷聚合物、氟碳化合物等；
金属通孔，所述金属通孔位于所述相邻的两层金属层之间，用于连接所述相邻的两层金属层。如图1和图2所示，在相邻的两层金属层之间分布有密集的金属通孔20，所述金属通孔20形成于所述金属层间介质层2中，用于连接所述相邻的两层金属层(如第一层金属层M1和第二层金属层M2)。较佳的，因所述金属通孔20的密度会对金属层间介质层承受的拉扯力造成一定的影响，所述金属通孔20的密度的高低与金属层间介质层承受的拉扯力大小关系为：在其他条件不变的情况下，相邻的所述金属通孔20的距离越小也即密度越大，则金属层间介质层受到的拉扯力就越大。因此，为了进一步提高所述测试结构检测的敏感性，使所述测试结构中的金属层间介质层更加容易发生断裂，优选的，本实施例中，位于同一层的相邻的所述金属通孔20的间距L3设计为0.2um至0.6um之间，如可以但不限于0.25um、0.3um、0.45um或0.5um等，位于同一层的相邻的所述金属通孔20的间距L3越小，所述金属层间介质层2就越容易出现断裂现象；更进一步的，为了使所述测试结构更加整齐以及方便后续的监测，位于同一层的所述金属通孔20均为阵列结构；
测试焊垫，所述测试焊垫与所述第二类金属层下方的第一类金属层位于同一层，且所述测试焊垫位于所述第一金属线的两端并电连接，所述测试焊垫暴露于所述金属层间介质层之外。具体的，所述测试焊垫包括第一测试端和第二测试端，所述第一测试端和第二测试端与所述第二类金属层下方的第一类金属层位于同一层，且分别位于所述第一金属线的两端并电连接，且所述第一测试端和第二测试端暴露于所述金属层间介质层之外。在本实施例中，因为第一层金属层M1为所述第一类金属层，且所述第一层金属层M1位于第二类金属层的下层，因此，如图1和图2所示，所述测试焊垫的第一测试端30和第二测试端31分别连接所述第一层金属层M1的两端，并且，所述测试焊垫的宽度可以但不限于与第一金属线的宽度(即第二金属线的宽度D1)相等。
显然，在其他实施例中，本领域技术人员在上述测试焊垫的结构基础上，还可以设计出其他的连接方式，只要满足所述测试焊垫的第一测试端和第二测试端分别连接其他的任意一层位于第二类金属层的下层的第一类金属层的两端便可，也就是说，所测试焊垫只要不连接顶层金属层(如果顶层金属层为第一类金属层的话)便可监测金属层间介质层发生断裂的情况，在此不做赘述。
本实施例中，还提供一种测试方法用于检测上述测试结构，所述测试方法仅通过监测所述测试焊垫连接的第一类金属层的两端的电性参数，便可判断所述金属层间介质层是否发生断裂的现象，其中，所述电性参数可以但不限于监测的电流值或电阻值，本实施例中，优选的，所述测试方法监测所述测试焊垫连接的所述第一类金属层中第一金属线的电阻值，即所述测试方法监测所述第一层金属层M1的第一金属线10两端的电阻值，便能判断出所述金属层间介质层2中是否发生断裂的情况。
具体的，因为在形成所述测试结构中，金属层间介质层会发生断裂的步骤通常不是在金属层形成的过程中，而是在形成所述金属通孔20的CMP工艺中(通常通过CMP的工艺以平坦化所述金属通孔20)。如在本实施例中，先形成第一层金属层M1以及测试焊垫；然后，在所述第一层金属层M1上形成一金属层间介质层2，在所述金属层间介质层2中根据上述设计需求形成所述金属通孔20，在形成所述金属通孔20的CMP工艺中，就可能会出现金属层间介质层2的断裂现象，严重时，由于应力的作用，下层金属线(即所述第一层金属层M1中的第一金属线10)也会被撕裂。而且CMP工艺中包括清洗步骤，在清洗的步骤中会有氢氟酸水(HF)的引入，如果所述金属层间介质层2出现了断裂，则HF会对所述第一金属线10造成损坏，这样，所述测试焊垫连接的所述第一金属线10的电阻值就会发生变化，因此，便可以判断所述金属层间介质层2中是否发生断裂的情况。当然，在其他实施例中，也可以在其他步骤中引入HF，恶化所述测试结构的应力情况，使所述测试结构中金属层间介质层的裂缝变大，且对下层的第一金属线造成破坏，从而影响所述第一金属线的电阻值。
进一步的，本实施例中，所述测试方法中监测的是所述第一层金属层M1的第一金属线10的电阻值，这样，在形成上述测试结构的过程中，有利于通过所述测试方法去判断每一层金属层间介质层是否发生断裂的情况，能够准确的判断出具体哪层金属层间介质层发生了断裂。即通过所述测试方法能够实时监测到金属层间介质层是否发生断裂的情况，可以对半导体器件的制造工艺进行实时监控。
需要说明的是，本发明提供的测试结构与多个半导体器件可以在同一工艺步骤中形成于同一晶圆上，其中，测试结构位于晶圆的切割道上，半导体器件位于由晶圆的各个切割道所围成的器件区。通过对该测试结构进行测试，判断测试结构中是否有金属层间介质层发生断裂，从而判断半导体器件中是否有金属层间介质层发生断裂，以此达到监控半导体器件形成工艺的目的。
综上，本发明提供的测试结构和测试方法能够有效的检测金属层间介质层是否发生断裂的情况，所述测试结构简单，布局容易；所述测试方法操作简易，可控性高。
进一步的，所述测试结构中所述测试焊垫连接所述第一层金属层，所述测试方法通过监测所述测试焊垫连接的所述第一层金属层的电阻值的变化，便能够实时监控每一层金属层间介质层是否发生断裂的情况，可以对半导体器件的制造工艺进行实时监控。
更进一步的，为了提高所述测试结构检测的敏感性，所述测试结构设计了特定间距的金属通孔以及特定尺寸和间距的第二金属线，以恶化所述测试结构的应力条件，更加容易判断金属层间介质层是否发生断裂的情况。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种测试结构，其特征在于，包括：
N层金属层，N为大于或等于2的整数，所述N层金属层包括至少一层第一类金属层和至少一层第二类金属层，所述第一类金属层具有第一金属线，所述第二类金属层具有两条以上间隔排列的第二金属线，所述第一金属线的长度大于所述第二金属线的长度，至少有一层所述第一类金属层位于所述第二类金属层的下层，且位于所述第二类金属层下方的所述第一金属线在所述金属层的堆叠方向上的投影，与至少一层所述第二类金属层中的相邻两个所述第二金属线、以及之间的间隔在所述堆叠方向上的投影重叠；
金属层间介质层，所述金属层间介质层位于相邻的两层金属层之间以及同层相邻的两条第二金属线之间；
金属通孔，所述金属通孔位于所述相邻的两层金属层之间，用于连接所述相邻的两层金属层；
测试焊垫，所述测试焊垫与所述第二类金属层下方的第一类金属层位于同一层，且所述测试焊垫位于所述第一金属线的两端并电连接，所述测试焊垫暴露于所述金属层间介质层之外。
2.如权利要求1所述的测试结构，其特征在于，所述测试结构包括4层金属层，所述4层金属层包括1层第一类金属层和依次位于所述第一类金属层上的3层第二类金属层，每层所述第二类金属层均具有两条间隔排列的第二金属线，且所述第一金属线在所述金属层的堆叠方向上的投影，与每层第二类金属层中的相邻两个所述第二金属线、以及之间的间隔在所述堆叠方向上的投影重叠。
3.如权利要求1所述的测试结构，其特征在于，同层相邻的第二金属线的间距为1um到4um之间。
4.如权利要求1所述的测试结构，其特征在于，所述第二金属线的宽度为10um到20um之间。
5.如权利要求1所述的测试结构，其特征在于，相邻的两层金属层之间的金属通孔的间距为0.2um到0.6um之间。
6.如权利要求5所述的测试结构，其特征在于，位于同一层的所述金属通孔为阵列结构。
7.如权利要求1所述的测试结构，其特征在于，所述第一金属线的宽度与所述第二金属线的宽度相等。
8.如权利要求1所述的测试结构，其特征在于，所述测试焊垫的宽度与所述第一金属线的宽度相等。
9.一种测试方法，其特征在于，所述测试方法用于检测如权利要求1至8任意一项所述的测试结构，所述测试方法通过监测所述测试焊垫连接的第一类金属层的电性参数，便可判断所述金属层间介质层是否发生断裂。
10.如权利要求9所述的测试方法，其特征在于，所述电性参数为电阻值。
CN201710620066.4A 2017-07-26 2017-07-26 测试结构和测试方法 Active CN109309019B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710620066.4A CN109309019B (zh) 2017-07-26 2017-07-26 测试结构和测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710620066.4A CN109309019B (zh) 2017-07-26 2017-07-26 测试结构和测试方法

Publications (2)

Publication Number Publication Date
CN109309019A true CN109309019A (zh) 2019-02-05
CN109309019B CN109309019B (zh) 2020-08-28

Family

ID=65202045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710620066.4A Active CN109309019B (zh) 2017-07-26 2017-07-26 测试结构和测试方法

Country Status (1)

Country Link
CN (1) CN109309019B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115513084A (zh) * 2022-10-28 2022-12-23 合肥新晶集成电路有限公司 用于电迁移测试的虚置结构

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1404135A (zh) * 2001-09-07 2003-03-19 富士通株式会社 能够抑制电流在焊盘里集中的半导体器件及其制造方法
JP2009049269A (ja) * 2007-08-22 2009-03-05 Seiko Epson Corp 半導体装置
CN101626015A (zh) * 2008-07-11 2010-01-13 南茂科技股份有限公司 封装结构及其形成、量产方法与芯片堆叠结构
CN101950745A (zh) * 2009-07-10 2011-01-19 南茂科技股份有限公司 半导体封装结构及其制造方法
CN102738123A (zh) * 2011-04-13 2012-10-17 台湾积体电路制造股份有限公司 集成电路及集成电路系统及其制造方法
CN103187400A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 硅通孔检测结构及检测方法
CN203850292U (zh) * 2014-05-15 2014-09-24 中芯国际集成电路制造(北京)有限公司 一种用于监测金属层短路的测试结构
CN105489582A (zh) * 2015-12-29 2016-04-13 苏州晶方半导体科技股份有限公司 半导体芯片及其形成方法
CN106298694A (zh) * 2015-05-19 2017-01-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1404135A (zh) * 2001-09-07 2003-03-19 富士通株式会社 能够抑制电流在焊盘里集中的半导体器件及其制造方法
JP2009049269A (ja) * 2007-08-22 2009-03-05 Seiko Epson Corp 半導体装置
CN101626015A (zh) * 2008-07-11 2010-01-13 南茂科技股份有限公司 封装结构及其形成、量产方法与芯片堆叠结构
CN101950745A (zh) * 2009-07-10 2011-01-19 南茂科技股份有限公司 半导体封装结构及其制造方法
CN102738123A (zh) * 2011-04-13 2012-10-17 台湾积体电路制造股份有限公司 集成电路及集成电路系统及其制造方法
CN103187400A (zh) * 2011-12-31 2013-07-03 中芯国际集成电路制造(上海)有限公司 硅通孔检测结构及检测方法
CN203850292U (zh) * 2014-05-15 2014-09-24 中芯国际集成电路制造(北京)有限公司 一种用于监测金属层短路的测试结构
CN106298694A (zh) * 2015-05-19 2017-01-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN105489582A (zh) * 2015-12-29 2016-04-13 苏州晶方半导体科技股份有限公司 半导体芯片及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115513084A (zh) * 2022-10-28 2022-12-23 合肥新晶集成电路有限公司 用于电迁移测试的虚置结构

Also Published As

Publication number Publication date
CN109309019B (zh) 2020-08-28

Similar Documents

Publication Publication Date Title
TWI278646B (en) Integrated circuit fault detection system and method
TWI222526B (en) Method for micro probing
US7851793B2 (en) Test structure with TDDB test pattern
TWI308783B (en) Method and monitor structure for detectin and locating in wiring defects
US7679195B2 (en) PAD structure and method of testing
CN102867812A (zh) 裂缝检测线器件和方法
CN101546751B (zh) 一种可提高使用寿命的电迁移测试结构
CN107452715A (zh) 用于测试晶体管结构的栅极绝缘的半导体器件和方法
CN103187400B (zh) 硅通孔检测结构及检测方法
CN109309019A (zh) 测试结构和测试方法
CN206422042U (zh) 释放焊垫等离子体的pid测试结构
CN102200686A (zh) 掩膜版版图及其监测化学机械研磨工艺窗口的方法
CN103035619B (zh) 一种电迁移可靠性测试结构
CN104752405B (zh) 半导体器件的测试结构及其形成方法
CN103943606B (zh) 一种半导体器件中缺陷的检测结构及检测方法
CN101750563B (zh) 半导体器件中通孔或接触孔短路检测结构
CN206134676U (zh) 检测金属层间断裂的测试结构
CN105206600B (zh) 半导体测试结构
CN109712963A (zh) Cpi测试结构及基于该结构的失效分析方法
CN110291630A (zh) 包括拓扑绝缘体材料的电互连
CN207781585U (zh) 测试连线结构及半导体测试结构
CN104253059B (zh) 电迁移可靠性测试结构及其使用方法
TW522539B (en) Multi-metal-layer interconnect structure and method for testing strength of intermetal dielectric layer
CN206098387U (zh) 半导体测试结构
TWI242828B (en) Inspection method for an semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant