CN207781585U - 测试连线结构及半导体测试结构 - Google Patents

Abstract

本实用新型提供一种测试连线结构及半导体测试结构，测试连线结构包括：第一金属层，包括若干个间隔排布的第一金属块；第二金属层，平行设置于第一金属层上方，包括若干个间隔排布的第二金属块，且第二金属块与第一金属块呈交替间隔排布；若干个连接通孔，设置于相邻的第一金属块与第二金属块之间，第一金属块、连接通孔、第二金属块首尾连接构成所述测试连线结构。通过上述方案，本实用新型的测试连线结构可以减小连接线中的电流密度、抵消金属热电阻，延迟测试连接线结构的烧断；本实用新型的半导体测试结构，可以进行高压半导体器件产品等的硬击穿测试，从而有效的进行产品的可靠性评估。

Description

测试连线结构及半导体测试结构

技术领域

本实用新型属于半导体测试技术领域，特别是涉及一种测试连线结构及半导体测试结构。

背景技术

在半导体行业中，随着技术进步，芯片的关键尺寸的逐步缩小，越来越多的客户希望测试结构在版图布局中所占的面积尽可能小，也对测试结构的稳定性提出了挑战。目前，高压半导体器件已经广泛应用于电源管理等产品当中，如超厚栅极氧化层(ultra thickgate oxide，厚度大于800埃)、金属-绝缘体-金属(MIM，Metal-Insulator-Metal)以及金属-氧化物-金属(metal-oxide-metal，MOM)电容器等已成为关键的高压器件。

然而，在针对上述产品的可靠性测试(Reliability evaluation)的过程当中，现有的测试结构不能探测出其硬击穿(hard breakdown)性能，这是因为在这些器件产生硬击穿之前其测试结构的金属连接线路已经烧断，因而不能得到其击穿性能，如栅氧层(GateOxide)的硬击穿电压为240V，然而金属连接线路的烧断电压为190V。

另外，电迁移是由于通电导体内的电子运动，把它们的动能传递给导体的金属离子，使离子朝电场反方向运动而逐渐迁移，导致导体的原子扩散，损失的一种现象，当电迁移效应出现时，由于离子流的不对称性，可造成二种电线路的失败：1)当流走的离子通量超过流入离子通量时；形成空缺，造成开断电路；2)当流入离子流超过流出离子流时，出现“小山丘”，造成电路短路。Blech等人于1976年发现于较短的金属导线中，并无电迁移效应产生，由于电迁移效应造成原子从阴极扩散到阳极，因此，于阳极产生了一股压应力(compressive stress)，此压应力达到一定程度时即会产生一股反作用力，抵偿了由于电迁移引起的金属原子输运，因此抑制了电迁移效应的产生，于一定电流密度下，导线长度需要达到一临界长度，若导线长度低于该临界长度则电迁移效应将受到抑制，该临界长度称为Blech长度(布莱什长度)、Blech effect特征长度、Blech特征长度、布莱什特征长度或Blech临界长度，布莱什长度与电流密度有关，不同尺寸金属导线的布莱什长度也不相同。

因此，提供一种可以真实测试出半导体器件的硬击穿性能且可以进一步借助布莱什效应保护金属连接线路的半导体测试结构实属必要。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种测试连线结构及半导体测试结构，用于解决现有技术中高压半导体器件产品的硬击穿测试中的诸多问题。

为实现上述目的及其他相关目的，本实用新型提供一种测试连线结构，用于实现不同结构之间的电连接，包括：

第一金属层，包括若干个间隔排布的第一金属块；

第二金属层，平行设置于所述第一金属层上方，包括若干个间隔排布的第二金属块，且所述第二金属块与所述第一金属块呈交替间隔排布；

若干个连接通孔，设置于相邻的所述第一金属块与所述第二金属块之间，所述第一金属块、所述连接通孔、所述第二金属块首尾连接构成所述测试连线结构。

作为本实用新型的一种优选方案，所述第一金属块及所述第二金属块的长度均小于布莱什特征长度。

作为本实用新型的一种优选方案，所述第一金属块及所述第二金属块的长度均小于20微米。

作为本实用新型的一种优选方案，所述第一金属块及所述第二金属块的宽度为1～2微米。

作为本实用新型的一种优选方案，所述连接通孔的高度为2500～4500埃。

作为本实用新型的一种优选方案，所述连接通孔的材料为钨，所述第一金属层与所述第二金属层为相同材料的金属层。

本实用新型还提供一种半导体测试结构，适于进行半导体器件的击穿测试，包括：

衬底，包括有源区以及设置于所述有源区内的若干个隔离结构，所述隔离结构的底部与所述有源区的底部具有预设间距且所述隔离结构将所述有源区分成若干个有源区单元；

绝缘层，设置于任一所述有源区单元的上表面；

导电层，设置于所述绝缘层的上表面，并与第一测试焊垫相连接；

如上述任意一项方案所述的测试连线结构，连接与所述绝缘层相邻两侧的所述有源区单元，并与第二测试焊垫相连接。

作为本实用新型的一种优选方案，所述半导体测试结构设置于切割道中，且所述测试连线结构环绕设置于所述绝缘层和所述第一测试焊垫所对应区域的外围。

作为本实用新型的一种优选方案，所述导电层包括至少两个导电测试单元，所述导电测试单元分别与所述第一测试焊垫相连接。

作为本发明的一种优选方案，所述导电层通过第一插塞与所述第一测试焊垫相连接，与所述导电层所相邻的任一所述有源区单元通过第二插塞与所述第二测试焊垫相连接，且所述第一测试焊垫与所述第二测试焊垫位于相同的高度。

作为本实用新型的一种优选方案，所述导电层为多晶硅，所述隔离结构为浅沟槽隔离结构。

如上所述，本实用新型的测试连线结构及半导体测试结构，具有以下有益效果：

1)本实用新型的测试连线结构可以减小连接线中的电流密度、抵消金属热电阻，延迟测试连接线结构的烧断；

2)本实用新型的半导体测试结构，可以进行高压半导体器件产品(如GOX、MIM、MOM)的硬击穿测试，从而有效的进行产品的可靠性评估。

附图说明

图1显示为本实用新型提供的测试连线结构的示意图。

图2显示为本实用新型提供的半导体测试结构的俯视示意图。

图3显示为本实用新型提供的半导体测试结构的截面图。

图4显示为现有技术中进行硬击穿测试时金属连接线提前断裂的示意图。

图5a～图5b分别显示为现有技术和本实用新型的结构进行硬击穿测试过程中的IV曲线。

元件标号说明

1 测试连线结构

11 第一金属层

111 第一金属块

12 第二金属层

121 第二金属块

13 连接通孔

21 衬底

211 有源区单元

212 隔离结构

22 绝缘层

23 导电层

24 第一插塞

25 第二插塞

31 第一测试焊垫

32 第二测试焊垫

具体实施方式

以下由特定的具体实施例说明本实用新型的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本实用新型的其他优点及功效。

请参阅图1至图5b。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本实用新型可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本实用新型所能产生的功效及所能达成的目的下，均应仍落在本实用新型所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本实用新型可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本实用新型可实施的范畴。

如图1所示，本实用新型提供一种测试连线结构1，用于实现不同结构之间的电连接，包括：

第一金属层11，包括若干个间隔排布的第一金属块111；

第二金属层12，平行设置于所述第一金属层11上方，包括若干个间隔排布的第二金属块121，且所述第二金属块121与所述第一金属块111呈交替间隔排布；

若干个连接通孔13，设置于相邻的所述第一金属块111与所述第二金属块121之间，所述第一金属块111、所述连接通孔13、所述第二金属块121首尾连接构成所述测试连线结构。

具体的，该测试连线结构可以在高压半导体器件的测试过程当中替代现有的当金属连接线路，其可以抵消现有的金属连接线路中的金属热电阻，从而延长测试连接线路的烧毁时间，进而可以扩大其适用范围。如本实用新型的测试连接结构可以用于超厚栅氧层、MIM电容器以及MOM电容器等的硬击穿性能的测试。

作为示例，所述第一金属块111及所述第二金属块121的长度均小于布莱什特征长度。

作为示例，所述第一金属块111及所述第二金属块121的长度均小于20μm。

具体的，基于Blech效应，当所述第一金属块111以及所述第二金属121的长度小于其本身的布莱什特征长度(Blech特征长度或Blech effect特征长度)时，可以抑制电迁移现象的发生，也就进一步保证了本实用新型的测试连接结构相对现有的结构可以抵消金属热电阻的产生，优选地，所述第一金属块111以及所述第二金属121的长度小于20μm，本实用新型中选择为10μm。

作为示例，所述第一金属块111及所述第二金属块121的宽度为1～2μm。

具体的，基于本实用新型的测试连接结构，可以在随着半导体器件特征尺寸减小的趋势下，增加现有技术中单层金属连接线路的宽度，并且可以减小整个测试连接结构做占用的切割道的面积，进而可以将切割刀的尺寸做小，进一步适应器件特征尺寸减小的趋势，优选为1.2～1.8μm，在本实施例中选择为1.5μm。

作为示例，所述第一金属层11与所述第二金属层12的材料相同。

具体的，所述第一金属层11与所述第二金属层12的材料优选为相同，进而可以保证测试的准确性以及稳定性，可以选自铜、铝等，但不以此为限，当然，在其他实施例中，二者的材料也可以不同，当二者的材料不同时，可以依据实际情况来设置所述第一金属块111以及所述第二金属块121的长度以及厚度。

作为示例，所述连接通孔13的材料为钨。

作为示例，所述连接通孔13的高度为2500～4500埃。

具体的，本实施例中，所述连接通孔13的材料选择为钨，进而在测试过程中，保证其产生的焦耳热基本可以被忽略，当然，可以为其他合适的材料，在此不做具体限制，另外，其高度优选为3300埃。

如图2～5b所示，本实用新型还提供一种半导体测试结构，适于进行半导体器件的击穿测试，特别是高压半导体器件的硬击穿测试，包括：

衬底21，包括有源区以及设置于所述有源区内的若干个隔离结构212，所述隔离结构212的底部与所述有源区的底部具有预设间距且所述隔离结构212将所述有源区分成若干个有源区单元211；

绝缘层22，设置于任一所述有源区单元211的上表面；

导电层23，设置于所述绝缘层22的上表面，并与第一测试焊垫31相连接；

测试连线结构1，采用如上述任意一种方案所述的测试连线结构，其连接与所述绝缘层22相邻两侧的所述有源区单元211，并与第二测试焊垫32相连接。

作为示例，所述导电层22为多晶硅，所述隔离结构212为浅沟槽隔离结构。

具体的，在该半导体测试结构中，所述第一测试焊垫31连接所述导电层23，所述第二测试焊垫32连接所述有源区单元，并且该有源区单元为位于该导电层23所对应的有源区单元两侧的，并且通过隔离结构隔开的有源区单元，其中，漏电流方向为自所述导电层23经由所述绝缘层22,以及其对应的有源区单元，分别流入两侧的有源区单元中，进而通过两个测试焊垫连接，测出电流-电压曲线图，从而判断所测器件的硬击穿电压。

具体的，本测试结构还可以扩展应用于超厚栅氧层、MIM电容器以及MOM电容器等的硬击穿性能的测试。

作为示例，所述半导体测试结构设置于切割道中，且所述测试连线结构1环绕设置于所述绝缘层22和所述第一测试焊垫31所对应区域的外围。

具体的，所述测试连接结构1将所述绝缘层22对应的有源区单元相连的两侧的有源区单元连接，这样便可共用一个测试焊垫，减少尺寸，该测试连接结构设置在器件的外围，并具有预设间距，防止与器件接触发生短路。

作为示例，所述导电层23包括至少两个绝缘测试单元，所述导电测试单元分别与所述第一测试焊垫31相连接。

具体的，在本实施例中，选择在所述导电层上选择至少两个引出区，且这些引出区共用一个测试焊垫，进而可以进一步扩大测试信息采集面积，提高测试的准确性。

作为示例，所述导电层22通过第一插塞24与所述第一测试焊垫31相连接，与所述导电层所相邻的任一所述有源区单元211通过第二插塞25与所述第二测试焊垫32相连接，且所述第一测试焊垫31与所述第二测试焊垫32位于相同的高度。

具体的，在本实施例中，所述第一测试焊垫31、所述第二测试焊垫32均通过连接插塞引出，且保证二者位于同于半导体结构层上，节约成本，简化工艺。

还需要说明的是，如图4～5b所示，其中，图4显示为在现有的硬击穿测试过程中，还为得到测试结构，其测试连接线便已经发生了断裂。如图5a以及图5b所示，以超厚栅氧层的硬击穿电压测试为例，图5a为现有的测试结构，当电压为190V时，此时，还为测得击穿电压，但测试连接线已经烧断；图5b为本申请的测试结构，当电压为240V时，此时，探测结构已经延伸超过测试连接线的烧断电压190V，得到了器件的硬击穿电压240V，从而可以更好的对半导体器件进行可靠性评估(Reliability evaluation)。

综上所述，本实用新型提供一种测试连线结构及半导体测试结构，用于实现不同结构之间的电连接，包括：第一金属层，包括若干个间隔排布的第一金属块；第二金属层，平行设置于所述第一金属层上方，包括若干个间隔排布的第二金属块，且所述第二金属块与所述第一金属块呈交替间隔排布；若干个连接通孔，设置于相邻的所述第一金属块与所述第二金属块之间，所述第一金属块、所述连接通孔、所述第二金属块首尾连接构成所述测试连线结构。通过上述方案，本实用新型的测试连线结构可以减小连接线中的电流密度、抵消金属热电阻，延迟测试连接线结构的烧断；本实用新型的半导体测试结构，可以进行高压半导体器件产品(如GOX、MIM、MOM)的硬击穿测试，从而有效的进行产品的可靠性评估。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (10)

1.一种测试连线结构，用于实现不同结构之间的电连接，其特征在于，包括：

第一金属层，包括若干个间隔排布的第一金属块；

第二金属层，平行设置于所述第一金属层上方，包括若干个间隔排布的第二金属块，且所述第二金属块与所述第一金属块呈交替间隔排布，其中，所述第一金属块及所述第二金属块的长度均小于布莱什特征长度；

若干个连接通孔，设置于相邻的所述第一金属块与所述第二金属块之间，所述第一金属块、所述连接通孔、所述第二金属块首尾连接构成所述测试连线结构。

2.根据权利要求1所述的测试连线结构，其特征在于，所述第一金属块及所述第二金属块的长度均小于20微米。

3.根据权利要求1所述的测试连线结构，其特征在于，所述第一金属块及所述第二金属块的宽度为1～2微米。

4.根据权利要求1所述的测试连线结构，其特征在于，所述连接通孔的高度为2500～4500埃。

5.根据权利要求1所述的测试连线结构，其特征在于，所述连接通孔的材料为钨，所述第一金属层与所述第二金属层为相同材料的金属层。

6.一种半导体测试结构，适于进行半导体器件的击穿测试，其特征在于，包括：

衬底，包括有源区以及设置于所述有源区内的若干个隔离结构，所述隔离结构的底部与所述有源区的底部具有预设间距且所述隔离结构将所述有源区分成若干个有源区单元；

绝缘层，设置于任一所述有源区单元的上表面；

导电层，设置于所述绝缘层的上表面，并与第一测试焊垫相连接；

如权利要求1～5中任一项所述的测试连线结构，连接与所述绝缘层相邻两侧的所述有源区单元，并与第二测试焊垫相连接。

7.根据权利要求6所述的半导体测试结构，其特征在于，所述半导体测试结构设置于切割道中，且所述测试连线结构环绕设置于所述绝缘层和所述第一测试焊垫所对应区域的外围。

8.根据权利要求6所述的半导体测试结构，其特征在于，所述导电层包括至少两个导电测试单元，所述导电测试单元分别与所述第一测试焊垫相连接。

9.根据权利要求6所述的半导体测试结构，其特征在于，所述导电层通过第一插塞与所述第一测试焊垫相连接，与所述导电层所相邻的任一所述有源区单元通过第二插塞与所述第二测试焊垫相连接，且所述第一测试焊垫与所述第二测试焊垫位于相同的高度。

10.根据权利要求6所述的半导体测试结构，其特征在于，所述导电层为多晶硅，所述隔离结构为浅沟槽隔离结构。