CN205231023U - 导电插塞电阻测量结构 - Google Patents
导电插塞电阻测量结构 Download PDFInfo
- Publication number
- CN205231023U CN205231023U CN201521080776.5U CN201521080776U CN205231023U CN 205231023 U CN205231023 U CN 205231023U CN 201521080776 U CN201521080776 U CN 201521080776U CN 205231023 U CN205231023 U CN 205231023U
- Authority
- CN
- China
- Prior art keywords
- conductive plunger
- conductive
- active area
- resistance measuring
- measuring arrangements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
本实用新型提供了一种导电插塞电阻测量结构，包括：多个有源区；形成于每个有源区中的源极和漏极；形成于至少部分有源区上的栅极；绝缘隔离的第一金属互连线层和第二金属互连线层；绝缘隔离的第一导电插塞和第二导电插塞。将所述第一金属互连线层的任一端接地，另一端加电压，测量所述第一导电通路中的电流，即可获取所述第一导电通路中所有第一导电插塞的电阻阻值，再根据第一导电通路中第一导电插塞的个数，即可计算出每个第一导电插塞的电阻，进而推算出器件中第一导电插塞的电阻阻值。将所述第一导电通路的任一端接地，另一端加电压，检测所述第二导电通路中的电流，并根据该电流判断所述栅极和所述第一导电插塞之间是否出现漏电。
Description
技术领域
本实用新型涉及集成电路技术领域，尤其是一种导电插塞电阻测量结构。
背景技术
半导体工艺制程中需要导电插塞(contactplug)作为器件的引出之用，比如，在MOS晶体管的栅极、源极、漏极与金属互连线之间以及不同层的金属互连线之间均需要形成导电插塞，其中，源极和漏极形成于有源区(activearea，AA)中，栅极形成于有源区上，通常采用多晶硅(poly)形成所述栅极，源极、漏极则是通过掺杂工艺形成，栅极、源极、漏极各自通过导电插塞与最底层的金属互连线电连接，相邻层的金属互连线则是通过位于其间的导电插塞电连接，因而导电插塞的电阻影响器件的电学性能，需要监控导电插塞的电阻。
具体如图1所示，传统的导电插塞电阻的测量结构通常形成于切割道上，其包括n个有源区100、2n个导电插塞101、金属互连线层102、第一金属引出焊垫103和第二金属引出焊垫104，有源区100中形成有源极和漏极，金属互连层102包括若干段，相邻的有源区100内的源极和漏极各自通过插塞101与金属互连线层102的同一段连接。当要测量导电插塞101的电阻时，通常通过所述第一金属引出焊垫103和第二金属引出焊垫104施加电压U，电流流经金属互连线层102、导电插塞101和有源区100形成电流通路，测量该电流通路的电流I，通过公式R＝U/I，即可得出该电流通路的电阻值R。由于第一金属引出焊垫103和第二金属引出焊垫104的电阻值较低，通常测量工序中将其忽略不计，图1所示测量结构中共包含2n个导电插塞101，因而，测试结构中单个导电插塞101的电阻值Rc＝R/2n，从而可以推算出与该导电插塞电阻的测量结构对应的半导体器件中导电插塞的电阻值也为Rc。
但是，发明人发现，这种测量结构，只能测量导电插塞101的电阻，但是无法测试导电插塞101和栅极之间是否存在漏电，即无法测试导电插塞101和栅极之间的稳定性。
实用新型内容
本实用新型的目的在于提供一种导电插塞电阻测量结构，不仅能测量导电插塞的电阻，同时还可以测试栅极和导电插塞之间是否存在漏电。
为了达到上述目的，本实用新型提供了一种导电插塞电阻测量结构，包括；
形成于半导体衬底中的多个有源区；
形成于每个有源区中的源极和漏极；
形成于至少部分所述有源区上的栅极；
绝缘隔离的第一金属互连线层和第二金属互连线层；
绝缘隔离的第一导电插塞和第二导电插塞；
其中，所述第一金属互连线层分为多段，相邻的有源区中的源极和漏极分别通过所述第一导电插塞与所述第一金属互连线层的同一段电连接形成一第一导电通路，所有栅极分别通过所述第二导电插塞与所述第二金属互连线层电连接形成一第二导电通路。
优选的，在上述的导电插塞电阻测量结构中，所述有源区为条形有源区。
优选的，在上述的导电插塞电阻测量结构中，所述栅极的长度小于所述有源区的宽度。
优选的，在上述的导电插塞电阻测量结构中，所述栅极的长度等于所述有源区的宽度。
优选的，在上述的导电插塞电阻测量结构中，所述栅极的长度大于所述有源区的宽度。
优选的，在上述的导电插塞电阻测量结构中，所述栅极的材质是多晶硅。
优选的，在上述的导电插塞电阻测量结构中，每两个相邻的栅极之间至少间隔一个所述有源区。
优选的，在上述的导电插塞电阻测量结构中，所述多个有源区排列成多行多列。
优选的，在上述的导电插塞电阻测量结构中，所述多个有源区排列成一行多列或一列多行。
优选的，在上述的导电插塞电阻测量结构中，所述导电插塞电阻测量结构形成于所述半导体衬底的划片道上。
优选的，在上述的导电插塞电阻测量结构中，所述第一金属互连线层和第二金属互连线层通过一绝缘层相互绝缘隔离。
优选的，在上述的导电插塞电阻测量结构中，所述第一导电插塞和第二导电插塞通过一绝缘层相互绝缘隔离。
优选的，在上述的导电插塞电阻测量结构中，所述多个有源区通过浅沟槽隔离结构相互绝缘隔离。
在本实用新型提供的导电插塞电阻测量结构中，将第一金属互连线层的任一端接地，另一端加电压，测量所述第一导电通路中的电流，即可获取所述第一导电通路中所有第一导电插塞的电阻阻值，再根据第一导电通路中第一导电插塞的个数，即可计算出每个第一导电插塞的电阻，进而推算出器件中第一导电插塞的电阻阻值。进一步的，将所述第一导电通路的任一端接地，另一端加电压，检测所述第二导电通路中的电流，并根据该电流判断所述栅极和所述第一导电插塞之间是否出现漏电。
附图说明
图1为现有技术中的有源区测量导电插塞电阻值测量结构的立体示意图；
图2为本实用新型实施例中导电插塞电阻测量结构的立体示意图；
图3为图2中沿X-X’的剖视图；
图中：
100-有源区；101-导电插塞；102-金属互连线层；103-第一金属引出焊垫；104-第二金属引出焊垫；
200-衬底；201-有源区；2011-源极；2012-漏极；2013-栅极；202-第一导电插塞；203-第一金属互连线层；204-第二金属互连线层；205-第二导电插塞。
具体实施方式
下面将结合示意图对本实用新型的具体实施方式进行详细的描述。根据下列描述并结合权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本实用新型实施例的目的。
本实用新型实施例提供了一种导电插塞电阻测量结构，如图2和图3所示，包括：形成于半导体衬底中的多个有源区201；形成于每个有源区201中的源极2011和漏极2012；形成于至少部分有源区201上的栅极2013；绝缘隔离的第一金属互连线层203和第二金属互连线层204；绝缘隔离的第一导电插塞202和第二导电插塞205。所述第一金属互连线层203包括若干段，相邻的有源区201中的源极2011和漏极2012各自通过第一导电插塞202与所述第一金属互连线层203同一段电连接，从而形成一第一导电通路。所有栅极2013分别通过第二导电插塞205与所述第二金属互连线层204电连接形成一第二导电通路。
本实施例中，所述第一金属互连线层102通过第一金属引出焊垫和第二金属引出焊垫引出，与外部电源连接。所述第一金属互连线层203和第二金属互连线层204通过一绝缘层相互绝缘隔离，所述第一导电插塞202和第二导电插塞205同样通过一绝缘层相互绝缘隔离，所述多个有源区201通过浅沟槽隔离结构相互绝缘隔离。为简便，附图中并未表示出半导体衬底、绝缘层以及浅沟槽隔离结构，但本领域技术人员根据本申请文件记载应是知晓如何形成的。
其中，所述导电插塞电阻测量结构可以形成在半导体衬底的切割道(或称划片道)上，避免占用器件区的面积。所述导电插塞电阻测量结构中各个部件(例如有源区201、源极2011、漏极2012、栅极2013、第一金属互连线层203、第二金属互连线层204、第一导电插塞202和第二导电插塞205)的形状可以与要测量的器件区中的器件的各个部件形状相同或者相似。
作为本实用新型的一个实施例，测量结构的有源区201与器件区上器件中的有源区一并形成，所述测量结构的源极2011与器件区上器件中的源极一并形成，所述测量结构的漏极2012与器件区上器件中的漏极一并形成，所述测量结构的栅极2013与器件区上器件中的栅极一并形成，所述测量结构的第一导电插塞202也与器件区上的第一导电插塞一并形成，从而可以根据所述导电插塞电阻测量结构中的第一导电插塞202特性推算出器件区上的器件中的第一导电插塞的特性。具体的，可以根据该测量结构中所述第一导电插塞202的电阻阻值推算出器件区上器件中的第一导电插塞的电阻阻值，也可以根据该测量结构中所述第一导电插塞202与所述栅极2013之间的稳定性推算出器件区上器件中第一导电插塞与栅极之间的稳定性。
本实施例中，有源区201可以呈条形或者方形，但应理解的是，本实用新型并不限制有源区的形状，可依据要测试的器件的有源区形状相应的改变该测量结构的有源区的形状。
其中，多个有源区201阵列分布在衬底200中，可以排布为多行多列，也可以排布成一行多列，或者是一列多行，具体如图2所示，本实施例中排列成1行5列。当然，本实用新型并不限制有源区201的数量和排布方式，还可以以其他方式排列。
其中，所述栅极2011可以包括依次堆叠设置于有源区201上的栅绝缘层和栅导电层，所述栅绝缘层的材料例如是二氧化硅，栅导电层的材料例如是多晶硅，源极2011和漏极2012例如是通过掺杂的方式形成，第一金属互连线层203和第二金属互连线层204的材料例如是铜，第一导电插塞202和第二导电插塞205可以是铜、钨等其他导电材质。
参考图2，所述栅极2013的宽度可以小于所述有源区201的宽度，当然，也可以等于所述有源区201的宽度，还可以大于所述有源区201的宽度，可以根据实际需要设计所述栅极的宽度。
进一步的，每两个相邻的栅极2013之间至少间隔一个有源区201。例如，可以间隔2个、3个或者更多个有源区201。当在所述第一金属引出焊垫和所述第二金属引出焊垫之间施加电压测量第一导电插塞202的电阻时，随着每两个栅极2013之间间隔的有源区201的个数的增加，第一导电通路中第一导电插塞202的个数也会增加，从而减小第一导电通路对第一导电插塞电阻测量值的影响。
具体的，测量所述第一导电插塞电阻的方法如下：
首先，通过第一金属引出焊垫和所述第二金属引出焊垫施加一电压U1。
具体的，将所述第一金属引出焊垫接地，对所述第二金属引出焊垫施加所述电压U1。或者将所述第二金属引出焊垫接地，对所述第一引出焊垫施加所述电压U1。
然后，测量所述第一金属引出焊垫和所述第二金属引出焊垫之间的电流I，即所述第一导电通路中的电流。
其次，根据R＝U1/I，即可计算出所述第一导电通路中所有第一导电插塞202的电阻。
最后，假设有源区201的个数为n，第一导电插塞202的个数则为2n，根据所述第一导电通路中第一导电插塞202的个数2n，即可计算出每个第一导电插塞202的电阻R1＝R/2n。由此可以推算出器件区上的器件中的第一导电插塞的电阻也为R1＝R/2n。
所述栅极2013和所述第一导电插塞202之间的漏电流的测量方法如下：
首先，在所述第一金属引出焊垫和第二金属引出焊垫之间施加一电压U2。
具体的，将所述第一金属引出焊垫接地，对所述第二金属引出焊垫施加所述电压U2。或者将所述第二金属引出焊垫接地，对所述第一引出焊垫施加所述电压U2。
然后，检测所述第二导电通路中的电流，并根据该电流判断所述栅极2013和第一导电插槽202之间是否出现漏电。
具体的，当所检测到的所述第二导电通路中的电流大于一预定电流值，则说明所述栅极2013与所述第一导电插塞202之间存在漏电情况。当所检测到的所述第二导电通路中的电流没有超过所述预定电流值时，则说明所述栅极2013与所述第一导电插塞202之间不存在漏电情况。
进一步的，还可以在所述第二导电通路中施加电压进行经时击穿测试(TDDB，TimeDependentDielectricBreakdown)。具体的，在所述第二导电通路的两端施加一电压，然后监测所述第一导电通路中的电流，并且逐渐增大所述第二导电通路两端的电压，当所述第一导电通路中的电流突然增大时，则此时所述第二导电通路两端的电压即为栅极2013和第一导电插塞202之间的击穿电压。
综上，在本实用新型实施例提供的导电插塞电阻测量结构中，将所述第一金属互连线层的任一端接地，另一端加电压，测量所述第一导电通路中的电流，即可获取所述第一导电通路中所有第一导电插塞的电阻阻值，再根据第一导电通路中第一导电插塞的个数，即可计算出每个第一导电插塞的电阻，进而推算出器件中第一导电插塞的电阻阻值。进一步的，将所述第一导电通路的任一端接地，另一端加电压，检测所述第二导电通路中的电流，并根据该电流判断所述栅极和所述第一导电插塞之间是否出现漏电。
上述仅为本实用新型的优选实施例而已，并不对本实用新型起到任何限制作用。任何所属技术领域的技术人员，在不脱离本实用新型的技术方案的范围内，对本实用新型揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本实用新型的技术方案的内容，仍属于本实用新型的保护范围之内。
Claims (13)
1.一种导电插塞电阻测量结构，其特征在于，包括：
形成于半导体衬底中的多个有源区；
形成于每个有源区中的源极和漏极；
形成于至少部分所述有源区上的栅极；
绝缘隔离的第一金属互连线层和第二金属互连线层；
绝缘隔离的第一导电插塞和第二导电插塞；
其中，所述第一金属互连线层分为多段，相邻的有源区中的源极和漏极分别通过所述第一导电插塞与所述第一金属互连线层的同一段电连接形成一第一导电通路，所有栅极分别通过所述第二导电插塞与所述第二金属互连线层电连接形成一第二导电通路。
2.如权利要求1所述的导电插塞电阻测量结构，其特征在于，所述有源区为条形有源区。
3.如权利要求2所述的导电插塞电阻测量结构，其特征在于，所述栅极的长度小于所述有源区的宽度。
4.如权利要求2所述的导电插塞电阻测量结构，其特征在于，所述栅极的长度等于所述有源区的宽度。
5.如权利要求2所述的导电插塞电阻测量结构，其特征在于，所述栅极的长度大于所述有源区的宽度。
6.如权利要求2所述的导电插塞电阻测量结构，其特征在于，所述栅极的材质是多晶硅。
7.如权利要求1所述的导电插塞电阻测量结构，其特征在于，每两个相邻的栅极之间至少间隔一个所述有源区。
8.如权利要求1所述的导电插塞电阻测量结构，其特征在于，所述多个有源区排列成多行多列。
9.如权利要求1所述的导电插塞电阻测量结构，其特征在于，所述多个有源区排列成一行多列或一列多行。
10.如权利要求1所述的导电插塞电阻测量结构，其特征在于，所述导电插塞电阻测量结构形成于所述半导体衬底的划片道上。
11.如权利要求1所述的导电插塞电阻测量结构，其特征在于，所述第一金属互连线层和第二金属互连线层通过一绝缘层相互绝缘隔离。
12.如权利要求1所述的导电插塞电阻测量结构，其特征在于，所述第一导电插塞和第二导电插塞通过一绝缘层相互绝缘隔离。
13.如权利要求1所述的导电插塞电阻测量结构，其特征在于，所述多个有源区通过浅沟槽隔离结构相互绝缘隔离。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201521080776.5U CN205231023U (zh) | 2015-12-18 | 2015-12-18 | 导电插塞电阻测量结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201521080776.5U CN205231023U (zh) | 2015-12-18 | 2015-12-18 | 导电插塞电阻测量结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205231023U true CN205231023U (zh) | 2016-05-11 |
Family
ID=55906069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201521080776.5U Expired - Fee Related CN205231023U (zh) | 2015-12-18 | 2015-12-18 | 导电插塞电阻测量结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205231023U (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106803501A (zh) * | 2017-02-08 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 孔链电阻 |
| CN109119350A (zh) * | 2017-06-23 | 2019-01-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法、测量电阻的方法 |
| WO2022048232A1 (zh) * | 2020-09-04 | 2022-03-10 | 长鑫存储技术有限公司 | 半导体器件及其制作方法 |
| WO2023060732A1 (zh) * | 2021-10-15 | 2023-04-20 | 长鑫存储技术有限公司 | 一种接触插塞的测试结构及其形成方法、测试方法 |
| CN116230575A (zh) * | 2023-04-26 | 2023-06-06 | 长鑫存储技术有限公司 | 半导体测试结构及半导体参数测试方法 |
| CN116540048A (zh) * | 2023-03-13 | 2023-08-04 | 长鑫存储技术有限公司 | 半导体测试方法及测试结构 |
| US11961774B2 (en) | 2020-09-04 | 2024-04-16 | Changxin Memory Technologies, Inc. | Semiconductor device and method for manufacturing same |
-
2015
- 2015-12-18 CN CN201521080776.5U patent/CN205231023U/zh not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106803501A (zh) * | 2017-02-08 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 孔链电阻 |
| CN106803501B (zh) * | 2017-02-08 | 2019-08-13 | 上海华虹宏力半导体制造有限公司 | 孔链电阻 |
| CN109119350A (zh) * | 2017-06-23 | 2019-01-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法、测量电阻的方法 |
| WO2022048232A1 (zh) * | 2020-09-04 | 2022-03-10 | 长鑫存储技术有限公司 | 半导体器件及其制作方法 |
| US11961774B2 (en) | 2020-09-04 | 2024-04-16 | Changxin Memory Technologies, Inc. | Semiconductor device and method for manufacturing same |
| WO2023060732A1 (zh) * | 2021-10-15 | 2023-04-20 | 长鑫存储技术有限公司 | 一种接触插塞的测试结构及其形成方法、测试方法 |
| CN116540048A (zh) * | 2023-03-13 | 2023-08-04 | 长鑫存储技术有限公司 | 半导体测试方法及测试结构 |
| CN116540048B (zh) * | 2023-03-13 | 2023-12-01 | 长鑫存储技术有限公司 | 半导体测试方法及测试结构 |
| CN116230575A (zh) * | 2023-04-26 | 2023-06-06 | 长鑫存储技术有限公司 | 半导体测试结构及半导体参数测试方法 |
| CN116230575B (zh) * | 2023-04-26 | 2023-09-29 | 长鑫存储技术有限公司 | 半导体测试结构及半导体参数测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205231023U (zh) | 导电插塞电阻测量结构 | |
| CN102473724B (zh) | 晶体管功率开关器件及测量其特性的方法 | |
| CN102646708B (zh) | 超结半导体器件 | |
| CN106684008B (zh) | 半导体器件的可靠性测试结构及其测试方法 | |
| CN103137603B (zh) | 监控多晶硅侧墙下轻掺杂注入稳定性的测试结构及方法 | |
| CN104658940B (zh) | 一种鳍式场效晶体管电学特性的测量结构 | |
| CN104218027A (zh) | 半导体测试结构及其测试方法 | |
| CN104900629A (zh) | 一种检测偏移的测试结构 | |
| CN102967813A (zh) | 一种测试结构及测试方法 | |
| CN107346752A (zh) | 半导体测试结构及其形成方法以及测试方法 | |
| CN103779327A (zh) | Imd测量电路结构和imd性能测试方法 | |
| CN108257941B (zh) | 半导体器件的测试结构和测试方法 | |
| CN104183574B (zh) | 半导体测试结构及测试方法 | |
| CN103809062B (zh) | 电迁移测试结构 | |
| CN106531720B (zh) | 漏电测试结构及晶圆结构 | |
| CN109920778A (zh) | 半导体结构及其测试方法 | |
| CN103426866B (zh) | 围栏间隔的设计规则测试电路 | |
| CN112349715B (zh) | 具有温度及电压检测功能的功率半导体器件及制作方法 | |
| CN203826374U (zh) | 一种测试结构 | |
| CN104425303A (zh) | 测量导电层厚度的方法 | |
| CN204271045U (zh) | Imd测量电路结构 | |
| CN104345253B (zh) | 一种tddb的测试结构及测试方法 | |
| CN102129481B (zh) | 优化rf mos变容器布局的方法和rf mos变容器 | |
| CN206440346U (zh) | 电极式液位计 | |
| CN105226051B (zh) | 半导体测试结构及导电插塞与有源区接触性能的检测方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160511 Termination date: 20191218 |