CN116540048A - 半导体测试方法及测试结构 - Google Patents
半导体测试方法及测试结构 Download PDFInfo
- Publication number
- CN116540048A CN116540048A CN202310236109.4A CN202310236109A CN116540048A CN 116540048 A CN116540048 A CN 116540048A CN 202310236109 A CN202310236109 A CN 202310236109A CN 116540048 A CN116540048 A CN 116540048A
- Authority
- CN
- China
- Prior art keywords
- drain region
- source
- word line
- voltage
- line structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 101
- 238000012360 testing method Methods 0.000 title claims abstract description 27
- 238000010998 test method Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims description 32
- 238000001514 detection method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0416—Connectors, terminals
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本公开提供了一种半导体测试方法及测试结构，该方法包括：提供一半导体结构；施加一组电压，开启第一字线结构；检测流经第二源漏区的第一电流，根据电压和第一电流计算第二源漏区与第一源漏区之间的第一总电阻；连接第一字线结构和第二字线结构；保持电压不变，对第三源漏区施加电压；检测流经第二源漏区的第二电流，并根据电压和第二电流计算第三源漏区、第二源漏区和第一源漏区之间的第二总电阻；根据第一总电阻和第二总电阻计算第二源漏区的电阻值。本公开通过检测第一字线结构和第二字线结构连接前后流经第二源漏区的电流，通过两次测量的电流值和相对应的电压值即可得到第二源漏区的电阻值，该方法简单易实现，且不受半导体结构的影响。
Description
技术领域
本公开涉及半导体技术领域，具体而言，涉及一种半导体测试方法及测试结构。
背景技术
半导体的测试方法是表征半导体器件性能以及获得重要参数的方法。由于半导体器件尺寸的日益缩小，对半导体器件要求更高的集成度与更丰富的功能，器件中源极和漏极之间的各个电阻对器件的模型建构和特性分析具有十分重要的作用，因此，对于评估一半导体器件的性能来讲，测量得到半导体器件源漏极之间的各电阻值是必要的。
目前，常用的测试方法通常仅能得到器件源极和漏极之间的串联总电阻值，无法得到源漏极之间的各个电阻的阻值，进而无法精准分析器件中各部分的特性。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于克服上述现有技术的不足，提供了一种半导体测试方法及测试结构，该测试方法可以得到半导体器件源漏区的阻值，测试方法简洁且易实现，且得到的电阻值不受半导体结构的影响。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
根据本公开的一个方面，提供了一种半导体测试方法，该测试方法包括：
提供一半导体结构，所述半导体结构包括基底以及间隔分布于所述基底上的第一字线结构和第二字线结构，所述第一字线结构的两侧分别设置有第一源漏区和第二源漏区，所述第二字线结构远离所述第二源漏区的一侧设有第三源漏区；
对所述第一字线结构、所述第一源漏区和所述第二源漏区施加一组电压，以开启所述第一字线结构；
检测流经所述第二源漏区的第一电流，并根据所述第二源漏区的电压和所述第一电流计算所述第二源漏区与所述第一源漏区之间的第一总电阻；
连接所述第一字线结构和所述第二字线结构；
保持对所述第一字线结构、所述第一源漏区和所述第二源漏区施加的电压不变，并对所述第三源漏区施加电压；
检测流经所述第二源漏区的第二电流，并根据所述第二源漏区的电压和所述第二电流计算所述第三源漏区、所述第二源漏区和所述第一源漏区之间的第二总电阻；
根据所述第一总电阻和所述第二总电阻计算所述第二源漏区的电阻值。
在本公开的一些实施例中，基于前述方案，对所述第一字线结构、所述第一源漏区和所述第二源漏区施加一组电压，以开启所述第一字线结构，包括：
对所述第一字线结构施加第一电压，对所述第一源漏区施加第二电压，对所述第二源漏区施加第三电压；
所述第三电压大于所述第一电压，所述第一电压大于所述第二电压，且所述第三电压与所述第一电压之差大于或等于所述第一字线结构的阈值电压。
在本公开的一些实施例中，基于前述方案，保持对所述第一字线结构、所述第一源漏区和所述第二源漏区施加的电压不变，并对所述第三源漏区施加电压，包括：
保持所述第一电压、所述第二电压和所述第三电压不变，对所述第三源漏区施加第四电压；
所述第三电压大于所述第四电压和所述第二电压，且所述第四电压等于所述第二电压。
在本公开的一些实施例中，基于前述方案，连接所述第一字线结构和所述第二字线结构，包括：
连接所述第一字线结构和所述第二字线结构，以使施加于所述第二字线结构的电压为所述第五电压；
所述第五电压等于所述第一电压，且所述第三电压与所述第五电压之差大于或等于所述第二字线结构的阈值电压。
在本公开的一些实施例中，基于前述方案，保持对所述第一字线结构、所述第一源漏区和所述第二源漏区施加的电压不变，并对所述第三源漏区施加电压，包括：
将所述第一源漏区和所述第三源漏区接地。
在本公开的一些实施例中，基于前述方案，检测流经所述第二源漏区的第一电流，并根据所述第二源漏区的电压和所述第一电流计算所述第二源漏区与所述第一源漏区之间的第一总电阻，包括：
根据所述第二源漏区的电压与所述第一电流的比值计算确定所述第一总电阻。
在本公开的一些实施例中，基于前述方案，所述第一源漏区包括第一源漏极和电连接于所述第一源漏极的第一接点，所述第二源漏区包括第二源漏极和电连接于所述第二源漏极的第二接点，根据所述第二源漏区的电压与所述第一电流的比值计算确定所述第一总电阻，包括：
所述第一总电阻为所述第一源漏极的电阻值、所述第一接点的电阻值、所述第一字线结构的电阻值、所述第二源漏极的电阻值以及所述第二接点的电阻值之和。
在本公开的一些实施例中，基于前述方案，检测流经所述第二源漏区的第二电流，并根据所述第二源漏区的电压和所述第二电流计算所述第三源漏区、所述第二源漏区和所述第一源漏区之间的第二总电阻，包括：
根据所述第二接点的电压与所述第二电流的比值计算确定所述第二总电阻。
在本公开的一些实施例中，基于前述方案，所述第三源漏区包括第三源漏极和电连接于所述第三源漏极的第三接点，根据所述第二接点的电压与所述第二电流的比值计算确定所述第二总电阻，包括：
所述第三源漏极的电阻值等于所述第一源漏极的电阻值，所述第一字线结构的电阻值等于所述第二字线结构的电阻值，所述第一接点的电阻值等于所述第三接点的电阻值；
所述第二总电阻由第一公式计算确定；
所述第一公式为Rds2=（Rd1+Rj1+Rc1）/2+（Rd2+Rj2），其中，Rd1为所述第一源漏极的电阻值，Rj1为所述第一接点的电阻值为，Rc1为所述第一字线结构的电阻值，Rd2为所述第二源漏极的电阻值，Rj2为所述第二接点的电阻值，Rds2为所述第二总阻值。
在本公开的一些实施例中，基于前述方案，根据所述第一总电阻和所述第二总电阻计算所述第二源漏区的电阻值，所述方法包括：
根据第二公式计算获得所述第二源漏区的电阻值；
所述第二公式为Rd=2（Vds2/Ids2）-（Vds1/Ids1），其中，Ids2为所述第二电流，Vds2为与所述第二电流对应的施加于所述第二源漏区的电压，Ids1为所述第一电流，Vds1为与所述第一电流对应的施加于所述第二源漏区的电压，Rd为所述第二源漏区的电阻值。
在本公开的一些实施例中，基于前述方案，所述方法还包括：
改变施加于所述第一字线结构、所述第一源漏区、所述第二源漏区和所述第三源漏区的电压，以计算多组所述第二源漏区的电阻值；
拟合多组所述第二源漏区的电阻值，以得到所述第二源漏区的电阻值的特性曲线。
根据本公开的另一个方面，提供了一种半导体测试结构，该测试结构包括：
基底；
第一字线结构和第二字线结构，所述第一字线结构和所述第二字线结构间隔分布于所述基底；
第一源漏区、第二源漏区和第三源漏区，所述第一字线结构的两侧分别设置有所述第一源漏区和所述第二源漏区，所述第二字线结构远离所述第二源漏区的一侧设有所述第三源漏区；
连接结构，所述连接结构连接于所述第一字线结构和所述第二字线结构之间。
本公开一方面提供了一种半导体测试方法，通过检测第一字线结构和第二字线结构连接前后流经第二源漏区的电流，根据两次测得的电流与相对应的电压得到第二源漏区的电阻值，通过第二源漏区的阻值可以为半导体的工艺过程分析提供基础，并且可以为后续对器件进行建模和仿真提供依据，该测试方法过程简洁且易实现，且该测试方法不受半导体本身的结构因素影响；
另一方面提供了一种半导体测试结构，具有连接第一字线结构和第二字线结构的连接结构，通过该结构可以的半导体内的第二源漏区的电阻值，进而可以获取半导体器件的工艺情况，且该测试结构简单，连接结构的设置不会影响半导体器件的结构和功能。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开示例性实施例中的一种现有的半导体结构的剖视图。
图2为本公开示例性实施例中的图1中半导体结构的等效电路图。
图3为本公开示例性实施例中的一种半导体测试方法的流程示意图。
图4为本公开示例性实施例中的一种半导体结构的剖视图。
图5为本公开示例性实施例中的图4中半导体结构的等效电路图。
图6为本公开示例性实施例中的一种半导体结构的连接结构连接后的结构剖视图。
图7为本公开示例性实施例中的一种半导体结构的连接结构连接后的结构剖视图。
图8为本公开示例性实施例中的图6和图7中半导体结构的等效电路图。
其中，附图标记说明如下：
Ns2：源极；Nd2：漏极；Ng：栅极；Ns1：源极接点；Nd1：漏极接点；100：第一字线结构；110：第一字线结构接点；200：第一源漏区；210：第一接点；300：第二源漏区；310：第二接点；400：第三源漏区；410：第三接点；500：第二字线结构；510：第二字线结构接点；600：基底；610：基底接点；700：连接结构；V1：第一电压；V2：第二电压；V3：第三电压；V4：第四电压；V5：第五电压。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。
在相关技术中，半导体工艺的许多重要参数和性能都与半导体的源极和漏极之间的串联电阻有关，在对半导体器件进行建模和仿真验证之前，需要对源极和漏极之间的串联电阻进行测试，尤其是源极和漏极之间串联电阻的各个阻值，可以反映半导体器件的各段的工艺情况。例如，在漏极区的测量阻值与预设阻值不同，反映出漏极的工艺并不符合标准，可以根据此测量阻值对漏极的工艺缺陷进行进一步的分析并克服工艺缺陷。
但在实际的测量中，半导体结构如图1所示，源极Ns2和漏极Nd2之间通常包括电连接于源极的源极接点Ns1、源极Ns2、栅极Ng以及漏极Nd2、电连接于漏极的漏极接点，源极Ns2和漏极Nd2之间的串联电阻之和通常为源极接点Ns1、源极Ns2、栅极Ng以及漏极Nd2、漏极接点Nd1的电阻值之和，对于测量上述各个电阻的总电阻值可以采用测量源漏极之间的电压差和流经源漏极的电流，根据欧姆定律R=U/I，其中，R为电阻值、U为电压值、I为电流值，得到源漏极之间的串联电阻之和。
图2为图1的等效电路图，结合图1和图2，在对半导体结构进行测试时，可分别对半导体结构中的源极Ns2、漏极Nd2以及栅极Ng施加电压，以保证在源漏极之间产生电压差，从而产生电流。根据欧姆定律，源极Ns2和漏极Nd2之间的串联总电阻R=Rd1+ Rd2++Rs1+ Rs2=（Us- Ud）/Id，其中，Us为施加在漏极的电压，Ud为施加在源极的电压，Id为流经漏极的电流，Rd1为漏极接点的电阻值，Rd2为漏极的电阻值，Rg为字线结构的电阻值，Rs1为源极接点的电阻值，Rs2为源极的电阻值。由于源极Ns2和漏极Nd2之间的电阻为串联连接，因此，流经源极Ns2和漏极Nd2的电流是相同的。
根据上述测试方法，可以得到源极和漏极之间的串联总电阻值，但是由于半导体结构的复杂性以及测量装置等诸多因素的限制，无法测量得到源漏极之间的各个电阻值，进而无法通过各个电阻值分析器件的各部分的工艺情况。
因此，本公开提供了一种半导体测试方法，可以得到半导体结构中漏极区的电阻值，进而可以为分析漏极区的工艺状况提供基础。
本公开提供的实施例是以半导体结构中的同一层的单个有源区为例，来测量得到一个有源区内的漏极区的电阻值，但本公开提供的测量方法并不限于仅对单层单个有源区进行测试，可以应用于同时测量得到各个有源区内的漏极区的电阻值。
本公开实施方式提供了一种半导体测试方法，如图3所示，该测试方法包括：
步骤S10：提供一半导体结构，半导体结构包括基底以及间隔分布于基底上的第一字线结构和第二字线结构，第一字线结构的两侧分别设置有第一源漏区和第二源漏区，第二字线结构远离第二源漏区的一侧设有第三源漏区；
步骤S20：对第一字线结构、第一源漏区和第二源漏区施加一组电压，以开启第一字线结构；
步骤S30：检测流经第二源漏区的第一电流，并根据第二源漏区的电压和第一电流计算第二源漏区与第一源漏区之间的第一总电阻；
步骤S40：连接第一字线结构和第二字线结构；
步骤S50：保持对第一字线结构、第一源漏区和第二源漏区施加的电压不变，并对第三源漏区施加电压；
步骤S60：检测流经第二源漏区的第二电流，并根据第二源漏区的电压和第二电流计算第三源漏区、第二源漏区和第一源漏区之间的第二总电阻；
步骤S70：根据第一总电阻和第二总电阻计算第二源漏区的电阻值。
本公开提供的半导体测试方法，通过检测第一字线结构和第二字线结构连接前后流经第二源漏区的电流，根据两次测得的电流与相对应的电压得到第二源漏区的电阻值，通过第二源漏区的阻值可以为半导体的工艺过程分析提供基础，并且可以为后续对器件进行建模和仿真提供依据，该测试方法过程简洁且易实现，且该测试方法不受半导体本身的结构因素影响，得到的第二源漏区的电阻值具有较高的精确度。
下面将对本公开实施例提供的测试方法的各步骤进行详细说明：
在步骤S10中，提供一半导体结构。如图4所示，本公开提供的半导体结构包括基底600，以及间隔分布于基底600上的第一字线结构100和第二字线结构500，第一字线结构100的两侧分别设置有第一源漏区200和第二源漏区300，第二字线结构500远离第二源漏区300的一侧设置有第三源漏区400。
在本公开提供的实施例中，半导体结构可以包括至少一个第一字线结构100和至少一个第二字线结构500，多个第一字线结构100和多个第二字线结构500交替间隔分布于基底600上，例如，在半导体结构的同一有源区内，可以设置一个第一字线结构100和一个第二字线结构500，第一字线结构100设置在第一源漏区200和第二源漏区300之间，第二字线结构500设置在第二源漏区300和第三源漏区400之间，第一字线结构100和第二字线结构500共用第二源漏区300。当然，上述半导体结构以及其变形及其多种组合形式均可作为本公开提供的半导体结构。
在本公开中，第一源漏区200、第二源漏区300和第三源漏区400均可通过离子注入等方式对基底600进行掺杂，以形成源极区或漏极区，例如，可通过对基底600进行元素周期表中第五族元素的掺杂，例如，磷、砷等元素，以使半导体结构形成N型半导体；也可以通过对基底600进行元素周期表中第三族元素的掺杂，例如，硼、镓等元素，以使半导体结构形成P型半导体。本公开提供的半导体测试方法，既适用于N型半导体结构，也适用于P型半导体结构，也适用于上述两种结构组合的形式。本公开提供的实施例是以半导体结构为N型为例进行说明的，对于P型半导体结构可以对上述实施例进行相应的变形即可得到，此处不做具体说明。
在本公开提供的实施例中，半导体结构中的第一源漏区200、第二源漏区300和第三源漏区400可以根据半导体结构的实际需求形成源极区或者漏极区，但需要说明的是，位于第一字线结构100的两侧分别为源极区、漏极区，位于第二字线结构500两侧分别为漏极区、源极区。
第一源漏区200包括第一源漏极和电连接于第一源漏极的第一接点210，第二源漏区300包括第二源漏极和电连接于第二源漏极的第二接点310，第三源漏区400包括第三源漏极和电连接于第三源漏极的第三接点410。第一接点210、第二接点310和第三接点410为第一源漏极、第二源漏极和第三源漏极与测试装置或外部结构的连接部，例如，第一接点210、第二接点310和第三接点410可以为设置在源漏极上的导电插塞或引线等结构。
由于第一接点210、第二接点310和第三接点410自身均具有电阻，因此，第一源漏区200的阻值为第一接点210的阻值与第一源漏极的阻值之和，第二源漏区300的阻值为第二接点310的阻值与第二源漏极的阻值之和，第三源漏区400的阻值为第三接点410的阻值与第三源漏极的阻值之和，以此类推，若半导体结构中具有多个源漏区，源漏区的阻值组合与上述相同。因此，源漏区的阻值实际上为源漏极的阻值与接点的阻值之和。当然，源漏区的阻值还有其它的诸多影响因素，但源漏极和接点为主要影响因素，在本公开中忽略其它次要影响因素，仅考虑源漏极和接点的阻值之和为源漏区的阻值。在本公开的实施例中，第一字线结构100可以通过第一字线结构接点110施加电压，第二字线结构500可以通过第二字线结构接点510施加电压，第一字线结构接点110和第二字线结构接点510可以是导电插塞或引线等结构，此处不做具体限定。
在步骤S20中，如图5所示，对第一字线结构100、第一源漏区200和第二源漏区300施加一组电压，以开启第一字线结构100。其中，对第一字线结构100施加第一电压V1，对第一源漏区200施加第二电压V2，对第二源漏区300施加第三电压V3；第三电压V3大于第一电压V1，第一电压V1大于第二电压V2，且第三电压V3与第一电压V1之差大于等于第一字线结构100的阈值电压。
为了保证半导体处于工作状态，对半导体结构的基底600也需要施加电压，由于本公开实施例中的基底600电压对源漏区阻值的确定并无影响，本公开中基底600可以接地或者对基底600施加较小的电压，以保证半导体的正常工作。基底600可以通过电连接于基底600的基底接点610接收电压或者接地。
第三电压V3与第一电压V1之差大于等于第一字线结构100的阈值电压，保证了第一字线结构100的开启，且第三电压V3大于第二电压V2，可以保证在第二源漏区300和第一源漏区200之间存在电压差，以使得第二源漏区300和第一源漏区200之间存在电流流通。具体的，第一源漏区200和第三源漏区400可以接地，即第一源漏区200和第三源漏区400的电压可以为0V（伏），在第二源漏区300施加一电压，即可在第一源漏区200和第二源漏区300之间形成一电压差。在第二源漏区300施加的电压可以为2V（伏）~8V（伏），例如，可以是2V（伏）、3V（伏）、4V（伏）、5V（伏）、6V（伏）、7V（伏）、8V（伏）等。
在步骤S30中，检测流经第二源漏区300的第一电流，并根据第二源漏区300的电压和第一电流计算第二源漏区300与第一源漏区200之间的第一总电阻。
在步骤S20中对第二源漏区300施加的电压为第三电压V3，对第一源漏区200施加的电压为第二电压V2，第二源漏区300和第一源漏区200之间的电压差为第三电压V3与第二电压V2之差。检测流经第二源漏区300的第一电流，由于第一源漏区200和第二源漏区300之间的第一总电阻为串联电阻之和，即第一总电阻为第一源漏极的电阻值、第一接点210的电阻值、第一字线结构100的电阻值、第二源漏极的电阻值以及第二接点310的电阻值之和，第一总电阻为第三电压V3和第二电压V2之差与第一电流的比值，即Rds1=Rd1+Rj1++Rd+Rj2=Vds1/Ids1=（V3-V2）/Ids1，其中，Rds1为第一总电阻值，Rd1为第一源漏极的电阻值，Rj1为第一接点210的电阻值，Rc1为第一字线结构100的电阻值，Rd为第二源漏极的电阻值，Rj2为第二接点310的电阻值，V3为第三电压V3值，V2为第二电压V2值，/>为第一电流，Vds1为第一电流对应的第二源漏区300的电压值。以第一源漏区200接地为例，第一总电阻为第三电压V3与第一电流的比值，即Rds1=V3/Ids1。
在步骤S40中，如图6、图7所示，结合图8，连接第一字线结构100和第二字线结构500。其中，可通过连接结构700电连接第一字线结构100和第二字线结构500，例如，连接结构700可以是引线或者其它具有导电结构的连接部。第一字线结构100和第二字线结构500可以包括导电层和形成于导电层上的隔离层，连接结构700可以通过连接第一字线结构100的导电层和第二字线结构500的导电层实现第一字线结构100和第二字线结构500之间的电连接，例如，可以在第一字线结构100的隔离层和第二字线结构500的隔离层上分别开槽或孔，并在槽或孔内沉积金属以连接第一字线结构100的导电层和第二字线结构500的导电层；或可以在第一字线结构100和第二字线结构500靠近基底600的一端开槽，通过槽的两端连接第一字线结构100的导电层和第二字线结构500的导电层；当然，第一字线结构100和第二字线结构500也可以具有其它的连接形式。
由于半导体结构的尺寸微缩性和集成性，为了避免破坏半导体结构以及方便第一字线结构100和第二字线结构500的连接，可以在远离半导体结构有源区的部分设置连接结构700，以连接第一字线结构100和第二字线结构500。
在步骤S50和S60中，保持对第一字线结构100、第一源漏区200和第二源漏区300施加的电压不变，并对第三源漏区400施加电压；检测流经第二源漏区300的第二电流，并根据第二源漏区300的电压和第二电流计算第三源漏区400、第二源漏区300和第一源漏区200之间的第二总电阻。其中，对第三源漏区400施加第四电压V4，且使得第三电压V3大于第四电压V4，第四电压V4与第二电压V2相等。由于在步骤S40中，将第一字线结构100和第二字线结构500进行了连接，使得施加在第二字线结构500上的电压为第五电压V5，其中，第五电压V5等于第一电压V1，即第一字线结构100上的电压与第二字线结构500上的电压相等。为了保证第二字线结构500处于开启状态，需要保证第三电压V3与第五电压V5之差大于等于第二字线结构500的阈值电压。
由于第四电压V4与第二电压V2相等，以第三源漏区400接地为例，通过检测流经第二源漏区300的第二电流，根据欧姆定律，可确定第三源漏区400、第二源漏区300和第一源漏区200之间的第二总电阻为第二源漏区300的电压（即第二接点310的电压）与第二电流的比值，即Rds2=Vds2/Ids2，其中，Rds2为第二总阻值，Ids2为第二电流，Vds2为第二电流对应的第二源漏区300的电压值。其中，第三源漏区400包括第三源漏极和第三接点410，在半导体结构的同一有源区内，通常第一字线结构100与第二字线结构500具有相同的阻值，即第三源漏极的电阻值等于第一源漏极的电阻值，第一字线结构100的电阻值等于第二字线结构500的电阻值，第一接点210的电阻值等于第三接点410的电阻值。
在第一字线结构100和第二字线结构500连接后，根据上述条件，第二总阻值Rds2=（Rd1+Rj1+Rc1）/2+（Rd2+Rj2），其中，Rd1为第一源漏极的电阻值，Rj1为第一接点210的电阻值为，Rc1为第一字线结构100的电阻值，Rd2为第二源漏极的电阻值，Rj2为第二接点310的电阻值，Rds2为第二总阻值。
在步骤S70中，根据第一总电阻和第二总电阻计算第二源漏区300的电阻值。根据上述的检测方法，第二源漏区300的电阻值Rd=2Rds2- Rds1=2（Vds2/Ids2）-（Vds1/Ids1）。其中，Ids2为第二电流，Vds2为与第二电流对应的施加于第二源漏区300的电压，Ids1为第一电流，Vds1为与第一电流对应的施加于第二源漏区300的电压，根据半导体结构的连接关系，Vds2=Vds1。只需检测第一字线结构100和第二字线结构500连接前后的电流即可得到第二源漏区300的电阻值。根据上述公式，第二源漏区300的电阻值仅与第一电流、第二电流和施加于第二源漏区300的电压有关，避免了半导体其它结构和电学参数的影响。
需要说明的是，上述实施例是以第一源漏区200和第三源漏区400均接地的结构进行说明，若第一源漏区200和第三源漏区400施加的电压不为零，则可将上述实施例进行对应的变形即可，即Rd=2 Rds2- Rds1=2（Vds2/Ids2）-（Vds1/Ids1），其中，Vds2=Vs2-Vd2，=Vs1-Vd1，Vs1、Vs2分别为第一字线结构100连接前后的第二源漏区300的电压值，Vd1、Vd2分别为第一字线结构100连接前后的第一源漏区200的电压值，其它原理与上文所述类似，此处不再赘述。
重复执行上述测试方法，并且在执行上述测试方法的过程中，改变施加在第一字线结构100、第一源漏区200、第二源漏区300和第三源漏区400的电压，以计算得到多组第二源漏区300的电阻值；拟合多组第二源漏区300的电阻值，以得到第二源漏区300的电阻值的特性曲线。例如，可以得到第二源漏区300的电阻值与施加于第二源漏区300的电压值之间关系的特性曲线，用以分析第二源漏区300的电阻值与电压值是否符合欧姆定律，以判断第二源漏区300的工艺过程是否符合预设标准。此外，第二源漏区300的电阻值特性曲线还可用于分析半导体结构的其它性能，此处不再一一列举。
在本公开上述实施例中，对第二源漏区300的电阻值的拟合可以通过一处理单元来实现此拟合计算，例如电脑，并可以将测试方法所得到的数据和拟合结果存储至具有存储单元的存储装置中。
需要说明的是，本公开上述实施例得到的为第二源漏区300的电阻值，对于其它源漏区的电阻值可以采用相同的测试方法获得，此处不再详述。上述实施例中的电流值或电压值的提供和测量可通过电压表和安培表的探测来实现。
本公开提供的半导体测试方法，通过检测第一字线结构100和第二字线结构500连接前后流经第二源漏区300的电流，根据两次测得的电流与相对应的电压得到第二源漏区300的电阻值，检测过程影响因素较少，避免了由于过多的变量导致的第二源漏区300的电阻值检测不准确的现象，得到的第二源漏区300的电阻值具有较高的精确度；且通过第二源漏区300的阻值可以为半导体的工艺过程分析提供基础，并且可以为后续对器件进行建模和仿真提供依据。
需要说明的是，尽管在附图中以特定顺序描述了本公开中半导体测试方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
本公开实施方式提供了一种半导体测试结构，如图6和图7所示，该测试结构包括：基底600、第一字线结构100、第二字线结构500、第一源漏区200、第二源漏、和第三源漏区400和连接结构700。
其中，第一字线结构100和第二字线结构500间隔分布于基底600，第一字线结构100的两侧分别设置有第一源漏区200和第二源漏区300，第二字线结构500远离第二源漏区300的一侧设有第三源漏，连接结构700连接于第一字线结构100和第二字线结构500之间。
在第一源漏区200和第二源漏区300之间可以包括一沟道（图中未示出），第一字线结构100形成于沟道内。同理，在第二源漏区300和第三源漏区400之间包括另一沟道（图中未示出），第二字线结构500形成于此沟道内。
本公开中的第一字线结构100和第二字线结构500的数量为至少一个，多个第一字线结构100和多个第二字线结构500呈交替间隔分布，同一有源区内的第一字线结构100和第二字线结构500间隔分布。
第一源漏区200包括第一源漏极和第一接点210，第二源漏区300包括第二源漏极和第二接点310，第三源漏区400包括第三源漏极和第三接点410。第一接点210电连接于第一源漏极，第二接点310电连接于第二源漏极，第三接点410电连接于第三源漏极，在测试时，通过将检测装置与第一接点210、第二接点310和第三接点410连接，以通过检测装置得到第一源漏区200、第二源漏区300和第三源漏区400的电学参数，例如，电压和电流等。
在本公开提供的半导体测试结构还包括连接结构700，连接结构700连接于第一字线结构100和第二字线结构500之间。连接结构700可以是电连接于第一字线结构100和第二字线结构500之间的金属引线，例如，铜、铝或者钨，也可以是可以实现电连接第一字线结构100和第二字线结构500的其它连接结构700，本公开不做具体限定。需要说明的是，连接结构700的设置不会影响到半导体结构其它部分的正常功能。但为了便于第一字线结构100和第二字线结构500之间进行连接，且不影响半导体结构其它结构的功能，可以在第一字线结构100和第二字线结构500远离有源区的一端进行连接。
示例性的，如图6所示，连接结构700可以连接在第一字线结构100和第二字线结构500远离基底600的一端，如图7所示，连接结构700也可以连接在第一字线结构100和第二字线结构500靠近基底600的一端。
在上述第一实施例中，可以通过在第一字线结构100和第二字线结构500远离基底600的一侧分别开槽或孔，以使得第一字线结构100和第二字线结构500的导电层暴露，再通过沉积金属等方式在槽或孔内形成连接第一字线结构100导电层和第二字线结构500导电层的金属层，以形成连接第一字线结构100导电层和第二字线结构500导电层的连接结构700。
在上述第二实施例中，可以通过在第一字线结构100和第二字线结构500靠近基底600的一侧进行开槽或孔，用以电连接第一字线结构100导电层和第二字线结构500导电层。
上述实施例提供的第一字线接结构和第二字线结构500的连接方式仅为示例性示出，图6和图7中，连接结构700均是为平行于基底600的方向连接第一字线结构100和第二字线结构500，但由于工艺的限制，连接结构700也可以与基底600呈不平行设置。
本公开提供的半导体测试结构，通过连接结构700将第一字线结构100和第二字线结构500进行连接，可通过检测连接结构700连接前后的一源漏区的电压和电流，得到一源漏区的电阻值，通过一源漏区的电阻值来分析此源漏区的工艺制程的状况，也可为分析半导体器件的性能提供基础。该半导体测试结构简单且易实现。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。
Claims (12)
1.一种半导体测试方法，其特征在于，包括：
提供一半导体结构，所述半导体结构包括基底以及间隔分布于所述基底上的第一字线结构和第二字线结构，所述第一字线结构的两侧分别设置有第一源漏区和第二源漏区，所述第二字线结构远离所述第二源漏区的一侧设有第三源漏区；
对所述第一字线结构、所述第一源漏区和所述第二源漏区施加一组电压，以开启所述第一字线结构；
检测流经所述第二源漏区的第一电流，并根据所述第二源漏区的电压和所述第一电流计算所述第二源漏区与所述第一源漏区之间的第一总电阻；
连接所述第一字线结构和所述第二字线结构；
保持对所述第一字线结构、所述第一源漏区和所述第二源漏区施加的电压不变，并对所述第三源漏区施加电压；
检测流经所述第二源漏区的第二电流，并根据所述第二源漏区的电压和所述第二电流计算所述第三源漏区、所述第二源漏区和所述第一源漏区之间的第二总电阻；
根据所述第一总电阻和所述第二总电阻计算所述第二源漏区的电阻值。
2.根据权利要求1所述的半导体测试方法，其特征在于，对所述第一字线结构、所述第一源漏区和所述第二源漏区施加一组电压，以开启所述第一字线结构，包括：
对所述第一字线结构施加第一电压，对所述第一源漏区施加第二电压，对所述第二源漏区施加第三电压；
所述第三电压大于所述第一电压，所述第一电压大于所述第二电压，且所述第三电压与所述第一电压之差大于或等于所述第一字线结构的阈值电压。
3.根据权利要求2所述的半导体测试方法，其特征在于，保持对所述第一字线结构、所述第一源漏区和所述第二源漏区施加的电压不变，并对所述第三源漏区施加电压，包括：
保持所述第一电压、所述第二电压和所述第三电压不变，对所述第三源漏区施加第四电压；
所述第三电压大于所述第四电压和所述第二电压，且所述第四电压等于所述第二电压。
4.根据权利要求3所述的半导体测试方法，其特征在于，连接所述第一字线结构和所述第二字线结构，包括：
连接所述第一字线结构和所述第二字线结构，以使施加于所述第二字线结构的电压为第五电压；
所述第五电压等于所述第一电压，且所述第三电压与所述第五电压之差大于或等于所述第二字线结构的阈值电压。
5.根据权利要求4所述的半导体测试方法，其特征在于，保持对所述第一字线结构、所述第一源漏区和所述第二源漏区施加的电压不变，并对所述第三源漏区施加电压，包括：
将所述第一源漏区和所述第三源漏区接地。
6.根据权利要求5所述的半导体测试方法，其特征在于，检测流经所述第二源漏区的第一电流，并根据所述第二源漏区的电压和所述第一电流计算所述第二源漏区与所述第一源漏区之间的第一总电阻，包括：
根据所述第二源漏区的电压与所述第一电流的比值计算确定所述第一总电阻。
7.根据权利要求6所述的半导体测试方法，其特征在于，所述第一源漏区包括第一源漏极和电连接于所述第一源漏极的第一接点，所述第二源漏区包括第二源漏极和电连接于所述第二源漏极的第二接点，根据所述第二源漏区的电压与所述第一电流的比值计算确定所述第一总电阻，包括：
所述第一总电阻为所述第一源漏极的电阻值、所述第一接点的电阻值、所述第一字线结构的电阻值、所述第二源漏极的电阻值以及所述第二接点的电阻值之和。
8.根据权利要求7所述的半导体测试方法，其特征在于，检测流经所述第二源漏区的第二电流，并根据所述第二源漏区的电压和所述第二电流计算所述第三源漏区、所述第二源漏区和所述第一源漏区之间的第二总电阻，包括：
根据所述第二接点的电压与所述第二电流的比值计算确定所述第二总电阻。
9.根据权利要求8所述的半导体测试方法，其特征在于，所述第三源漏区包括第三源漏极和电连接于所述第三源漏极的第三接点，根据所述第二接点的电压与所述第二电流的比值计算确定所述第二总电阻，包括：
所述第三源漏极的电阻值等于所述第一源漏极的电阻值，所述第一字线结构的电阻值等于所述第二字线结构的电阻值，所述第一接点的电阻值等于所述第三接点的电阻值；
所述第二总电阻由第一公式计算确定；
所述第一公式为Rds2=（Rd1+Rj1+Rc1）/2+（Rd2+Rj2），其中，Rd1为所述第一源漏极的电阻值，Rj1为所述第一接点的电阻值为，Rc1为所述第一字线结构的电阻值，Rd2为所述第二源漏极的电阻值，Rj2为所述第二接点的电阻值，Rds2为所述第二总电阻。
10.根据权利要求9所述的半导体测试方法，其特征在于，根据所述第一总电阻和所述第二总电阻计算所述第二源漏区的电阻值，所述方法包括：
根据第二公式计算获得所述第二源漏区的电阻值；
所述第二公式为Rd=2（Vds2/Ids2）-（Vds1/Ids1），其中，Ids2为所述第二电流，Vds2为与所述第二电流对应的施加于所述第二源漏区的电压，Ids1为所述第一电流，Vds1为与所述第一电流对应的施加于所述第二源漏区的电压，Rd为所述第二源漏区的电阻值。
11.根据权利要求1所述的半导体测试方法，其特征在于，所述方法还包括：
改变施加于所述第一字线结构、所述第一源漏区、所述第二源漏区和所述第三源漏区的电压，以计算多组所述第二源漏区的电阻值；
拟合多组所述第二源漏区的电阻值，以得到所述第二源漏区的电阻值的特性曲线。
12.一种半导体测试结构，其特征在于，包括：
基底；
第一字线结构和第二字线结构，所述第一字线结构和所述第二字线结构间隔分布于所述基底；
第一源漏区、第二源漏区和第三源漏区，所述第一字线结构的两侧分别设置有所述第一源漏区和所述第二源漏区，所述第二字线结构远离所述第二源漏区的一侧设有所述第三源漏区；
连接结构，所述连接结构连接于所述第一字线结构和所述第二字线结构之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310236109.4A CN116540048B (zh) | 2023-03-13 | 2023-03-13 | 半导体测试方法及测试结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310236109.4A CN116540048B (zh) | 2023-03-13 | 2023-03-13 | 半导体测试方法及测试结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116540048A true CN116540048A (zh) | 2023-08-04 |
| CN116540048B CN116540048B (zh) | 2023-12-01 |
Family
ID=87451261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310236109.4A Active CN116540048B (zh) | 2023-03-13 | 2023-03-13 | 半导体测试方法及测试结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116540048B (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1316961A2 (en) * | 1996-11-08 | 2003-06-04 | NVE Corporation | Spin dependent tunneling memory |
| US20050250278A1 (en) * | 2004-05-05 | 2005-11-10 | Randolph Mark W | Methods and apparatus for wordline protection in flash memory devices |
| CN101752409A (zh) * | 2008-12-12 | 2010-06-23 | 旺宏电子股份有限公司 | 半导体装置的栅极结构及字线结构与存储器的形成方法 |
| US20100244882A1 (en) * | 2009-03-30 | 2010-09-30 | Hong-Sok Choi | Burn-In Test Method and System |
| CN104584132A (zh) * | 2012-06-15 | 2015-04-29 | 桑迪士克3D有限责任公司 | 具有位线电压控制的非易失性存储器三维阵列结构及其方法 |
| CN104808126A (zh) * | 2014-01-28 | 2015-07-29 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的测试结构及测试方法 |
| CN205231023U (zh) * | 2015-12-18 | 2016-05-11 | 中芯国际集成电路制造（天津）有限公司 | 导电插塞电阻测量结构 |
| CN109900965A (zh) * | 2017-12-07 | 2019-06-18 | 南亚科技股份有限公司 | 一种mos晶体管的接点电阻的计测方法 |
| CN209216972U (zh) * | 2018-10-31 | 2019-08-06 | 长鑫存储技术有限公司 | 一种半导体单元接触结构 |
| CN110690195A (zh) * | 2018-07-05 | 2020-01-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的测试结构及其测试方法 |
| CN111707870A (zh) * | 2020-06-24 | 2020-09-25 | 深港产学研基地（北京大学香港科技大学深圳研修院） | 一种提取GaN HEMT晶体管动态串联电阻的方法 |
| CN112230067A (zh) * | 2020-10-21 | 2021-01-15 | 普迪飞半导体技术(上海)有限公司 | 电阻测试结构及方法 |
| CN114300453A (zh) * | 2020-10-07 | 2022-04-08 | 三星电子株式会社 | 半导体存储器装置 |
| CN114783500A (zh) * | 2022-04-15 | 2022-07-22 | 长鑫存储技术有限公司 | 半导体器件的电性测试方法及测试结构 |
-
2023
- 2023-03-13 CN CN202310236109.4A patent/CN116540048B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1316961A2 (en) * | 1996-11-08 | 2003-06-04 | NVE Corporation | Spin dependent tunneling memory |
| US20050250278A1 (en) * | 2004-05-05 | 2005-11-10 | Randolph Mark W | Methods and apparatus for wordline protection in flash memory devices |
| CN101752409A (zh) * | 2008-12-12 | 2010-06-23 | 旺宏电子股份有限公司 | 半导体装置的栅极结构及字线结构与存储器的形成方法 |
| US20100244882A1 (en) * | 2009-03-30 | 2010-09-30 | Hong-Sok Choi | Burn-In Test Method and System |
| CN104584132A (zh) * | 2012-06-15 | 2015-04-29 | 桑迪士克3D有限责任公司 | 具有位线电压控制的非易失性存储器三维阵列结构及其方法 |
| CN104808126A (zh) * | 2014-01-28 | 2015-07-29 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的测试结构及测试方法 |
| CN205231023U (zh) * | 2015-12-18 | 2016-05-11 | 中芯国际集成电路制造（天津）有限公司 | 导电插塞电阻测量结构 |
| CN109900965A (zh) * | 2017-12-07 | 2019-06-18 | 南亚科技股份有限公司 | 一种mos晶体管的接点电阻的计测方法 |
| CN110690195A (zh) * | 2018-07-05 | 2020-01-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的测试结构及其测试方法 |
| CN209216972U (zh) * | 2018-10-31 | 2019-08-06 | 长鑫存储技术有限公司 | 一种半导体单元接触结构 |
| CN111707870A (zh) * | 2020-06-24 | 2020-09-25 | 深港产学研基地（北京大学香港科技大学深圳研修院） | 一种提取GaN HEMT晶体管动态串联电阻的方法 |
| CN114300453A (zh) * | 2020-10-07 | 2022-04-08 | 三星电子株式会社 | 半导体存储器装置 |
| CN112230067A (zh) * | 2020-10-21 | 2021-01-15 | 普迪飞半导体技术(上海)有限公司 | 电阻测试结构及方法 |
| CN114783500A (zh) * | 2022-04-15 | 2022-07-22 | 长鑫存储技术有限公司 | 半导体器件的电性测试方法及测试结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116540048B (zh) | 2023-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107527661B (zh) | 一种字线电阻测试方法及三维存储器失效分析方法 | |
| CN103675459A (zh) | 一种在集成电路中测量导线电阻的方法 | |
| US11428722B2 (en) | Resistance test method using kelvin structure | |
| CN108196110B (zh) | 一种金属半导体界面复合电流密度的测试方法及装置 | |
| US8000935B2 (en) | Diagnostic method for root-cause analysis of FET performance variation | |
| CN112731241B (zh) | 晶圆测试机台的校准工具和校准方法 | |
| CN116540048B (zh) | 半导体测试方法及测试结构 | |
| CN103837809B (zh) | 测试mosfet匹配性的ic布局及测试方法 | |
| CN111458617A (zh) | 半导体器件可靠性检测方法、装置、计算机设备及介质 | |
| CN111106026A (zh) | 一种测试结构及测试方法 | |
| CN112230067B (zh) | 电阻测试结构及方法 | |
| CN109541427A (zh) | 晶体管电性测试结构及测试方法 | |
| CN114509657A (zh) | 改善wat测试精度的测试单元及其测试方法 | |
| CN114609569A (zh) | 一种探针的检测方法及检测装置 | |
| CN115707981A (zh) | 器件电学性能的测试方法 | |
| CN115825567A (zh) | 用于测试焊点的电阻值变化的装置以及方法 | |
| US20090251165A1 (en) | Method for continuity test of integrated circuit | |
| CN106124832A (zh) | 一种元器件饱和电流的量测方法和量测系统 | |
| CN103837808A (zh) | 掺杂失效的分析方法 | |
| CN112651201B (zh) | 扩散电阻的建模方法 | |
| WO2022074952A1 (ja) | 半導体試験装置および半導体試験方法 | |
| CN105448761B (zh) | 半导体工艺涨缩值的测试方法及装置 | |
| CN102110626B (zh) | 确定晶圆中蛇形金属线的最小可测长度的方法 | |
| JP4474874B2 (ja) | アルミ電解コンデンサの製造方法及びこれを用いた接続抵抗検査装置 | |
| CN111859844A (zh) | 建模过程中的特征芯片选择方法以及器件模型建立方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |