CN109900965A - 一种mos晶体管的接点电阻的计测方法 - Google Patents

一种mos晶体管的接点电阻的计测方法 Download PDF

Info

Publication number
CN109900965A
CN109900965A CN201810652921.4A CN201810652921A CN109900965A CN 109900965 A CN109900965 A CN 109900965A CN 201810652921 A CN201810652921 A CN 201810652921A CN 109900965 A CN109900965 A CN 109900965A
Authority
CN
China
Prior art keywords
resistance
source
drain
contact resistance
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810652921.4A
Other languages
English (en)
Other versions
CN109900965B (zh
Inventor
林诗婷
范恭鸣
萧弘祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN109900965A publication Critical patent/CN109900965A/zh
Application granted granted Critical
Publication of CN109900965B publication Critical patent/CN109900965B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/08—Measuring resistance by measuring both voltage and current

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

一种MOS晶体管的接点电阻的计测方法，包括下列步骤：提供一MOS晶体管，该MOS晶体管包括：一基底、一栅极、一源极区和一漏极区，以及电连接到该源极区的一源极接点和电连接到该漏极区的一漏极接点；获得一源极接点电阻与一漏极接点电阻之间的一电阻差；获得该源极接点电阻与该漏极接点电阻的一电阻和；根据该电阻和与该电阻差，计算该源极接点电阻与该漏极接点电阻。

Description

一种MOS晶体管的接点电阻的计测方法
相关技术的交叉引用
本公开主张2017/12/07申请的美国临时申请案第62/595,800号及2018/03/05申请的美国正式申请案第15/911,529号的优先权及益处，该美国临时申请案及该美国正式申请案的内容以全文引用的方式并入本文中。
技术领域
本公开关于一种金属氧化物半导体(Metal-Oxide-Semiconductor，MOS)晶体管的接点电阻的计测方法，特别是关于一种从MOS晶体管的整体电阻取得接点电阻的计测方法。
背景技术
金属氧化物半导体晶体管具有串联连接的多个电阻源，包括源极接点的电阻、源极区的电阻、漏极区的电阻和漏极接点的电阻。对于评估一集成电路的性能来说。准确地测量源极接点、源极区、漏极区和源极接点的各个电阻值是至关重要的。
随着MOS晶体管栅极长度的缩小以继续追求更好地元件性能和更高地集成度，寄生源极和漏极电阻在MOS晶体管的模型建构和特性中变得十分重要。源极接点和漏极接点产生的寄生源极区电阻和漏极电阻可能会导致驱动电流的下降。因此，在取得集成电路的性能时，准确测量源极接点电阻与漏极接点电阻的是必要的。
上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
发明内容
本公开实施例提供一种MOS晶体管的接点电阻的计测方法，包括下列步骤：提供一MOS晶体管，该MOS晶体管包括：一基底、一栅极、一源极区和一漏极区，以及电连接到该源极区的一源极接点和电连接到该漏极区的一漏极接点；获得一源极接点电阻和一漏极接点电阻之间的一电阻差；获得该源极接点电阻和该漏极接点电阻的一电阻和；以及根据该源极接点电阻和该漏极接点电阻的该电阻和，与该源极接点电阻和该漏极接点电阻之间的该电阻差，计算该源极接点电阻和该漏极接点电阻。
在本公开实施例中，该计测方法还包括以正向配置操作该MOS晶体管，包括：将基底和源极接点接地；施加一组第一栅极电压到该栅极；以及当施加该组第一栅极电压到该栅极时，测量横跨该栅极和该源极接点的一组电位、横跨该漏极接点和该源极接点的一组电位和从该漏极接点到该源极接点的一组电流。
在本公开实施例中，该计测方法还包括以反向配置操作该MOS晶体管，包括：将基底和漏极接地；施加一组第二栅极电压到该栅极；以及当该组第二栅极电压施加到该栅极时，测量横跨该栅极和该漏极接点的一组电位、横跨该源极接点和该漏极接点的一组电位和从该源极接点到该漏极接点的一组电流。
在本公开实施例中，其中该源极接点电阻和该漏极接点电阻之间的该电阻差，由方程式(1)Vgs＝VgS+RSC*Idsn，和方程式(2)Vgd＝VgD+RDC*Idsi获得，其中Vgs是横跨该栅极和该源极接点的一电位；VgS是横跨该栅极和该源极区的一电位；RSC是该源极接点的该电阻；Idsn是从该漏极接点到该源极接点的该电流；Vgd是横跨该栅极和该漏极接点的一电位；VgD是横跨该栅极和该漏极区的一电位；RDC是该漏极接点的该电阻；Idsi是从该源极接点到该漏极接点的该电流。
在本公开实施例中，该源极接点电阻和该漏极接点电阻之间的该电阻差，是由一双变数方程式获得。
在本公开实施例中，该源极接点电阻和该漏极接点电阻的该电阻和，由方式程(3)Vds＝VDS+(RDC+RSC)*Idsn，和方程式(4)Vsd＝VSD+(RDC+RSC)*Idsi获得，其中Vds是横跨该栅极和该源极接点的一电位；VDS是横跨该漏极区和源极区的一电位；Vsd是横跨该源极接点和该漏极接点的一电位；VSD是横跨该源极区和该漏极区的一电位。
在本公开实施例中，该源极接点电阻和该漏极接点电阻的该电阻和，是以一双变数方程式形式计算。
在本公开实施例中，该双变数方程式是通过一曲线配适法，计算该源极接点电阻和该漏极接点电阻的该电阻和。
在本公开实施例中，该双变数方程式是通过一最小平方法，计算该源极接点电阻和该漏极接点电阻的该电阻和。
在本公开实施例中，通过求解该源极接点电阻和该漏极接点电阻的该电阻和的该双变数方程式，以及该源极接点电阻和该漏极接点电阻之间的该电阻差的该双变数方程式，计算该源极接点的该电阻和该漏极接点的该电阻。
本公开实施例提供一种MOS晶体管的接点电阻的计测方法。该计测方法使用由欧姆定律(Ohm's law)导出的四个方程式，估计MOS晶体管的源极接点电阻与漏极接点电阻。该计测方法可以估计单个MOS晶体管的源极接点电阻与漏极接点电阻，因此可以应用在各种半导体元件，例如垂直MOS晶体管、水平MOS晶体管等。该计测方法能够通过简单的方法论，从MOS晶体管的整体电阻中准确地取得源极接点电阻和漏极接点电阻，并且可以减轻寄生电阻的影响。因此，可准确地取得集成电路的性能。
相对地，传统方法使用复杂的测量技术，将电压和安培表连接到MOS晶体管，可能导致额外的寄生电阻。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得优选了解。构成本公开的权利要求标的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。
附图说明
参阅实施方式与权利要求合并考量附图时，可得以更全面了解本公开的公开内容，附图中相同的元件符号是指相同的元件。
图1A是一示意图，例示本公开实施例的MOS晶体管；
图1B是一剖视图，例示图1A的MOS晶体管；
图2是一等效电路图，例示图1A和图1B的MOS晶体管的等效电路图；
图3是一流程图，例示本公开实施例的MOS晶体管的接点电阻的计测方法；
图4A是一示意图，例示本公开实施例的MOS晶体管的正向配置；
图4B是一示意图，例示本公开实施例的MOS晶体管的反向配置。
图5是曲线图，例示本公开实施例的当施加不同电位到栅极时Rtot(Vds/Idsn)和1/(Vgs-VTn)间的关系。
附图标记列表
MOS 晶体管
10 基底
12 栅极
14 源极区
16 漏极区
18 源极接点
20 漏极接点
100 方法
110 步骤
120 步骤
130 步骤
140 步骤
Nb 基极节点
Nd 漏极节点
Ng 栅极节点
Ns 源极节点
RD 漏极区电阻
RDC 漏极接点电阻
RS 源极区电阻
RSC 源极接点电阻
Vg1 第一栅极电压
Vg2 第二栅极电压
具体实施方式
本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。
“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用“在实施例中”一语并非必须指相同实施例，然而可为相同实施例。
为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的优选实施例详述如下。然而，除了实施方式之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于实施方式的内容，而是由权利要求定义。
本公开一些实施例提供一种MOS晶体管的接点电阻的计测方法。该计测方法是设计以估计单个MOS晶体管的电路方案中，源极接点电阻与漏极接点电阻，因此可以应用在各种半导体元件。
图1A是一示意图，例示本公开实施例的MOS晶体管1。图1B是一剖视图，例示本公开实施例的MOS晶体管1。如图1A和图1B所示，MOS晶体管1包括基底10、栅极12、源极区14和漏极区16，电连接到源极区14的源极接点18，电连接到漏极区16的漏极接点20。MOS晶体管1还可以包括栅极12和基底10之间的一栅极氧化层(未示出)，以及源极区14与漏极区16之间的一通道(未标示)。
图2是一等效电路图，例示图1A和图1B的MOS晶体管的等效电路图。如图1A、图1B和图2所示，MOS晶体管1的等效电路包括电性串联的源极接点电阻RSC、源极区电阻RS、漏极区电阻RD和漏极接点电阻RDC。在本公开实施例中，MOS晶体管1的等效电路具有四个节点，包括基极节点Nb、栅极节点Ng、源极节点Ns和漏极节点Nd，其分别地向基底10、栅极12、源极接点18和漏极接点20提供信号、抑或由其接收信号。基极节点Nb电连接到基底10。栅极节点Ng电连接到栅极12。源极节点Ns电连接到源极接点18。漏极节点Nd电连接到漏极接点20。
图3是一流程图，例示本公开实施例的MOS晶体管的接点电阻的计测方法100。如图3所示，计测方法100从步骤110开始，其中提供一MOS晶体管；MOS晶体管包括：一基底、一栅极、一源极区和一漏极区，以及电连接到该源极区的一源极接点和电连接到该漏极区的一漏极接点。计测方法100继续进行步骤120，其中获得源极接触电阻和漏极接点电阻之间的电阻差。计测方法100继续进行步骤130，其中获得源极接触电阻和漏极接点电阻的电阻和。计测方法100继续进行步骤140，其中根据该电阻和与该电阻差，计算该源极接点电阻和该漏极接点电阻。
计测方法100仅是本公开的一个实施例，虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多步骤，并且以其他步骤或其组合替代上述的许多步骤。
计测方法100还包括以正向配置和反向配置操作MOS晶体管，并且测量正向配置和反向配置中的相关电位和电流。图4A和图4B是示意图，图4A例示MOS晶体管的正向配置，图4B例示MOS晶体管的反向配置。MOS晶体管如图1A、图1B和图4A所示，在正向配置中，将基底10和源极接点18接地。当MOS晶体管在正向配置时，通过一可调节的电源供应器，经由栅极节点Ng，施加一组不同电压值的第一栅极电压Vg1到栅极12。当施加此组第一栅极电压Vg1到栅极12时，可测量横跨栅极12和源极接点18的一组电位Vgs、横跨漏极接点20和源极接点18的一组电位Vds及从漏极接点20到源极接点18的一组电流Idsn。
如图1A、图1B和图4B所示，在反向配置中，将基底10和漏极接点20接地。当MOS晶体管在反向配置时，通过一可调节的电源供应器，经由栅极节点Ng，施加一组不同电压值的第二栅极电压Vg2到栅极12。当施加此组第二栅极电压Vg2到栅极12时，可测量横跨栅极12和漏极接点20的一组电位Vgd、横跨源极接点18和漏极接点20的一组电位Vsd及从源极接点18到漏极接点20的一组电流Isdi。
在本公开实施例中，在正向配置和(或)反向配置时，通过测量的电位和电流，并通过以下方程式(1)和(2)，可以获得源极接点电阻RSC和漏极接点电阻RDC之间的电阻差：
Vgs＝VgS+RSC*Idsn (1)；及
Vgd＝VgD+RDC*Idsi (2)，
其中：
Vgs是横跨该栅极和该源极接点的电位；
VgS是横跨该栅极和该源极区的电位；
RSC是该源极接点电阻；
Idsn是从该漏极接点到该源极接点的电流；
Vgd是横跨该栅极和该漏极接点的电位；
VgD是横跨该栅极和该漏极区的电位；
RDC是该漏极接点电阻；
Idsi是从该源极接点到该漏极接点的电流。
在本公开实施例中，通过以下计算获得源极接点电阻RSC和漏极接点电阻RDC之间的电阻差(RSC-RDC)：
方程式(2)减去方程式(1)，获得方程式(2)-1：
Vgs-Vgd＝(VgS+RSC*Idsn)-(VgD+RDC*Idsi) (2)-1；
在VgS-VTn＝VgD-VTi(其中VTn是正向配置的MOS晶体管的临界电压，VTi是反向配置的MOS晶体管的临界电压)的条件下，Idsn等于Idsi(亦即，Idsn＝Idsi)；因此，Idsn和Idsi可以用Ids来表示，以Ids替换Idsn和Idsi，获得方程式(2)-2：
Vgs-Vgd＝VgS-VgD+Ids(RSC-RDC) (2)-2；
以VTn-VTi替换VgS-VgD，获得方程式(2)-3：
Vgs-Vgd＝VTn-VTi+Ids(RSC-RDC) (2)-3；
导出方程(2)-3，获得方程式(a)：
Ids(RSC-RDC)＝(Vgs-Vgd)-(VTn-VTi) (a)；
因为Ids、Vgs、Vgd、VTn和VTi可以由测量MOS晶体管获得，并且已知，所以源极接点电阻RSC和漏极接点电阻RDC之间的电阻差(RSC-RDC)可以通过一双变数方程式的形式来获得。
在本公开实施例中，可以从以下方程式(3)和(4)获得源极接点电阻RSC和漏极接点电阻RDC的电阻和(RSC+RDC)：
Vds＝VDS+(RDC+RSC)*Idsn (3)；及
Vsd＝VSD+(RDC+RSC)*Idsi (4)，
其中：
Vds是横跨该漏极接点和该源极接点的电位；
VDS是横跨该漏极区和源极区的电位；
Vsd是横跨该源极接点和该漏极接点的电位；
VSD是横跨该源极区和该漏极区的电位。
在本公开实施例中，通过以下计算获得源极接点电阻RSC和漏极接点电阻RDC的电阻和(RSC+RDC)：
方程式(3)除以Idsn，获得：
Vds/Idsn＝VDS/Idsn+(RDC+RSC) (3)-1。
因为源极接点电阻RSC、源极区电阻RS、漏极区电阻RD和漏极接点电阻RDC电性串联，所以Idsn等于IDSn(其中IDSn是从漏极区到源极区的电流)；因此，IDSn和Idsi可以用IDS来表示；
在方程式(3)-1中以IDS替换Idsn，获得方程式(3)-2：
Vds/Idsn＝VDS/IDS+(RDC+RSC) (3)-2，
因为IDS可以从以下理论公式计算：IDS＝u*Cox(W/L)(Vgs-VTn)VDS，
其中：
u是载子迁移率；
Cox是MOS晶体管的栅极氧化物的每单位面积的电容；
W是MOS晶体管通道的宽度；以及
L是MOS晶体管通道的长度；
导出方程(2)-3，获得方程式(3)-3：
因为VDS明显大于Idsn*VTn，因此方程(1)可以重新写为：
VgS＝Vgs-Idsn*RSC≈Vgs (1)-1。
公式(3)-3中，以Vgs替换VgS以获得方程式(b)：
在本公开实施例中，可以使用获得方程式(b')类似的方法，导出方程式(4)。
在本公开实施例中，可以通过一曲线配适法(curve fitting method)来估计源极接点电阻RSC和漏极接点电阻RDC的电阻和(RSC+RDC)。举例而言，可以使用一组电位Vds、一组电位Vgs和一组电流Idsn作为数据，将方程式(b)或方程式(b')绘制成图以估计源极接点电阻RSC和漏极接点电阻RDC的电阻值和(RSC+RDC)。
图5是一曲线图，例示本公开实施例的当施加不同电位到栅极时，Rtot(Vds/Idsn)和1/(Vgs-VTn)之间的关系。如图5所示，当1/(Vgs-VTn)接近零时，也就是当Vgs接近无穷大时，源极接点电阻RSC和漏极接点电阻RDC的电阻和(RSC+RDC)为已知。因此，源极接点电阻RSC和漏极接点电阻RDC的电阻和(RSC+RDC)可以通过图中曲线的斜率与Y轴相交的点来估计。如此，源极接点电阻RSC和漏极接点电阻RDC的电阻和(RSC+RDC)可用双变数方程式的形式来获得。在本公开实施例中，源极接点电阻RSC和漏极接点电阻RDC的电阻和(RSC+RDC)可以通过另外的数学计算例如最小平方法来获得。
通过复杂的硅硬件测量到的电阻和大约为42613.5欧姆，透通本公开的方法测量源极接点电阻RSC和漏极接点电阻RDC的估计电阻和(RSC+RDC)约为49624欧姆，接近于通过复杂的硅硬件测量到的电阻和。
因为已获得源极接点电阻RSC和漏极接点电阻RDC的电阻和(RSC+RDC)与源极接点电阻RSC和漏极接点电阻RDC之间的电阻差(RSC-RDC)的方程式，通过求解两个变数的两个联立方程式，可以计算源极接点电阻RSC和漏极接点电阻RDC的个别值。
在本公开实施例中，可通过一处理单元例如电脑来实现此计算，并且将此计算存储在例如存储存储器元件的存储装置中。电压信号或电流信号的提供和测量可以通过简单的电压表或安培表的探测来实现。
本公开实施例提供一种MOS晶体管的接点电阻的计测方法。该计测方法使用由欧姆定律(Ohm's law)导出的四个方程式，估计MOS晶体管的源极接点电阻与漏极接点电阻。该计测方法可以估计单个MOS晶体管的源极接点电阻与漏极接点电阻，因此可以应用在各种半导体元件，例如垂直MOS晶体管、水平MOS晶体管等。该计测方法能够通过简单的方法论，从MOS晶体管的整体电阻中准确地取得源极接点电阻和漏极接点电阻，并且可以减轻寄生电阻的影响。因此，可准确地取得集成电路的性能。
相对地，传统方法使用复杂的测量技术，将电压和安培表连接到MOS晶体管，可能导致额外的寄生电阻。
本公开提供一种MOS晶体管的接点电阻的计测方法。该计测方法包括以下步骤：提供一MOS晶体管，该MOS晶体管包括：一基底、一栅极、一源极区和一漏极区，以及电连接到该源极区的一源极接点和电连接到该漏极区的一漏极接点；获得一源极接点电阻和一漏极接点电阻之间的一电阻差；获得该源极接点电阻和该漏极接点电阻的一电阻和；根据该源极接点电阻和该漏极接点电阻的该电阻和，与该源极接点电阻和该漏极接点电阻之间的该电阻差，计算该源极接点电阻和该漏极接点电阻。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本公开的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤是包含于本公开的权利要求内。

Claims (10)

1.一种MOS晶体管的接点电阻的计测方法，包括：
提供一MOS晶体管，包括：
一基底；
一栅极；
一源极区和一漏极区；
一源极接点，电连接到该源极区；以及
一漏极接点，电连接到该漏极区；
获得一源极接点电阻与一漏极接点电阻之间的一电阻差；
获得该源极接点电阻与该漏极接点电阻的一电阻和；以及
根据该电阻和与该电阻差，计算该源极接点电阻和该漏极接点电阻。
2.如权利要求1所述的计测方法，还包括：
以正向配置操作该MOS晶体管，包括：
将该基底与该源极接点接地；
施加一组第一栅极电压到该栅极；以及
当施加该组第一栅极电压到该栅极时，测量横跨该栅极和该源极接点的一组电位、横跨该漏极接点和该源极接点的一组电位和从该漏极接点到该源极接点的一组电流。
3.如权利要求2所述的计测方法，还包括：
以反向配置操作该MOS晶体管，包括：
将该基底与该漏极接点接地；
施加一组第二栅极电压到该栅极；以及
当该组第二栅极电压施加到该栅极时，测量横跨该栅极与该漏极接点的一组电位、横跨该源极接点与该漏极接点的一组电位以及从该源极接点到该漏极接点的一组电流。
4.如权利要求3所述的计测方法，其中该源极接点电阻与该漏极接点电阻之间的该电阻差，由以下方程式获得：
Vgs＝VgS+RSC*Idsn (1)；以及
Vgd＝VgD+RDC*Idsi (2)，
其中
Vgs是横跨该栅极和该源极接点的电位；
VgS是横跨该栅极和该源极的电位；
RSC是该源极接点电阻；
Idsn是从该漏极接点到该源极接点的电流；
Vgd是横跨该栅极和该漏极接点的电位；
VgD是横跨该栅极和该漏极区的电位；
RDC是该漏极接点的该电阻；
Idsi是从该源极接点到该漏极接点的电流。
5.如权利要求4所述的计测方法，其中该源极接点电阻与该漏极接点电阻之间的该电阻差，是以一双变数方程式的形式计算。
6.如权利要求5所述的计测方法，其中该源极接点电阻与该漏极接点电阻的该电阻和，由以下方式获得：
Vds＝VDS+(RDC+RSC)*Idsn (3)；以及
Vsd＝VSD+(RDC+RSC)*Idsi (4)，
其中
Vds是横跨该漏极接点和该源极接点的电位；
VDS是横跨该漏极区和源极区的电位；
Vsd是横跨该源极接点和该漏极接点的电位；
VSD是横跨该源极区和该漏极区的电位。
7.如权利要求6所述的计测方法，其中该源极接点电阻与该漏极接点电阻的该电阻和，是以一双变数方程式形式计算。
8.如权利要求7所述的计测方法，其中该双变数方程式是通过一曲线配适法，计算该源极接点电阻与该漏极接点电阻的该电阻和。
9.如权利要求7所述的计测方法，其中该双变数方程式是通过一最小平方法，计算该源极接点电阻与该漏极接点电阻的该电阻和。
10.如权利要求8所述的计测方法，其中通过求解该源极接点电阻与该漏极接点电阻的该电阻和的该双变数方程式，以及该源极接点电阻与该漏极接点电阻之间的该电阻差的该双变数方程式，计算该源极接点的该电阻和该漏极接点的该电阻。
CN201810652921.4A 2017-12-07 2018-06-22 一种mos晶体管的接点电阻的计测方法 Active CN109900965B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762595800P 2017-12-07 2017-12-07
US62/595,800 2017-12-07
US15/911,529 2018-03-05
US15/911,529 US10627442B2 (en) 2017-12-07 2018-03-05 Method for estimating resistances of a source contact and a drain contact of a MOS transistor

Publications (2)

Publication Number Publication Date
CN109900965A true CN109900965A (zh) 2019-06-18
CN109900965B CN109900965B (zh) 2021-09-21

Family

ID=66696054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810652921.4A Active CN109900965B (zh) 2017-12-07 2018-06-22 一种mos晶体管的接点电阻的计测方法

Country Status (3)

Country Link
US (1) US10627442B2 (zh)
CN (1) CN109900965B (zh)
TW (1) TWI687697B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116540048A (zh) * 2023-03-13 2023-08-04 长鑫存储技术有限公司 半导体测试方法及测试结构

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117517786A (zh) * 2022-07-28 2024-02-06 清华大学 场效应晶体管的接触电阻的测量方法
CN115358170A (zh) * 2022-08-17 2022-11-18 长鑫存储技术有限公司 接触电阻获取方法、装置、电子设备及存储介质

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2141390C (en) * 1994-02-11 2002-10-01 Henricus Ferdinandus Anna Verhaart Method for measuring a resistance value
CN1661812A (zh) * 2004-02-24 2005-08-31 崇贸科技股份有限公司 具有隔离结构的高电压ldmos晶体管
US20060237331A1 (en) * 2005-04-26 2006-10-26 Moritz Volker Detection of sealing by means of noise analysis
US20080054915A1 (en) * 2006-08-29 2008-03-06 Dongbu Hitek Co., Ltd. Semiconductor device and method for measuring analog channel resistance thereof
CN101377528A (zh) * 2007-08-27 2009-03-04 富士通株式会社 焊点的高灵敏度阻抗测量设备及其监控方法
US20090079446A1 (en) * 2007-09-25 2009-03-26 Texas Instruments Incorporated Method to Accurately Estimate the Source and Drain Resistance of a MOSFET
CN101414810A (zh) * 2007-10-16 2009-04-22 瑞昱半导体股份有限公司 一种晶体管电阻及其相关方法
CN101696992A (zh) * 2009-10-28 2010-04-21 上海宏力半导体制造有限公司 双极型晶体管的基区电阻的测量方法
US20100109683A1 (en) * 2008-10-31 2010-05-06 Elpida Memory, Inc. Semiconductor device
CN101769964A (zh) * 2008-12-29 2010-07-07 北大方正集团有限公司 测试封装后的场效应管的导通电阻的方法、装置及系统
CN103575998A (zh) * 2013-10-25 2014-02-12 中国科学院半导体研究所 一种无结晶体管的电阻测试方法
CN106872784A (zh) * 2017-03-01 2017-06-20 西安电子科技大学 Hemt器件欧姆接触区方块电阻的测试方法
CN106910531A (zh) * 2017-01-16 2017-06-30 电子科技大学 一种测量存储器内部存储单元电阻电路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006038599A (ja) * 2004-07-26 2006-02-09 Nec Electronics Corp 接触抵抗測定方法，接触抵抗測定装置，及び半導体ウェハー
US8479131B2 (en) * 2011-03-02 2013-07-02 International Business Machines Corporation Method of determining FET source/drain wire, contact, and diffusion resistances in the presence of multiple contacts
US8689166B2 (en) * 2012-04-25 2014-04-01 International Business Machines Corporation Modeling the total parasitic resistances of the source/drain regions of a multi-fin multi-gate field effect transistor
US9632115B2 (en) * 2013-05-14 2017-04-25 United Microelectronics Corp. Method for deriving characteristic values of MOS transistor

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2141390C (en) * 1994-02-11 2002-10-01 Henricus Ferdinandus Anna Verhaart Method for measuring a resistance value
CN1661812A (zh) * 2004-02-24 2005-08-31 崇贸科技股份有限公司 具有隔离结构的高电压ldmos晶体管
US20060237331A1 (en) * 2005-04-26 2006-10-26 Moritz Volker Detection of sealing by means of noise analysis
US20100060302A1 (en) * 2006-08-29 2010-03-11 Dongbu Hitek Co., Ltd. Semiconductor device and method for measuring analog channel resistance thereof
US20080054915A1 (en) * 2006-08-29 2008-03-06 Dongbu Hitek Co., Ltd. Semiconductor device and method for measuring analog channel resistance thereof
CN101377528A (zh) * 2007-08-27 2009-03-04 富士通株式会社 焊点的高灵敏度阻抗测量设备及其监控方法
US20090079446A1 (en) * 2007-09-25 2009-03-26 Texas Instruments Incorporated Method to Accurately Estimate the Source and Drain Resistance of a MOSFET
CN101414810A (zh) * 2007-10-16 2009-04-22 瑞昱半导体股份有限公司 一种晶体管电阻及其相关方法
US20100109683A1 (en) * 2008-10-31 2010-05-06 Elpida Memory, Inc. Semiconductor device
CN101769964A (zh) * 2008-12-29 2010-07-07 北大方正集团有限公司 测试封装后的场效应管的导通电阻的方法、装置及系统
CN101696992A (zh) * 2009-10-28 2010-04-21 上海宏力半导体制造有限公司 双极型晶体管的基区电阻的测量方法
CN103575998A (zh) * 2013-10-25 2014-02-12 中国科学院半导体研究所 一种无结晶体管的电阻测试方法
CN106910531A (zh) * 2017-01-16 2017-06-30 电子科技大学 一种测量存储器内部存储单元电阻电路
CN106872784A (zh) * 2017-03-01 2017-06-20 西安电子科技大学 Hemt器件欧姆接触区方块电阻的测试方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
邵丙铣 等: "《MOS集成电路的分析与设计》", 30 September 2002, 复旦大学出版社 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116540048A (zh) * 2023-03-13 2023-08-04 长鑫存储技术有限公司 半导体测试方法及测试结构
CN116540048B (zh) * 2023-03-13 2023-12-01 长鑫存储技术有限公司 半导体测试方法及测试结构

Also Published As

Publication number Publication date
US20190178931A1 (en) 2019-06-13
TW201937179A (zh) 2019-09-16
CN109900965B (zh) 2021-09-21
TWI687697B (zh) 2020-03-11
US10627442B2 (en) 2020-04-21

Similar Documents

Publication Publication Date Title
CN109900965A (zh) 一种mos晶体管的接点电阻的计测方法
CN103545349B (zh) 感测晶体管单元嵌入的电流感测晶体管
KR100940415B1 (ko) 배면 드레인 구조 웨이퍼의 온저항 측정방법
US9778311B2 (en) Semiconductor inspection apparatus
JP4549372B2 (ja) 漏れ電流測定方法及び装置
CN104808126B (zh) Mos晶体管的测试结构及测试方法
Bae et al. Extraction of Separated Source and Drain Resistances in Amorphous Indium–Gallium–Zinc Oxide TFTs Through $ C $–$ V $ Characterization
Sucre-González et al. A DC method to extract mobility degradation and series resistance of multifinger microwave MOSFETs
CN107037284A (zh) 测量以半导体为衬底的石墨烯微区迁移率的方法
US9945891B2 (en) Charge measuring device with integrated FET, capacitor, and charge accumulation device
CN105353000B (zh) 半导体器件及其检测方法
CN106951586B (zh) 一种考虑温度效应的射频mos器件的建模方法
Fan et al. Nonlinear parasitic capacitance modelling of high voltage power MOSFETs in partial SOI process
CN104716065B (zh) 金属氧化物半导体场效应晶体管电容‑电压特性修正方法
CN105510717A (zh) 一种获取平面型器件的接触电阻的方法
JPWO2019229593A5 (zh)
CN106842342B (zh) 电极测量影响自动校正型过套管电阻率测井方法和装置
KR102189444B1 (ko) 박막트랜지스터의 누설전류 측정방법
TWI306950B (en) Method for measuring intrinsic capacitances of a mos device
US7615991B2 (en) Method for measuring analog channel resistance of a semiconductor device having a gate, a source, a drain, a drain sense and a source sense
McAndrew et al. Robust parameter extraction for the R3 nonlinear resistor model for diffused and poly resistors
Dasgupta et al. Modeling DC, RF and noise behavior of GaN HEMTs using ASM-HEMT compact model
KR100729057B1 (ko) 반도체 소자의 플로팅 게이트를 이용한 정전 용량 측정방법
JPH0836020A (ja) Ｍｏｓｆｅｔの特性評価方法及び特性評価装置
CN105513984B (zh) Mos管的实际沟道长度的测试方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant