CN111859844A - 建模过程中的特征芯片选择方法以及器件模型建立方法 - Google Patents
建模过程中的特征芯片选择方法以及器件模型建立方法 Download PDFInfo
- Publication number
- CN111859844A CN111859844A CN201910344208.8A CN201910344208A CN111859844A CN 111859844 A CN111859844 A CN 111859844A CN 201910344208 A CN201910344208 A CN 201910344208A CN 111859844 A CN111859844 A CN 111859844A
- Authority
- CN
- China
- Prior art keywords
- test
- chip
- feature
- chips
- tested
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种建模过程中的特征芯片选择方法以及器件模型建立方法，所述特征芯片的选择方法包括：提供一建模测量用测试晶圆，所述测试晶圆上形成有多个芯片，每个芯片内形成有若干具有不同特征尺寸的至少一种器件；选择所述测试晶圆上若干芯片作为测试芯片，获得与多个具有特定特征尺寸的待测器件对应的多个测量值；选择所述多个测量值中数值位于中间位置或最接近平均值的测量值作为中间测量值；以所述中间测量值对应的待测器件所在的芯片作为具有该特定特征尺寸的待测器件的特征芯片。上述特征芯片的选择方法能够提高建模的准确性。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种建模过程中的特征芯片选择方法。
背景技术
在芯片设计过程中，需要依靠SPICE模型仿真结构来判断内存设计好坏。然而，随着内存的面积缩小，组件变化越来越多元化，精度要求也越来越高。为了设计高质量有竞争性的产品，需要SPICE模型提高建模仿真的精准度。
通过对每种器件进行各向参数的测量，建立器件模型。SPICE模型库中每种器件都有多个不同的关键尺寸，例如多种具有不同沟道宽度的晶体管。用于建模测量的晶圆上，每个裸芯片(DIE)上都会形成有具有各种特征特征尺寸的待测器件。对于其中一种器件的测量方法，通常是选择晶圆上的一个裸芯片作为该器件所有关键尺寸的特征芯片。
但是由于器件形成工艺的不均匀性，同一裸芯片上不同尺寸的器件并不能准确代表每一尺寸器件的电性特征，导致通过同一裸芯片上的器件建立的各特征尺寸的器件模型准确性较低。
如何提高器件模型的准确性，是目前亟待解决的问题。
发明内容
本发明所要解决的技术问题是，提高器件模型的准确性。
为解决上述问题，本发明提供一种建模过程中的特征芯片选择方法，提供一建模测量用测试晶圆，所述测试晶圆上形成有多个芯片，每个芯片内形成有若干具有不同特征尺寸的至少一种器件；选择所述测试晶圆上若干芯片作为测试芯片，获得与多个具有特定特征尺寸的待测器件对应的多个测量值；选择所述多个测量值中数值位于中间位置或最接近平均值的测量值作为中间测量值；以所述中间测量值对应的待测器件所在的芯片作为具有该特定特征尺寸的待测器件的特征芯片。
可选的，所述测试芯片的数量占测试晶圆上芯片总数的1/3～2/3。
可选的，所有的所述测试芯片均匀分布于所述测试晶圆上。
可选的，所述测试芯片围绕所述测试晶圆的圆心均匀分布。
可选的，获得所述多个测量值的方法包括：对各个测试芯片上具有特定特征尺寸的待测器件进行测量，获取所述多个测量值。
可选的，获得所述多个测量值的方法包括：对所有测试芯片上，所有器件均进行测量，选择各个芯片上具有特定特征尺寸的待测器件的测量值作为所述多个测试值。
可选的，所述测量包括单一电性测试。
可选的，所述测量包括至少两种以上电性测试；所述测量值为所有电性测试获得的电性测试值按照一定权重比例相加之和。
可选的，所述特征尺寸包括：沟道长度、沟道宽度、介质层厚度、电极层面积或电阻长度。
可选的，针对不同特征尺寸的待测器件，分别选择特征芯片。
可选的，对于相同特征尺寸的不同待测器件，分别选择特征芯片。
为解决上述问题，本发明的具体实施方式还提供一种器件模型建立方法，包括：采用上述任一项特征芯片选择方法，选择具有特定特征尺寸的特定器件所对应的特征芯片；对所述特征芯片上的特定特征尺寸的特定器件的各项参数进行测量，建立具有特定特征尺寸的特定器件的器件模型。
本发明的特征芯片选择方法，针对不同特征尺寸的器件，通过对多个测试芯片中的具有特定特征尺寸的待测器件进行测量，选择测量值的中间值对应的测试芯片作为该特定特征尺寸的待测器件的特征芯片，可以提高器件参数的准确性，从而提高建立的器件模型的准确性。
附图说明
图1为采用同一特征芯片上不同沟道长度的NMOS管的饱和阈值电压(Vtsat)随沟道长度变化的示意图；
图2为本发明一具体实施方式的特征芯片的选择方法的流程示意图；
图3为本发明一具体实施方式中测试芯片的选择示意图；
图4为本发明一具体实施方式中选择芯片上不同特征芯片的示意图；
图5为本发明一具体实施方式中不同沟道长度对应的多个特征芯片的NMOS管的饱和阈值电压随沟道长度变化的示意图。
具体实施方式
如背景技术中所述，现有的器件模型的准确性还有待进一步提高，主要都是由于，对于同一器件的多种特征尺寸均采用同一个特征芯片进行测量获得测量值而进行建模。
请参考图1，为采用同一特征芯片上不同沟道长度的NMOS管的饱和阈值电压(Vtsat)随沟道长度变化的示意图。
由图1中可见，同一特征芯片上，NMOS管的阈值电压随沟道长度的变化趋势是不规则的，如图1中圈出的测量值，明显偏离了饱和阈值电压随沟道长度变化的规律，该特征尺寸处对应的测试值明显不准确。而如果以该测试值对该特征尺寸的器件进行建模，自然会导致器件模型不准确，从而影响芯片设计的可靠性。
发明人针对上述问题，提出的新的特征芯片的选择方法，下面结合附图对本发明提供的建模过程中的特征芯片选择方法以及器件模型建立方法的具体实施方式做详细说明。
请参考图2，为本发明一具体实施方式的特征芯片的选择方法的流程示意图。
所述特征芯片的选择方法包括：步骤S201～S203。
步骤S201：提供一建模测量用测试晶圆，所述测试晶圆上形成有多个芯片，每个芯片内形成有若干具有不同特征尺寸的至少一种器件。
所述芯片上形成有多种半导体器件，例如NMOS、PMOS、电阻、电容等各种需要建立模型的半导体器件；并且，每一个芯片上对于同一种器件，会形成具有多种特征尺寸的同一种器件。所述特征尺寸通常为与器件性能密切相关的一维或二维的尺寸，包括：沟道长度、沟道宽度、介质层厚度、电极层面积或电阻长度，根据不同类型的器件，所述特征尺寸可以具有不同的定义。
例如，对于NMOS管，同一芯片上，会形成具有多个分别具有不同沟道长度的NMOS管，以分别建立具有不同沟道长度的NMOS器件模型；同样，对于同一沟道长度，还可以分别形成具有多种沟道宽度的NMOS器件。再例如，对于电容器，同一芯片上，会形成具有相同的电极面积，不同介质层厚度的电容器以及具有相同介质层厚度不同电极面积的电容器，以建立不同介质层厚度、电极面积的多种电容器模型。
通常，同一晶圆的每个芯片上形成的器件类型、特征尺寸等均相同。但是，由于晶圆尺寸较大，在对晶圆进行半导体工艺处理的过程中，由于负载效应或者工艺的不均匀性，会导致在不同晶圆位置处形成的形同的器件之间也会存在一定的差异性，在建立器件模型的过程中，需要找到能够准确保证器件特性的器件所在的芯片，也就是需要寻找到特定特征尺寸的待测器件所在的特征芯片。
步骤S202：选择所述测试晶圆上若干芯片作为测试芯片，获得与多个具有特定特征尺寸的待测器件对应的多个测量值。
同一片晶圆上，会同时形成很多各具有待测器件的芯片，可以将晶圆上所有芯片均作为待测芯片。当然，为了提高效率，也可以仅选择晶圆上部分的测试芯片作为待测晶圆。
请参考图3，在本发明的一个具体实施方式中，选择测试晶圆300上1/2总量的芯片作为测试芯片。为了使得选择的测试芯片能够代表测试晶圆300各个位置处形成的芯片，被选择的测试芯片302与未被选择的芯片301间隔排布，使得测试芯片均匀分布于测试晶圆300上。
在其他具体实施方式中，还可以以测试晶圆的圆心为中心，在围绕所述测试晶圆的圆心均匀分布的位置处选择测试芯片。所述测试芯片可以围绕测试晶圆的圆心以环状分布。
所述测试芯片的数量可以占据测试晶圆上芯片总数的1/3～2/3，以使得选择的测试芯片上的器件测量值，能够代表晶圆上所有芯片上的器件的测量值。
可以根据对模型准确性的要求以及测试效率的要求之间的平衡，合理选择测试芯片的数量，测试芯片数量越多，最终选择的特征芯片越准确。
测试芯片选定后，获取与多个具有特定特征尺寸的待测器件对应的多个测量值。例如，待测器件为NMOS管，特定的特征尺寸为沟道长度L1，需要获取各个测试芯片上沟道长度为L1的NMOS管的测量值。
所述测量值可以为各种电性测量值，例如饱和阈值电压、饱和电流、漏电流等。可以通过对测试芯片上的特定器件进行电性测试以获得对应的测量值。
在一个具体实施方式中，获得所述多个测量值的方法包括：对各个测试芯片上具有特定特征尺寸的待测器件进行测量，获取所述多个测量值。例如，所述测量值为饱和阈值电压时，对每个测试芯片上具有特定沟道长度L1的NMOS管进行饱和阈值电压的测量，获得多个测量值V1～Vn，n为测试芯片的数量。
在另一具体实施方式中，可以对所有测试芯片上的所有器件均进行测量，选择各个测试芯片上具有特定特征尺寸的待测器件的测量值作为所述多个测试值。例如，对测试芯片上，所有沟道长度的NMOS管、PMOS管等器件的饱和阈值电压均进行测量，获得对应的测量值，然后挑选出其中沟道长度为L1的NMOS管的饱和阈值电压测量值V1～Vn，n为测试芯片数量。该具体实施方式中，可以获取多种器件的不同特征尺寸的测量值，在选择器件的其他尺寸的特征芯片时，可以直接从上述测量值中，获取特定尺寸的待测器件的测量值，无需再次进行测量，可以提高效率。
上述具体实施方式中，所述测量值仅为单一电性测试的测量值。
在其他具体实施方式中，所述测量值还可以包括多种电性测试的测量值。具体的，对器件进行的测量包括至少两种以上电性测试，所述测量值为所有电性测试获得的电性测试值按照一定权重比例相加之和。例如，对每个测试芯片上具有特定沟道长度L1的NMOS管进行饱和阈值电压、饱和电流以及漏电流的测量，分别获得饱和阈值电压对应的测量值Vtsat、饱和电流Idsat以及漏电流Idleak，所述测量值T＝AVtsat+BIdsat+CIdleak，其中A+B+C＝1，A，B，C分别代表不同的电性测试占的权重比例。可以根据器件模型中，根据各电性参数重要性分配合适的权重比例。由于建立器件模型需要与器件相关的多个电性参数，因此，该具体实施方式中，同时考虑多个电性测试的电性测量值能够进一步提高器件模型的准确性。
在其他具体实施方式中，可以根据器件类型的不同，合理选择需要进行的电性测试和测量值的定义方式，以获得符合要求的所述多个测量值。
在选择不同器件或不同特征尺寸对应的特征芯片时，可以采用若干相同的测试芯片，也可以选择不同的测试芯片，在此不作限定。
步骤S203：选择所述多个测量值中数值位于中间位置的测量值作为中间测量值。
不同位置处的测试芯片上，即便是相同特征尺寸的待测器件，由于在晶圆上位置分布不同，由于工艺的不均匀性，也会导致器件的参数之间有一定的差异。将所述多个测量值按照大小排列，选择其中数值位于中间位置侧测量值作为中间测量值，以所述中间测量值代表该特定特征尺寸的器件的准确测量值。当具有奇数个测量值时，中间测量值为中间数；当具有偶数个测量值时，中间测量值可以选择位于中间大小的两个数值中的任意一个。
在另一具体实施方式中，还可以对所有的测量值进行算数平均，选择与平均值最接近的测量值作为中间测量值。
步骤S204：以所述中间测量值对应的待测器件所在的芯片作为具有该特定特征尺寸的待测器件的特征芯片。
确定中间测量值之后，该测量值对应的芯片则作为该待测器件的特定特征尺寸的特征芯片，可以对该芯片上的具有该特定特征尺寸的待测器件进行其他电性参数的测量，以获得该待测器件的其他电性参数，以尽量该待测器件的器件模型。
采用上述方法选择的特征芯片，能够准确代表对应器件的各项电性参数。
针对不同特征尺寸的待测器件，可以采用上述方法分别选择不同特征尺寸对应的特征芯片。请参考图4，在一个具体实施方式中，针对不同沟道长度为L1、L2和L3的NMOS器件，分别选择了各自的特征芯片401、特征芯片402以及特征芯片403。
对于相同特征尺寸的不同待测器件，也可以采用上述方法分别选择对应的特征芯片。例如，对于沟道尺寸均为L1、L2和L3的PMOS器件，分别选择了特征芯片404、特征芯片405和特征芯片406。
在其他具体实施地方中，也可能出现不同特征尺寸的相同器件，采用同一特征芯片的情况。
请参考图5，为本发明一具体实施方式中采用不同沟道长度的NMOS管所分别对应的多个特征芯片进行测量，获得的不同沟道长度的NMOS管的饱和阈值电压(Vtsat)随沟道长度变化的示意图。饱和阈值电压随沟道长度变化的趋势符合变化规律。上述方法选择的特征芯片更能准确表征各特征尺寸器件的特性参数。
本发明的具体实施方式还提供一种器件模型建立方法，包括：采用上述具体实施方式中的方法选择具有特定特征尺寸的特定器件所对应的特征芯片；对所述特征芯片上的特定特征尺寸的特定器件的各项参数进行测量，建立具有特定特征尺寸的特定器件的器件模型。
在一个具体实施方式中，请参考图5，分别选择了特征芯片401～403作为沟道长度为L1、L2和L3的NMOS器件的特征芯片，特征芯片404～406作为沟道长度为L1、L2和L3的PMOS器件的特征芯片。针对沟道长度为L1的NMOS器件，对特征芯片401上的沟道长度为L1的NMOS器件进行其他电性参数的测量，获得NMOS器件的其他电性参数，例如饱和电流、漏电流、导通电阻等，从而建立沟道长度为L1的NMOS器件的模型。
采用同样的方法，可以分别建立沟道长度为L2、L3的NMOS器件模型以及沟道长度为L1、L2和L3的PMOS器件模型。
上述具体实施方式的特征芯片选择方法，针对不同特征尺寸的器件，分别选择不同的特征芯片，从而可以提高器件参数的准确性。进而提高采用所述特征芯片建立的器件模型的准确性。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (12)
1.一种建模过程中的特征芯片选择方法，其特征在于，包括：
提供一建模测量用测试晶圆，所述测试晶圆上形成有多个芯片，每个芯片内形成有若干具有不同特征尺寸的至少一种器件；
选择所述测试晶圆上若干芯片作为测试芯片，获得与多个具有特定特征尺寸的待测器件对应的多个测量值；
选择所述多个测量值中数值位于中间位置或最接近平均值的测量值作为中间测量值；
以所述中间测量值对应的待测器件所在的芯片作为具有该特定特征尺寸的待测器件的特征芯片。
2.根据权利要求1所述的特征芯片选择方法，其特征在于，所述测试芯片的数量占测试晶圆上芯片总数的1/3～2/3。
3.根据权利要求1所述的特征芯片选择方法，其特征在于，所有的所述测试芯片均匀分布于所述测试晶圆上。
4.根据权利要求1所述的特征芯片选择方法，其特征在于，所述测试芯片围绕所述测试晶圆的圆心均匀分布。
5.根据权利要求1所述的特征芯片选择方法，其特征在于，获得所述多个测量值的方法包括：对各个测试芯片上具有特定特征尺寸的待测器件进行测量，获取所述多个测量值。
6.根据权利要求1所述的特征芯片选择方法，其特征在于，获得所述多个测量值的方法包括：对所有测试芯片上，所有器件均进行测量，选择各个芯片上具有特定特征尺寸的待测器件的测量值作为所述多个测试值。
7.根据权利要求5或6所述的特征芯片选择方法，其特征在于，所述测量包括单一电性测试。
8.根据权利要求5或6所述的特征芯片选择方法，其特征在于，所述测量包括至少两种以上电性测试；所述测量值为所有电性测试获得的电性测试值按照一定权重比例相加之和。
9.根据权利要求1所述的特征芯片选择方法，其特征在于，所述特征尺寸包括：沟道长度、沟道宽度、介质层厚度、电极层面积或电阻长度。
10.根据权利要求1所述的特征芯片选择方法，其特征在于，针对不同特征尺寸的待测器件，分别选择特征芯片。
11.根据权利要求1所述的特征芯片选择方法，其特征在于，对于相同特征尺寸的不同待测器件，分别选择特征芯片。
12.一种器件模型建立方法，其特征在于，包括：
采用如权利要求1至11中任一项特征芯片选择方法，选择具有特定特征尺寸的特定器件所对应的特征芯片；
对所述特征芯片上的特定特征尺寸的特定器件的各项参数进行测量，建立具有特定特征尺寸的特定器件的器件模型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910344208.8A CN111859844A (zh) | 2019-04-26 | 2019-04-26 | 建模过程中的特征芯片选择方法以及器件模型建立方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910344208.8A CN111859844A (zh) | 2019-04-26 | 2019-04-26 | 建模过程中的特征芯片选择方法以及器件模型建立方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111859844A true CN111859844A (zh) | 2020-10-30 |
Family
ID=72951753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910344208.8A Pending CN111859844A (zh) | 2019-04-26 | 2019-04-26 | 建模过程中的特征芯片选择方法以及器件模型建立方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111859844A (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101231670A (zh) * | 2007-01-25 | 2008-07-30 | 国际商业机器公司 | 产生模型的方法和装置 |
| CN104679960A (zh) * | 2015-03-13 | 2015-06-03 | 上海集成电路研发中心有限公司 | 一种射频变容器的统计建模方法 |
-
2019
- 2019-04-26 CN CN201910344208.8A patent/CN111859844A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101231670A (zh) * | 2007-01-25 | 2008-07-30 | 国际商业机器公司 | 产生模型的方法和装置 |
| CN104679960A (zh) * | 2015-03-13 | 2015-06-03 | 上海集成电路研发中心有限公司 | 一种射频变容器的统计建模方法 |
Non-Patent Citations (1)
| Title |
|---|
| 李强等: "ATC在先进工艺晶圆测试中的应用", 《集成电路应用》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8051398B2 (en) | Test method and system for characterizing and/or refining an IC design cycle | |
| US11162990B2 (en) | Calibration arrangement and method for deriving a resistance of a resistor | |
| US10153073B2 (en) | Integrated circuit (IC) including semiconductor resistor and resistance compensation circuit and related methods | |
| CN103063921A (zh) | 用于对电子电路的晶片进行测试的测试装置以及相关方法 | |
| US20140354325A1 (en) | Semiconductor layout structure and testing method thereof | |
| CN108051722A (zh) | 热载流子注入效应的寿命评估方法和系统 | |
| US10620258B2 (en) | Method of testing semiconductor device and method of manufacturing a semiconductor device including the testing method | |
| US20100076580A1 (en) | Semiconductor integrated circuit design method for determining thickness of wiring based on plural factors contributing to thickness of wiring | |
| CN113075531A (zh) | 芯片的测试方法 | |
| CN111859844A (zh) | 建模过程中的特征芯片选择方法以及器件模型建立方法 | |
| CN109541427B (zh) | 晶体管电性测试结构及测试方法 | |
| CN114676570A (zh) | 一种仿真模型确定方法、芯片分类方法和相关设备 | |
| CN111916444B (zh) | 用于指状结构鳍式场效应晶体管的电性解析版图 | |
| CN112230067B (zh) | 电阻测试结构及方法 | |
| US20070139034A1 (en) | Semiconductor Device and Testing Method Thereof, and Resistance Measurement Apparatus | |
| US7590507B2 (en) | Structure and method for monitoring variation within an active region of a semiconductor device using scaling | |
| US7764077B2 (en) | Semiconductor device including semiconductor evaluation element, and evaluation method using semiconductor device | |
| CN106249120A (zh) | 用于模型数据测试的中心晶片的挑选方法 | |
| CN116540048B (zh) | 半导体测试方法及测试结构 | |
| US20200003824A1 (en) | High accurate contact resistance measurement method using one or more diodes | |
| CN116011370A (zh) | 一种器件建模中最优器件的选取方法 | |
| US7440869B1 (en) | Mapping yield information of semiconductor dice | |
| CN102110626B (zh) | 确定晶圆中蛇形金属线的最小可测长度的方法 | |
| US9063193B2 (en) | Layout structure of electronic element and testing method of the same thereof | |
| CN114675159A (zh) | 工艺偏差检测电路与工艺偏差检测方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201030 |
|
| RJ01 | Rejection of invention patent application after publication |