CN113075531A - 芯片的测试方法 - Google Patents
芯片的测试方法 Download PDFInfo
- Publication number
- CN113075531A CN113075531A CN202110314426.4A CN202110314426A CN113075531A CN 113075531 A CN113075531 A CN 113075531A CN 202110314426 A CN202110314426 A CN 202110314426A CN 113075531 A CN113075531 A CN 113075531A
- Authority
- CN
- China
- Prior art keywords
- trimming
- gear
- chip
- analog
- gears
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 32
- 238000009966 trimming Methods 0.000 claims abstract description 193
- 238000004088 simulation Methods 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims description 17
- 238000004364 calculation method Methods 0.000 claims description 9
- 239000000523 sample Substances 0.000 claims description 4
- 238000005259 measurement Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000011218 segmentation Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Devices, Machine Parts, Or Other Structures Thereof (AREA)
Abstract
本发明提供了一种芯片的测试方法，包括：提供一芯片，选中所述芯片的任一模拟参数中的至少两个修调档位，测量得到每个选中的所述修调档位对应的模拟量；根据选中的所述修调档位及其对应的所述模拟量进行曲线拟合，以得到所述模拟参数的拟合公式；将所述模拟参数中未选中的所述修调档位带入所述拟合公式中，以得到未选中的所述修调档位对应的模拟量；根据所述芯片对应的所述模拟参数中的目标模拟量，在所述模拟参数中的所有修调档位对应的模拟量中找到所述目标模拟量以及所述目标模拟量对应的目标修调档位。本发明以解决现有技术中芯片的模拟参数修调效率和修调精度不能同时兼顾的问题。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种芯片的测试方法。
背景技术
芯片测试是半导体后道封装测试的第一站，目的是确保每个芯片能基本满足器件的特征或设计规格书。由于工艺变化会对芯片电路性能产生影响，而导致芯片的实际模拟量与目标模拟量出现偏差，因此在芯片的测试过程中，需要对芯片的模拟参数进行修调，在芯片制造时，通常将每一个模拟参数均设计出多个修调档位，然后在后期芯片测试时，在模拟参数的多个修调档位及其对应的模拟量中找到与目标模拟量最接近的模拟量，以及找到该模拟量对应的修调档位，进行修调。
在现有技术中，通常有两种方式对芯片的模拟参数进行修调，一是测量模拟参数的全部修调档位对应的模拟量，并找到最接近目标修调量对应的目标修调档位，再利用目标修调档位对芯片的模拟参数进行修调；此种修调方式，虽然修调精度高，但是需要对所有修调档位进行测量导致测量时间长，修调效率低。
二是选择模拟参数中的一个修调档位进行测量，得到对应的模拟量后，再根据芯片设计时提供的设计修调表，估算得到目标修调档位以对芯片的模拟参数进行修调；此种修调方式，虽然修调效率高，但是只选取一个修调档位进行测量后根据设计修调表估算得到目标修调档位，修调精度低且修调误差大。
发明内容
本发明的目的在于提供一种芯片的测试方法，以解决现有技术中芯片的模拟参数修调效率和修调精度不能同时兼顾的问题。
为了达到上述目的，本发明提供了一种芯片的测试方法，包括：
提供一芯片，选中所述芯片的任一模拟参数中的至少两个修调档位，测量得到每个选中的所述修调档位对应的模拟量；
将选中的所述修调档位及其对应的所述模拟量进行曲线拟合，以得到所述模拟参数的拟合公式；
将所述模拟参数中未选中的所述修调档位带入所述拟合公式中，以得到未选中的所述修调档位对应的模拟量；以及，
将所述模拟参数中与一目标模拟量最接近的模拟量对应的修调档位作为目标修调档位。
可选的，所述模拟参数包括电压、电流或频率。
可选的，所述模拟参数的修调档位具有4个～128个。
可选的，选中的所述修调档位是相邻的修调档位或不相邻的修调档位。
可选的，将选中的所述修调档位及其对应的所述模拟量进行曲线拟合，以得到所述模拟参数的拟合公式的步骤包括：
以选中的所述修调档位为x变量，以选中的所述修调档位对应的模拟量为y变量进行曲线拟合得到拟合线；以及，
将表征所述拟合线的计算式作为所述拟合公式。
可选的，将选中的所述修调档位及其对应的所述模拟量进行曲线拟合，以得到所述模拟参数的拟合公式的步骤包括：
将所述模拟参数的所有修调档位进行分段，在每段中均至少包含两个选中的所述修调档位，将每段中的选中的所述修调档位及其对应的模拟量进行曲线拟合，以得到每段的拟合公式。
可选的，将所述模拟参数中未选中的所述修调档位带入所述拟合公式中时，将所述模拟参数中未选中的所述修调档位带入对应段中的拟合公式中。
可选的，选中的所述修调档位的数量至少为3个。
可选的，将选中的所述修调档位至少分成两段。
可选的，利用探针卡对所述芯片进行测量，以得到所述模拟参数中选中的所述修调档位对应的模拟量。
在本发明提供的一种芯片的测试方法中，提供一芯片，选中芯片的任一模拟参数中的至少两个修调档位，测量得到每个选中的修调档位对应的模拟量；再将选中的修调档位及其对应的模拟量进行曲线拟合，以得到模拟参数的拟合公式；将模拟参数中未选中的修调档位带入拟合公式中，以得到未选中的修调档位对应的模拟量；将模拟参数中与一目标模拟量最接近的模拟量对应的修调档位作为目标修调档位，从而对芯片的模拟参数进行修调；在本发明中，不需要对模拟参数中的所有修调档位进行测量，节约修调时间，提高修调效率；并且利用选中的多个修调档位及其对应的模拟量进行曲线拟合，得到拟合公式，再计算得到模拟参数中未选中的修调档位的模拟量，比对照设计修调表去估算修调档位更加的精准，提高修调精度。
附图说明
图1为本发明一实施例提供的芯片的测试方法的流程图。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图1为本实施例提供的芯片的测试方法的流程图。本实施例提供了一种芯片的测试方法，用于解决现有技术中芯片的模拟参数修调效率和修调精度不能同时兼顾的问题。请参考图1，所述芯片的测试方法包括：
步骤S1：提供一芯片，选中芯片的任一模拟参数中的至少两个修调档位，测量得到每个选中的修调档位对应的模拟量；
步骤S2：将选中的修调档位及其对应的模拟量进行曲线拟合，以得到模拟参数的拟合公式；
步骤S3：将模拟参数中未选中的修调档位带入拟合公式中，以得到未选中的修调档位对应的模拟量；以及，
步骤S4：将模拟参数中与一目标模拟量最接近的模拟量对应的修调档位作为目标修调档位。
下面对本实施例提供的芯片的测试方法进行更详细的阐述。
执行步骤S1：提供一芯片，选中芯片的任一模拟参数中的至少两个修调档位，测量得到每个选中的修调档位对应的模拟量。
具体的，提供一芯片，对芯片的模拟参数进行修调，在本实施例中，芯片的模拟参数包括电压、电流或频率，但不限于此，也可为芯片的其它模拟参数。在芯片设计时，会将芯片的每一个模拟参数均设计出多个修调档位，以便于在后续芯片测试时，对模拟参数进行修调测试。在本实施例中，修调档位具有4个～128个，但不限于此范围，具体修调档位的数量依照芯片而定。
选中芯片的任一模拟参数中的至少两个修调档位，选中的修调档位是相邻的修调档位或不相邻的修调档位，然后测量得到每个选中的修调档位对应的模拟量。具体测量过程是将芯片放置于探针台上，将模拟参数中选中的修调档位依次调入至测试机中，利用探针卡对芯片进行测量，以得到模拟参数中选中的修调档位对应的模拟量。
执行步骤S2：将选中的修调档位及其对应的模拟量进行曲线拟合，以得到模拟参数的拟合公式。
具体的，将选中的修调档位及其对应的模拟量进行曲线拟合，以得到模拟参数的拟合公式，具体步骤是以选中的修调档位为x变量，以选中的修调档位对应的模拟量为y变量进行曲线拟合得到拟合线；以及，将表征拟合线的计算式作为拟合公式。在本实施例中，选中的修调档位的数量至少为2个，若模拟参数的修调档位较多时，为了保证修调精度，应多选择几个修调档位进行测量，再进行拟合以得到精度较高的拟合曲线。
进一步地，为了更准确的知道阶段型的量变，比如芯片在低电压阶段的时候，芯片的模拟参数受工艺影响较大；而在高电压阶段的时候，芯片的模拟参数受工艺影响较小。因此将模拟参数的所有修调档位进行分段，在每段中均至少包含两个选中的修调档位，将每段中的选中的修调档位及其对应的模拟量进行曲线拟合，以得到每段的拟合公式。每一段的拟合的步骤均是以选中的修调档位为x变量，以选中的修调档位对应的模拟量为y变量进行曲线拟合得到拟合线；以及，将表征拟合线的计算式作为拟合公式，分段拟合得到的每一段的拟合公式会有差异，以使计算得到的模拟量更加准确。在本实施例中，将选中的修调档位至少分成两段，具体示实际情况而定。在本实施例中，将模拟参数的所有修调档位进行分段，分段有两种情况：一是分段后，相邻两段中有一个修调档位重叠位于两段中，这个重叠的修调档位为选中的修调档位，此时选中的修调档位的数量至少为3个；而是分段后，每一段的修调档位均不重叠，此时选中的修调档位的数量至少为4个。
执行步骤S3：将模拟参数中未选中的修调档位带入拟合公式中，以得到未选中的修调档位对应的模拟量。
具体的，将模拟参数中未选中的修调档位带入拟合公式中，计算以得到未选中的修调档位对应的模拟量，在执行步骤S3后就得知了所有修调档位的模拟量。若是分段拟合，则将模拟参数中未选中的修调档位带入拟合公式中时，将模拟参数中未选中的修调档位带入对应段中的拟合公式中，以得到未选中的修调档位对应的模拟量，比如分了3段，则把第一段中未选中的修调档位带入第一段的拟合公式中，第二段中未选中的修调档位带入第二段的拟合公式中，第三段中未选中的修调档位带入第三段的拟合公式中。
执行步骤S4：将模拟参数中与一目标模拟量最接近的模拟量对应的修调档位作为目标修调档位。
具体的，根据模拟参数对应的目标模拟量，模拟参数对应的目标模拟量即修调得到的模拟值。由于实际测试得到的模拟量可能会与理想中的目标模拟量存在些许误差，在前面步骤得知模拟参数中的所有修调档位及对应的模拟量后，将模拟参数中的所有修调档位对应的模拟量与目标模拟量进行对比，以在模拟参数中找到与一目标模拟量最接近的模拟量，并将该模拟量对应的修调档位作为目标修调档位，以此目标修调档位对芯片的模拟参数进行修调。
为了更清楚得知本发明提供的芯片的测试方法，以芯片的电压模拟参数修调为例，假设电压模拟参数的修调档位为1档～16档，电压的目标模拟量为1.5V。
首先在16档修调档位中选择至少两档修调档位进行测量，以得到选中的修调档位对应的电压模拟量。假设选择第3档、第8档和第12档进行测量，以得到第3档、第8档和第12档对应的电压模拟量。
再根据第3档、第8档和第12档及第3档、第8档和第12档对应的电压模拟量，构成3组数据进行曲线拟合，拟合的方式有两种：第一种是将3组数据一并进行拟合以得到一个拟合公式；第二种是以第8档为中间档位进行分段拟合，分为二段，第8档为二段重叠的修调档位，每一段包括2个修调档位；第一段根据第3档和第8档及第3档和第8档对应的电压模拟量进行拟合，以得到1档～8档的拟合公式；第二段根据第8档和第12档及第8档和第12档对应的电压模拟量进行拟合，以得到8档～16档的拟合公式。这两种拟合方式相对，第二种拟合方式采用分段拟合能够较好的分析不同段的变化量，计算得到的模拟量会更准确。
然后对于第一种拟合方式是将1档～16档中除去第3档、第8档和第12档的其它修调档位带入第一种拟合方式得到的拟合公式中，以得到1档～16档中所有修调档位对应的模拟量。对于第二种拟合方式是将1档～8档中除去第3档和第8档的其它修调档位带入到1档～8档的拟合公式中，以计算得到1档～8档中所有修调档位对应的模拟量；再将8档～16档中除去第8档和第12档的其它修调档位带入到8档～16档的拟合公式中，以计算得到8档～16档中所有修调档位对应的模拟量，最终得到1档～16档中所有修调档位对应的模拟量。
根据1档～16档中所有修调档位对应的模拟量与电压的目标模拟量1.5V对比，在1档～16档中所有修调档位对应的模拟量中找到最接近1.5V的模拟量，再找到最接近1.5V的模拟量对应的修调档位作为目标修调档位，以此目标修调档位对芯片的电压模拟参数进行修调。
综上，在本发明提供的一种芯片的测试方法中，提供一芯片，选中芯片的任一模拟参数中的至少两个修调档位，测量得到每个选中的修调档位对应的模拟量；再将选中的修调档位及其对应的模拟量进行曲线拟合，以得到模拟参数的拟合公式；将模拟参数中未选中的修调档位带入拟合公式中，以得到未选中的修调档位对应的模拟量；将模拟参数中与一目标模拟量最接近的模拟量对应的修调档位作为目标修调档位，从而对芯片的模拟参数进行修调；在本发明中，不需要对模拟参数中的所有修调档位进行测量，节约修调时间，提高修调效率；并且利用选中的多个修调档位及其对应的模拟量进行曲线拟合，得到拟合公式，再计算得到模拟参数中未选中的修调档位的模拟量，比对照设计修调表去估算修调档位更加的精准，提高修调精度。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种芯片的测试方法，其特征在于，包括：
提供一芯片，选中所述芯片的任一模拟参数中的至少两个修调档位，测量得到每个选中的所述修调档位对应的模拟量；
将选中的所述修调档位及其对应的所述模拟量进行曲线拟合，以得到所述模拟参数的拟合公式；
将所述模拟参数中未选中的所述修调档位带入所述拟合公式中，以得到未选中的所述修调档位对应的模拟量；以及，
将所述模拟参数中与一目标模拟量最接近的模拟量对应的修调档位作为目标修调档位。
2.如权利要求1所述的芯片的测试方法，其特征在于，所述模拟参数包括电压、电流或频率。
3.如权利要求1或2所述的芯片的测试方法，其特征在于，所述模拟参数的修调档位具有4个～128个。
4.如权利要求1所述的芯片的测试方法，其特征在于，选中的所述修调档位是相邻的修调档位或不相邻的修调档位。
5.如权利要求1所述的芯片的测试方法，其特征在于，将选中的所述修调档位及其对应的所述模拟量进行曲线拟合，以得到所述模拟参数的拟合公式的步骤包括：
以选中的所述修调档位为x变量，以选中的所述修调档位对应的模拟量为y变量进行曲线拟合得到拟合线；以及，
将表征所述拟合线的计算式作为所述拟合公式。
6.如权利要求1所述的芯片的测试方法，其特征在于，将选中的所述修调档位及其对应的所述模拟量进行曲线拟合，以得到所述模拟参数的拟合公式的步骤包括：
将所述模拟参数的所有修调档位进行分段，在每段中均至少包含两个选中的所述修调档位，将每段中的选中的所述修调档位及其对应的模拟量进行曲线拟合，以得到每段的拟合公式。
7.如权利要求6所述的芯片的测试方法，其特征在于，将所述模拟参数中未选中的所述修调档位带入所述拟合公式中时，将所述模拟参数中未选中的所述修调档位带入对应段中的拟合公式中。
8.如权利要求6所述的芯片的测试方法，其特征在于，选中的所述修调档位的数量至少为3个。
9.如权利要求8所述的芯片的测试方法，其特征在于，将选中的所述修调档位至少分成两段。
10.如权利要求1所述的芯片的测试方法，其特征在于，利用探针卡对所述芯片进行测量，以得到所述模拟参数中选中的所述修调档位对应的模拟量。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110314426.4A CN113075531A (zh) | 2021-03-24 | 2021-03-24 | 芯片的测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110314426.4A CN113075531A (zh) | 2021-03-24 | 2021-03-24 | 芯片的测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113075531A true CN113075531A (zh) | 2021-07-06 |
Family
ID=76610105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110314426.4A Pending CN113075531A (zh) | 2021-03-24 | 2021-03-24 | 芯片的测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113075531A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113419589A (zh) * | 2021-07-13 | 2021-09-21 | 上海艾为电子技术股份有限公司 | 电路参量的修调方法、修调电路、芯片、电子设备 |
| CN116204030A (zh) * | 2023-03-16 | 2023-06-02 | 普冉半导体(上海)股份有限公司 | 参考电压的修调方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5642298A (en) * | 1994-02-16 | 1997-06-24 | Ade Corporation | Wafer testing and self-calibration system |
| US20070079197A1 (en) * | 2005-10-04 | 2007-04-05 | Boerstler David W | Apparatus and method for automatically self-calibrating a duty cycle circuit for maximum chip performance |
| CN105551993A (zh) * | 2015-12-23 | 2016-05-04 | 上海威伏半导体有限公司 | 一种晶圆参数的修调方法及装置 |
| CN108387837A (zh) * | 2018-02-24 | 2018-08-10 | 上海华力微电子有限公司 | 芯片的测试方法 |
-
2021
- 2021-03-24 CN CN202110314426.4A patent/CN113075531A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5642298A (en) * | 1994-02-16 | 1997-06-24 | Ade Corporation | Wafer testing and self-calibration system |
| US20070079197A1 (en) * | 2005-10-04 | 2007-04-05 | Boerstler David W | Apparatus and method for automatically self-calibrating a duty cycle circuit for maximum chip performance |
| CN105551993A (zh) * | 2015-12-23 | 2016-05-04 | 上海威伏半导体有限公司 | 一种晶圆参数的修调方法及装置 |
| CN108387837A (zh) * | 2018-02-24 | 2018-08-10 | 上海华力微电子有限公司 | 芯片的测试方法 |
Non-Patent Citations (1)
| Title |
|---|
| 李庆海，陶本藻编著: "概率统计原理和在测量中的应用", 30 June 1990, 测绘出版社, pages: 321 - 322 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113419589A (zh) * | 2021-07-13 | 2021-09-21 | 上海艾为电子技术股份有限公司 | 电路参量的修调方法、修调电路、芯片、电子设备 |
| CN116204030A (zh) * | 2023-03-16 | 2023-06-02 | 普冉半导体(上海)股份有限公司 | 参考电压的修调方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113075531A (zh) | 芯片的测试方法 | |
| CN103608690B (zh) | 测试设备校准 | |
| CN107481765B (zh) | 闪存芯片的修调测试方法及修调测试装置 | |
| CN108387837B (zh) | 芯片的测试方法 | |
| CN112462312B (zh) | 一种用于芯片测试机的自动校准方法及其应用 | |
| CN103969614B (zh) | 一种数字万用表的校准方法 | |
| CN113342906B (zh) | 一种对晶圆量测数据分布形态的分类方法以及装置 | |
| CN103475369B (zh) | 基于信号源误差一次性校准识别的高精度adc测试方法 | |
| CN101271143B (zh) | 一种热载流子注入测试mos器件的方法 | |
| CN114252798A (zh) | 大电流脉冲电源输出校准方法、装置及电子设备 | |
| CN112649719A (zh) | 一种芯片中线性稳压器的测试方法、装置以及设备 | |
| CN104931785B (zh) | 一种基于众数法的pcb特性阻抗的测试方法 | |
| CN108051722A (zh) | 热载流子注入效应的寿命评估方法和系统 | |
| CN112731241B (zh) | 晶圆测试机台的校准工具和校准方法 | |
| US20060176048A1 (en) | Generation and use of calibration data for automated test equipment | |
| CN110554273A (zh) | 一种pcba短路点的检测方法 | |
| CN109541427B (zh) | 晶体管电性测试结构及测试方法 | |
| US20060226860A1 (en) | Compensation board for measurement using prober, program and recording media therefor | |
| CN101246830A (zh) | 修正半导体引脚测试电压来校正输出电流的方法 | |
| CN114676570A (zh) | 一种仿真模型确定方法、芯片分类方法和相关设备 | |
| CN113450867B (zh) | 形成用于存储器测试的数据库的方法及存储器测试方法 | |
| CN115856585B (zh) | Wat测试机台的参数确定方法 | |
| CN112989743B (zh) | 一种验证电容失配测试结果的系统及方法 | |
| CN113189403B (zh) | 一种自适应正交解调方法 | |
| CN109270420B (zh) | 晶圆测试的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |