CN108387837A - 芯片的测试方法 - Google Patents

芯片的测试方法 Download PDF

Info

Publication number
CN108387837A
CN108387837A CN201810157468.XA CN201810157468A CN108387837A CN 108387837 A CN108387837 A CN 108387837A CN 201810157468 A CN201810157468 A CN 201810157468A CN 108387837 A CN108387837 A CN 108387837A
Authority
CN
China
Prior art keywords
amount
trimming
chip
sequence
optimal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810157468.XA
Other languages
English (en)
Other versions
CN108387837B (zh
Inventor
朱岚
郑鹏飞
李强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201810157468.XA priority Critical patent/CN108387837B/zh
Publication of CN108387837A publication Critical patent/CN108387837A/zh
Application granted granted Critical
Publication of CN108387837B publication Critical patent/CN108387837B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供了一种芯片的测试方法，首先将修调量序列中的修调量从小到大依次写入一个芯片，以找出这块芯片的最优修调量，接下来将已测得的所有芯片的最优修调量的平均值取整作为写入下一块芯片的起始修调量，然后沿着平均修调量两侧交替写入修调量，不用再从小到大依次写入，可以用更少的时间找到后续芯片的最优修调量，所获得的测试结果更具可靠性和稳定性，并减少了测试的时间，提高程序测试效率。

Description

芯片的测试方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种芯片的测试方法。
背景技术
随着集成电路工艺和设计技术的发展，电路性能要求也越来越高，但电路性能通常会受到半导体制造工艺的影响，例如电流镜失配、电阻绝对偏差、电阻的温度系数、电阻电容失配、晶体管失配、由封装应力引入的漂移和输入失调电压等方面，而且这些误差是随机性的，因此为了提高集成电路的精度，需要对芯片进行修调测试。
在芯片的修调测试中，需要根据测试数据选取合适的修调值，实际中可能有较多的修调值，传统的修调测试采用的方法是每颗芯片的修调值统一从0开始扫向末尾值，直至找到合适的修调值，这种修调测试方法耗时较长，在几十个或上百个修调值中选出一个较好的修调值，需要花费大量时间和精力，导致制造时间和成本上升。
发明内容
本发明的目的在于提供一种芯片的测试方法，以解决现有的芯片测试需要花费大量的时间和精力，导致制造时间和成本上升等问题。
为了达到上述目的，本发明提供了一种芯片的测试方法，所述芯片的测试方法包括：
L1：提供晶圆并确定一修调量序列，所述晶圆中形成有j个芯片，其中j>1，j为整数，执行步骤L2；
L2：将所述修调量序列中的修调量从小到大依次写入第i芯片，以确定所述第i芯片的最优修调量，其中，0<i<j，i为整数，执行步骤L3；
L3：将所述第i芯片的最优修调量作为写入第i+1芯片的起始修调量，再将所述修调量序列中的修调量沿着所述第i的芯片的最优修调量的两侧交替写入第i+1芯片，以确定所述第i+1芯片的最优修调量，执行步骤L4；
L4：计算所有已测得的最优修调量的平均值并取整，得到平均修调量，执行步骤L5；
L5：将所述平均修调量作为写入第i+2芯片的起始修调量，再将所述修调量序列中的修调量沿着所述平均修调量的两侧交替写入第i+2芯片，以确定所述第i+2芯片的最优修调量，执行步骤L6；
L6：令i＝i+1，并执行步骤L4，直至j个芯片均测试完毕。
可选的，所述修调量序列与一模拟量序列呈对应关系，所述修调量序列中的修调量与所述模拟量序列中的模拟量一一对应。
可选的，所述修调量序列中相邻两个修调量之间间隔第一阈值。
可选的，所述模拟量序列中相邻两个模拟量之间的间隔固定或者不固定。
可选的，所述模拟量序列包括电压序列、电流序列中的至少一种。
可选的，所述修调量序列为0-31，并且所述第一阈值为1。
可选的，所述模拟量序列为0.4V-0.72V。
可选的，所述芯片的测试方法还包括：将每个芯片的最优修调量保存在数据文件中。
可选的，所述最优修调量和所述平均修调量均为所述修调序列中的修调量。
可选的，将所述修调量序列中的所有修调量分别写入所述芯片后，若均无法确认所述芯片的最优修调量，则所述芯片不合格。
在本发明提供的芯片的测试方法中，包括L1：提供晶圆并确定一修调量序列，所述晶圆中形成有j个芯片，其中j>1，j为整数，执行步骤L2；L2：将所述修调量序列中的修调量从小到大依次写入第i芯片，以确定所述第i芯片的最优修调量，其中，0<i<j，i为整数，执行步骤L3；L3：将所述第i芯片的最优修调量作为写入第i+1芯片的起始修调量，再将所述修调量序列中的修调量沿着所述第i的芯片的最优修调量的两侧交替写入第i+1芯片，以确定所述第i+1芯片的最优修调量，执行步骤L4；L4：计算所有已测得的最优修调量的平均值并取整，得到平均修调量，执行步骤L5；L5：将所述平均修调量作为写入第i+2芯片的起始修调量，再将所述修调量序列中的修调量沿着所述平均修调量的两侧交替写入第i+2芯片，以确定所述第i+2芯片的最优修调量，执行步骤L6；L6：令i＝i+1，并执行步骤L4，直至j个芯片均测试完毕。本发明提供的芯片的测试方法首先将修调量序列中的修调量从小到大依次写入一个芯片，以找出这块芯片的最优修调量，接下来将已测得的所有芯片的最优修调量的平均值取整作为写入下一块芯片的起始修调量，然后沿着平均修调量两侧交替写入修调量，不用再从小到大依次写入，可以用更少的时间找到后续芯片的最优修调量，所获得的测试结果更具可靠性和稳定性，并减少了测试的时间，提高了程序测试效率。
附图说明
图1为本发明实施例提供的芯片的测试方法的流程图；
图2为本发明实施例提供的测试第i芯片以确定第i芯片的最优修调量的方法；
图3为本发明实施例提供的测试第i+1芯片以确定第i+1芯片的最优修调量的方法。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
参阅图1，其为本实施例提供的芯片的测试方法的流程图，如图1所示，所述芯片的测试方法包括：
S1：提供晶圆并确定一修调量序列，所述晶圆中形成有j个芯片，其中j>1，j为整数，执行步骤S2；
S2：将所述修调量序列中的修调量从小到大依次写入第i芯片，以确定所述第i芯片的最优修调量，其中，0<i<j，i为整数，执行步骤S3；
S3：将所述第i芯片的最优修调量作为写入第i+1芯片的起始修调量，再将所述修调量序列中的修调量沿着所述第i的芯片的最优修调量的两侧交替写入第i+1芯片，以确定所述第i+1芯片的最优修调量，执行步骤S4；
S4：计算所有已测得的最优修调量的平均值并取整，得到平均修调量，执行步骤S5；
S5：将所述平均修调量作为写入第i+2芯片的起始修调量，再将所述修调量序列中的修调量沿着所述平均修调量的两侧交替写入第i+2芯片，以确定所述第i+2芯片的最优修调量，执行步骤S6；
S6：令i＝i+1，并执行步骤S4，直至j个芯片均测试完毕。
本实施例提供的芯片的测试方法首先将修调量序列中的修调量从小到大依次写入一个芯片，以找出这块芯片的最优修调量，接下来将已测得的所有芯片的最优修调量的平均值取整作为写入下一块芯片的起始修调量，然后沿着平均修调量两侧交替写入修调量，不用再从小到大依次写入，可以用更少的时间找到后续芯片的最优修调量，所获得的测试结果更具可靠性和稳定性，并减少了测试的时间，提高程序测试效率。
首先，提供待测试的晶圆，所述晶圆中形成有j个芯片，其中j>1，j为整数，所述j个芯片中形成有各类器件结构和电路结构，本实施例中，所述芯片为Flash芯片(闪存)，接下来，对所述晶圆中的芯片进行模拟量修调测试(Trimming)。
具体的，根据所述芯片的工艺参数确定一修调量序列，所述修调量序列中包含m(m>1)个修调量，并且所述修调量序列具有一固定的步进，即，每相邻的两个修调量之间间隔第一阈值k，例如，所述修调量序列为0-31之间的整数(所述修调量为0、1、2….31)，步进为1(第一阈值k＝1)。所述修调量序列与一模拟量序列呈对应关系，所述模拟量序列中也包含m个模拟量，并且所述模拟量序列可以具有一固定的步进，即，每相邻的两个模拟量之间间隔第二阈值h；或者，所述模拟量序列中相邻两个模拟量之间的间隔也可以是不固定的。本实施例中，所述模拟量序列为一电压序列，所述模拟量序列包括0.4V-0.72V之间的电压值(所述模拟量为0.4V、0.41V、0.42V….0.72V)，所述模拟量序列中相邻两个模拟量之间的间隔为0.01V(第一阈值h＝0.01V)。所述修调量序列中的修调量与所述模拟量序列中的模拟量呈一一对应关系，例如，所述修调量0对应所述模拟量0.4V，所述修调量1对应所述模拟量0.41V，所述修调量2对应所述模拟量0.42V….所述修调量31对应所述模拟量0.72V。将所述修调量写入所述芯片时，所述芯片能够将所述修调量通过A/D转换为相对应的模拟量。进一步，所述修调量序列和所述模拟量序列可以设置为其他的范围和步进，所述模拟量序列也可以是一电流序列，可以根据芯片的实际需要进行调整，本发明不作限制。
接下来，请参阅图2，将所述修调量序列中的修调量(DAC)从小到大依次写入第i芯片，以确定所述第i芯片的最优修调量，其中，0<i<j，i为整数。所述第i芯片具体为进行芯片测试时测试通过的第一块芯片，将所述修调量序列中的修调量从小到大依次写入第i芯片，具体的，先将修调量0写入第i芯片，经过编程、擦除或读取等一系列操作，判断所述第i芯片是否通过测试，若所述第i芯片通过测试，表明修调量0(模拟量0.4V)为所述第i芯片的最优修调量，若所述第i芯片未通过测试，则将修调量加一个步进(DAC+1)得到所述修调量序列中的下一个修调量1，先将修调量1写入第i芯片….直至所述第i芯片通过测试，则所述第i芯片通过测试时写入的修调量为所述第i芯片的最优修调量，将所述第i芯片的最优修调量保存在一数据文件中，便于后续查找。
接着，将所述第i芯片的最优修调量当做写入所述第i+1芯片的起始修调量，再将所述修调量序列中的修调量沿着所述第i的芯片的最优修调量的两侧交替写入第i+1芯片，以确定所述第i+1芯片的最优修调量。例如所述第i芯片测得的最优修调量为10，首先先将10写入所述第i+1芯片，若所述第i+1芯片未通过测试，则将所述最优修调量加一个步进或减一个步进(DAC±1)，得到修调量9或者11，然后将修调量9或者11写入第i+1芯片(先写入9或先写入11均可)，若所述第i+1芯片仍未通过测试，再将修调量9减一个步进或者修调量11加一个步进，得到修调量8或者12，然后将修调量8或者12写入第i+1芯片，直至所述第i+1芯片通过测试，得到第i+1芯片的最优修调量，并保存在所述数据文件中。
如图3所示，采用第i+1芯片和第i芯片的最优修调量的平均值取整，得到平均修调量(DACavg)作为写入第i+2芯片的起始修调量，所述平均修调量也是所述修调量序列中的某个修调量，再将所述修调量序列中的修调量沿着所述第i+1的芯片的最优修调量的两侧交替写入第i+2芯片，以确定第i+2芯片的最优修调量，并保存在所述数据文件中。然后将第i芯片、第i+1芯片和第i+2芯片的最优修调量的平均值取整，得到新的平均修调量，例如所述第i芯片、第i+1芯片和第i+2芯片的最优修调量分别为10、12、9，所述第i芯片、第i+1芯片和第i+2芯片的平均修调量为10，先将平均修调量10写入第i+3芯片，再将所述修调量序列中的修调量沿着所述平均修调量10的两侧交替写入第i+3芯片。即当测试第i+n芯片(n>1)时，将已测的所有芯片的最优修调量的平均值取整得到平均修调量，作为写入第i+n芯片的初始修调量。
当然，也存在已将所述修调量序列中的所有修调量均写入同一个芯片，但芯片仍旧测试失败的情况，此时无法确定该芯片的最优修调量，也在所述数据文件中将该芯片标准为不合格的芯片，后期再作特殊处理。
重复地将所有已测的芯片的最优修调量的平均值取整作为写入下一个芯片的初始修调量，然后再将所述修调量序列中的修调量沿着平均修调量的两侧交替写入芯片，以确定芯片的最优修调量，直至晶圆上的j芯片均测试完成，相较于全部芯片均按照修调量序列从小到大的线性方法写入，节约了测试时间，提高了效率。
综上所述，在本发明实施例提供的芯片的测试方法中，包括L1：提供晶圆并确定一修调量序列，所述晶圆中形成有j个芯片，其中j>1，j为整数，执行步骤L2；L2：将所述修调量序列中的修调量从小到大依次写入第i芯片，以确定所述第i芯片的最优修调量，其中，0<i<j，i为整数，执行步骤L3；L3：将所述第i芯片的最优修调量作为写入第i+1芯片的起始修调量，再将所述修调量序列中的修调量沿着所述第i的芯片的最优修调量的两侧交替写入第i+1芯片，以确定所述第i+1芯片的最优修调量，执行步骤L4；L4：将已测得的所有芯片的最优修调量的平均值取整得到平均修调量，执行步骤L5；L5：将所述平均修调量作为写入第i+2芯片的起始修调量，再将所述修调量序列中的修调量沿着所述平均修调量的两侧交替写入第i+2芯片，以确定所述第i+2芯片的最优修调量，执行步骤L6；L6：令i＝i+1，并执行步骤L4，直至j个芯片均测试完毕。本发明提供的芯片的测试方法首先将修调量序列中的修调量从小到大依次写入一个芯片，以找出这块芯片的最优修调量；再以该最优修调量为写入下一块芯片的起始修调量，沿着起始修调量两侧交替写入修调量序列中的修调量，以找出第二块芯片的最优修调量；接下来将已测得的所有芯片的最优修调量的平均值取整作为写入后续芯片的起始修调量，然后沿着起始修调量两侧交替写入修调量序列中的修调量。如此循环累计，将已测得的所有芯片的最优修调量的平均值取整作为写入后续芯片的起始修调量，然后沿起始修调量两侧交替写入修调量序列中的修调量，不用再从小到大依次写入，能更快更有效地找到后续芯片的最优修调量，减少了测试时间，提高了测试效率，同时所获得的测试结果更具可靠性和稳定性。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种芯片的测试方法，其特征在于，所述芯片的测试方法包括：
L1：提供晶圆并确定一修调量序列，所述晶圆中形成有j个芯片，其中j>1，j为整数，执行步骤L2；
L2：将所述修调量序列中的修调量从小到大依次写入第i芯片，以确定所述第i芯片的最优修调量，其中，0<i<j，i为整数，执行步骤L3；
L3：将所述第i芯片的最优修调量作为写入第i+1芯片的起始修调量，再将所述修调量序列中的修调量沿着所述第i的芯片的最优修调量的两侧交替写入第i+1芯片，以确定所述第i+1芯片的最优修调量，执行步骤L4；
L4：计算所有已测得的最优修调量的平均值并取整，得到平均修调量，执行步骤L5；
L5：将所述平均修调量作为写入第i+2芯片的起始修调量，再将所述修调量序列中的修调量沿着所述平均修调量的两侧交替写入第i+2芯片，以确定所述第i+2芯片的最优修调量，执行步骤L6；
L6：令i＝i+1，并执行步骤L4，直至j个芯片均测试完毕。
2.如权利要求1所述的芯片的测试方法，其特征在于，所述修调量序列与一模拟量序列呈对应关系，所述修调量序列中的修调量与所述模拟量序列中的模拟量一一对应。
3.如权利要求2所述的芯片的测试方法，其特征在于，所述修调量序列中相邻两个修调量之间间隔第一阈值。
4.如权利要求3所述的芯片的测试方法，其特征在于，所述模拟量序列中相邻两个模拟量之间的间隔固定或者不固定。
5.如权利要求4所述的芯片的测试方法，其特征在于，所述模拟量序列包括电压序列、电流序列的至少一种。
6.如权利要求5所述的芯片的测试方法，其特征在于，所述修调量序列为0-31，并且所述第一阈值为1。
7.如权利要求6所述的芯片的测试方法，其特征在于，所述模拟量序列为0.4V-0.72V。
8.如权利要求1所述的芯片的测试方法，其特征在于，所述芯片的测试方法还包括：将每个芯片的最优修调量保存在数据文件中。
9.如权利要求1所述的芯片的测试方法，其特征在于，所述最优修调量和所述平均修调量均为所述修调序列中的修调量。
10.如权利要求1所述的芯片的测试方法，其特征在于，将所述修调量序列中的所有修调量分别写入所述芯片后，若均无法确认所述芯片的最优修调量，则所述芯片不合格。
CN201810157468.XA 2018-02-24 2018-02-24 芯片的测试方法 Active CN108387837B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810157468.XA CN108387837B (zh) 2018-02-24 2018-02-24 芯片的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810157468.XA CN108387837B (zh) 2018-02-24 2018-02-24 芯片的测试方法

Publications (2)

Publication Number Publication Date
CN108387837A true CN108387837A (zh) 2018-08-10
CN108387837B CN108387837B (zh) 2020-07-31

Family

ID=63069101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810157468.XA Active CN108387837B (zh) 2018-02-24 2018-02-24 芯片的测试方法

Country Status (1)

Country Link
CN (1) CN108387837B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108572314A (zh) * 2018-05-29 2018-09-25 华大半导体有限公司 一种电流自修调芯片及其方法
CN109613420A (zh) * 2019-01-30 2019-04-12 上海华虹宏力半导体制造有限公司 芯片的测试方法
CN110286312A (zh) * 2019-03-29 2019-09-27 上海华虹宏力半导体制造有限公司 电压修调方法
CN113075531A (zh) * 2021-03-24 2021-07-06 上海华虹宏力半导体制造有限公司 芯片的测试方法
CN114217206A (zh) * 2021-12-06 2022-03-22 广东利扬芯片测试股份有限公司 一种双面工艺pin二极管电源管理芯片的检测系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005147679A (ja) * 2003-11-11 2005-06-09 Matsushita Electric Ind Co Ltd 半導体ウエハ、半導体装置の検査方法および検査装置
CN101685207A (zh) * 2008-09-27 2010-03-31 北京京东方光电科技有限公司 测试方法及装置
US20130207686A1 (en) * 2012-02-13 2013-08-15 Texas Instruments Incorporated Defect detection in integrated circuit devices
CN106257508A (zh) * 2016-01-18 2016-12-28 中国人民解放军装甲兵工程学院 维修任务调度方法及系统
CN107123444A (zh) * 2017-04-10 2017-09-01 上海华力微电子有限公司 一种嵌入式存储器自适应工作参数调整方法
CN107481765A (zh) * 2017-08-22 2017-12-15 珠海泓芯科技有限公司 闪存芯片的修调测试方法及修调测试装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005147679A (ja) * 2003-11-11 2005-06-09 Matsushita Electric Ind Co Ltd 半導体ウエハ、半導体装置の検査方法および検査装置
CN101685207A (zh) * 2008-09-27 2010-03-31 北京京东方光电科技有限公司 测试方法及装置
US20130207686A1 (en) * 2012-02-13 2013-08-15 Texas Instruments Incorporated Defect detection in integrated circuit devices
CN106257508A (zh) * 2016-01-18 2016-12-28 中国人民解放军装甲兵工程学院 维修任务调度方法及系统
CN107123444A (zh) * 2017-04-10 2017-09-01 上海华力微电子有限公司 一种嵌入式存储器自适应工作参数调整方法
CN107481765A (zh) * 2017-08-22 2017-12-15 珠海泓芯科技有限公司 闪存芯片的修调测试方法及修调测试装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
张鹏辉等: "锂电池保护电路的晶圆多Site测试方法", 《计算机与数学工程》 *
高剑等: "圆片测试中的熔丝修调方法研究", 《电子测量技术》 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108572314A (zh) * 2018-05-29 2018-09-25 华大半导体有限公司 一种电流自修调芯片及其方法
CN108572314B (zh) * 2018-05-29 2021-09-14 华大恒芯科技有限公司 一种电流自修调芯片及其方法
CN109613420A (zh) * 2019-01-30 2019-04-12 上海华虹宏力半导体制造有限公司 芯片的测试方法
CN109613420B (zh) * 2019-01-30 2021-04-06 上海华虹宏力半导体制造有限公司 芯片的测试方法
CN110286312A (zh) * 2019-03-29 2019-09-27 上海华虹宏力半导体制造有限公司 电压修调方法
CN110286312B (zh) * 2019-03-29 2022-01-28 上海华虹宏力半导体制造有限公司 电压修调方法
CN113075531A (zh) * 2021-03-24 2021-07-06 上海华虹宏力半导体制造有限公司 芯片的测试方法
CN114217206A (zh) * 2021-12-06 2022-03-22 广东利扬芯片测试股份有限公司 一种双面工艺pin二极管电源管理芯片的检测系统
CN114217206B (zh) * 2021-12-06 2024-04-12 广东利扬芯片测试股份有限公司 一种双面工艺pin二极管电源管理芯片的检测系统

Also Published As

Publication number Publication date
CN108387837B (zh) 2020-07-31

Similar Documents

Publication Publication Date Title
CN108387837A (zh) 芯片的测试方法
CN107481765B (zh) 闪存芯片的修调测试方法及修调测试装置
CN103308723B (zh) 一种基于物理模型的产品寿命快速检验方法
US6879174B2 (en) Testing method and testing device for semiconductor integrated circuits
CN1577846A (zh) 半导体集成电路和电子系统
US20070203661A1 (en) Trimming for accurate reference voltage
US7829354B2 (en) Method of fusing trimming for semiconductor device
CN105811982A (zh) 一种adc芯片参考电压测试校准方法
CN103366055A (zh) 一种可寻址测试芯片版图的生成方法
CN112649719A (zh) 一种芯片中线性稳压器的测试方法、装置以及设备
CN106653095B (zh) 一种快速收集阈值电压分布的方法
CN103646031B (zh) Drc文件的坐标数据对比方法
KR102327384B1 (ko) 모델링 방법
US20170109460A1 (en) Semiconductor process simulation device and simulation method thereof
CN113075531A (zh) 芯片的测试方法
CN110208684B (zh) 一种用于cmos型集成电路延寿试验中的寿命评估方法
CN109541427B (zh) 晶体管电性测试结构及测试方法
CN114676570A (zh) 一种仿真模型确定方法、芯片分类方法和相关设备
CN108335720A (zh) 使用存储器测试机编写个性化数据的方法
US20090051383A1 (en) Test Method and Production Method for a Semiconductor Circuit Composed of Subcircuits
CN114879789A (zh) 一种可双向自动追踪的修调集成电路
US9368416B2 (en) Continuous voltage product binning
CN109901650B (zh) 一种内嵌flash芯片的基准源修调方法
CN106249120A (zh) 用于模型数据测试的中心晶片的挑选方法
CN114441927A (zh) 一种多环境的批量芯片测试方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant