CN109901650B - 一种内嵌flash芯片的基准源修调方法 - Google Patents
一种内嵌flash芯片的基准源修调方法 Download PDFInfo
- Publication number
- CN109901650B CN109901650B CN201711287926.3A CN201711287926A CN109901650B CN 109901650 B CN109901650 B CN 109901650B CN 201711287926 A CN201711287926 A CN 201711287926A CN 109901650 B CN109901650 B CN 109901650B
- Authority
- CN
- China
- Prior art keywords
- trimming
- reference source
- flash chip
- embedded flash
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种内嵌flash芯片的基准源修调方法，包括：S1、通过ATE测试机对内嵌flash芯片中预设的基本基准源进行修调，获得基本基准源的修调结果；S2、对于所述内嵌flash芯片中其他的任意一个基准源，通过所述内嵌flash芯片自带的比较器，将该基准源的穷举的各修调值与所述基本基准源的修调结果进行对比，将符合预设阈值的修调值作为该基准源的修调结果。本发明实施例通过对内嵌flash芯片测试需求的拆分，实现不同测试需求都达到最大的同测数，通过减少外部ATE测试机测量的次数，达到降低测试时间的目的。
Description
技术领域
本发明涉及半导体技术领域，更具体地，涉及一种内嵌flash芯片的基准源修调方法。
背景技术
随着集成电路工艺的进步，芯片的基本单元尺寸越来越小，尤其是占芯片面积比较大比例的存储器部分，内嵌flash芯片到SOC芯片中的flash模块(后面统称内嵌flash芯片)同样在追求着面积的不断小型化，以减少成本。
在大规模量产中，生产出来的内嵌flash芯片因为工艺问题，其基准时钟或基准电压、电流都与实际需要的数值存在偏差，每一个内嵌flash芯片都需要对比基准源进行个性化调整，使其处于可以正常工作的范围内。现有方法是在晶圆测试生产中对内嵌flash芯片所有需要调整的基准，一一进行修调(英文名称：trimming)补偿。
探针卡是一种测试接口，主要对裸芯进行测试，探针卡的两端分别连接ATE测试机和芯片，通过传输信号对芯片参数进行测试。内嵌flash芯片受本身SOC芯片集成度大小的影响，管脚往往较多；受限于低成本的悬臂式探针卡的基础特点，内嵌flash芯片的并测数很难提高，而如果想要提高并测数，则需要采用成本很高的垂直式探针卡，因此在实际生产中，并测效率并不高。
内嵌flash芯片具有一组地址位，每个地址位上的数字为0或1，每组地址位的数据通过芯片算法对应一个模拟增量，ATE测试机需要选出与预期模拟量最接近的模拟增量，然后对该模拟增量对应的地址位进行数据读写操作，但是多次测量模拟量时需要花费很长时间，存在测试效率不高的问题。
发明内容
本发明提供一种克服上述问题或者至少部分地解决上述问题的内嵌flash芯片的基准源修调方法。
根据本发明的一个方面，提供一种内嵌flash芯片的基准源修调方法，包括：
S1、通过ATE测试机对内嵌flash芯片中预设的基本基准源进行修调，获得基本基准源的修调结果；
S2、对于所述内嵌flash芯片中其他的任意一个基准源，通过所述内嵌flash芯片自带的比较器，将该基准源的穷举的各修调值与所述基本基准源的修调结果进行对比，将符合预设阈值的修调值作为该基准源的修调结果。
优选地，所述步骤S1之前还包括：
分拆SOC芯片中内嵌flash芯片的基准源修调测试所需的管脚，作为测试管脚，利用所述测试管脚接收ATE测试机的测试资源。
优选地，所述内嵌flash芯片包含具有若干个地址位的存储器，所述存储器通过不同的地址位构成的地址存储不同的修调值；
相应地，所述步骤S1具体包括：
将ATE测试机与内嵌flash芯片通过管脚连接，获取内嵌flash芯片中预设的基本基准源的初始值；
利用ATE测试机穷举所有地址的组合，获取最接近目标值的修调结果作为所述基本基准源的修调结果，将获得所述修调结果的修调值对应的地址进行读写至所述存储器中。
优选地，所述步骤S2之后还包括：
S3、对所有需要修调的基准源，根据基本基准源的修调结果对应的地址，测量一次电压模拟量进行核对，获知所有需要修调的基准源的修调结果与目标值的差值小于预设阈值。
优选地，所述基准源为电压基准源、电流基准源、频率基准源中的一种。
本发明提出的一种内嵌flash芯片的基准源修调方法，通过对内嵌flash芯片测试需求的拆分，实现不同测试需求都达到最大的同测数，通过减少外部ATE测试机测量的次数，达到降低测试时间的目的。
附图说明
图1为根据本发明实施例的流程示意图。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
为了克服现有技术的上述缺陷，本发明实施例提供一种内嵌flash芯片的基准源修调方法，参见图1，包括：
S1、通过ATE测试机对内嵌flash芯片中预设的基本基准源进行修调，获得基本基准源的修调结果。
需要说明的是，本发明的仅对内嵌flash芯片中基本基准源的修调采用ATE测试机获得修调结果，这是因为内嵌flash芯片的修调过程随自身地址位的位数的增多而变难。例如当内嵌flash芯片的地址为3位时，每个地址位中的数据为0或1，那么3个地址位可以对应8个地址，由于不同的地址位对应的模拟量可以组合使用，因此实际需要穷举的28＝256种组合，即测量电压值模拟量256次。
本发明实施例中的基本基准源可以由芯片设计方在设计SOC芯片时设计完毕，在进行修调时，直接将芯片设计方设计的基本基准源与ATE测试机连接即可，通过ATE测试机向基本基准源的接口输出修调资源。
在一个具体实施例中，内嵌flash芯片中提供一个三个地址位的存储器，用于存储进行修调某个基准源所需的修订数据，在本实施例中基准源为电压基准源，每个地址位中的数据为0或1，因此三个地址位可以对应23＝8个地址，每个地址对应内嵌flash芯片可以调整的一个模拟量。目标电压值为1.500V，若从低到高的地址位对应的数据是全0或全1，全1代表有效，在有效的情况下，每个地址通过算法得到的电压模拟量分别为0，0.02v，-0.02v，0.04v，-0.04v，0.06v，-0.06v，0.08v。
假设内嵌flash芯片的电压真实值为1.480V，通过组合不同地址位对应的电压模拟量，获得最接近1.500V的一组地址位。实际需要穷举28＝256种组合，即测量电压值模拟量256次，最后对最接近理论值的一组地址进行对应的读写操作。本发明实施例的读写操作是指将最接近理论值的一组地址的数据全部设为1，将其余地址的数据全部设为0。
S2、对于所述内嵌flash芯片中其他的任意一个基准源，通过所述内嵌flash芯片自带的比较器，将该基准源的穷举的各修调值与所述基本基准源的修调结果进行对比，将符合预设阈值的修调值作为该基准源的修调结果。
需要说明的是，因为内嵌flash芯片的最基本电压基准源已经完成修调，那么其他需要调整的电压基准源都可以通过内部处理的方式进行修调。假定其中一个需要调整的电压基准源对应的地址有4个地址位，而4个地址位对应16个地址，那么这16个地址理论应该测量电压值模拟量为216＝65536次，很浪费时间。
由于内嵌flash芯片自带有比较器，例如常见的电压比较器、电流比较器等等，通过比较器将基本基准源的修调结果与穷举的结果进行对比，如果差值在预设的阈值范围内，则直接作为修调结果。通过内嵌flash芯片自带的比较器进行穷举，虽然穷举的次数一样，但速度却相比ATE测试机大幅提高。
在上述实施例的基础上，所述步骤S1之前还包括：
分拆SOC芯片中内嵌flash芯片的基准源修调测试所需的管脚，作为测试管脚，利用所述测试管脚接收ATE测试机的测试资源。
由于每个管脚需要对应连接ATE测试机的一个测试资源，用于ATE测试机给芯片激励或测量，因此出于探针卡的成本考虑，在内嵌flash芯片测试时，不同于现有技术中需要保留使用内嵌flash芯片的逻辑部分的所有管脚，本发明实施例仅保留内嵌flash芯片的基准源修调测试所需的管脚。
在具体实施时，可以通过预先告知SOC芯片设计方，由SOC芯片设计方提供将基准源修调测试所需的管脚与SOC芯片中其他测试所需的管脚区分开的方案。
需要说明的是，通过分拆操作，测试时SOC芯片上保留的管脚数量大幅减少，进而测试时对测试资源的需求也就少了，同时悬臂式探针卡的制作难度也大大降低，并且可以利用ATE测试机中没有用到的测试资源设计更高的并测数量，大大降低内嵌flash芯片测试的资源需求。
优选地，内嵌flash芯片包含具有若干个地址位的存储器，存储器通过不同的地址位构成的地址存储不同的修调值；
相应地，步骤S1具体包括：
将ATE测试机与内嵌flash芯片通过管脚连接，获取内嵌flash芯片中预设的基本基准源的初始值；
利用ATE测试机穷举所有地址的组合，获取最接近目标值的修调结果作为基本基准源的修调结果，将获得修调结果的修调值对应的地址进行读写至存储器中。
在上述实施例的基础上，步骤S2之后还包括：
S3、对所有需要修调的基准源按照之前选好写入的地址，测量一次电压模拟量进行核对，获知所有需要修调的基准源的修调结果与目标值的差值小于预设阈值。
例如，某个电压基准源根据基本基准源的修调结果对应地址的修调值进行修调，修调后的电压值是1.49V，而目标值是1.50V，两者的差值为0.01V，若预设阈值为0.02V，说明该电压基准源修调结果符合预期。
在上述实施例的基础上，基准源为电压基准源、电流基准源、频率基准源中的一种。
本发明通过对内嵌flash芯片测试需求的拆分，实现不同测试需求都达到最大的同测数，通过减少外部ATE测试机测量的次数，达到降低测试时间的目的。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (3)
1.一种内嵌flash芯片的基准源修调方法，其特征在于，包括：
S1、通过ATE测试机对内嵌flash芯片中预设的基本基准源进行修调，获得基本基准源的修调结果；
S2、对于所述内嵌flash芯片中其他的任意一个基准源，通过所述内嵌flash芯片自带的比较器，将该基准源的穷举的各修调值与所述基本基准源的修调结果进行对比，将符合预设阈值的修调值作为该基准源的修调结果；
所述步骤S1之前还包括：
分拆SOC芯片中内嵌flash芯片的基准源修调测试所需的管脚，作为测试管脚，利用所述测试管脚接收ATE测试机的测试资源；
所述内嵌flash芯片包含具有若干个地址位的存储器，所述存储器通过不同的地址位构成的地址存储不同的修调值；
相应地，所述步骤S1具体包括：
将ATE测试机与内嵌flash芯片通过管脚连接，获取内嵌flash芯片中预设的基本基准源的初始值；
利用ATE测试机穷举所有地址的组合，获取最接近目标值的修调结果作为所述基本基准源的修调结果，将获得所述修调结果的修调值对应的地址进行读写至所述存储器中。
2.如权利要求1所述的基准源修调方法，其特征在于，所述步骤S2之后还包括：
S3、对所有需要修调的基准源，根据基本基准源的修调结果对应的地址，测量一次电压模拟量进行核对，获知所有需要修调的基准源的修调结果与目标值的差值小于预设阈值。
3.如权利要求2所述的基准源修调方法，其特征在于，所述基准源包括电压基准源、电流基准源、频率基准源中的一种或多种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711287926.3A CN109901650B (zh) | 2017-12-07 | 2017-12-07 | 一种内嵌flash芯片的基准源修调方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711287926.3A CN109901650B (zh) | 2017-12-07 | 2017-12-07 | 一种内嵌flash芯片的基准源修调方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109901650A CN109901650A (zh) | 2019-06-18 |
| CN109901650B true CN109901650B (zh) | 2020-11-06 |
Family
ID=66939512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711287926.3A Active CN109901650B (zh) | 2017-12-07 | 2017-12-07 | 一种内嵌flash芯片的基准源修调方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109901650B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111142006B (zh) * | 2019-12-26 | 2022-10-28 | 上海岭芯微电子有限公司 | 芯片的Trim测试方法和自动测试设备 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ITRM20010521A1 (it) * | 2001-08-30 | 2003-02-28 | Micron Technology Inc | Sorgente di bassa tensione di riferimento ad inseguimento a potenza ultra bassa. |
| US7457178B2 (en) * | 2006-01-12 | 2008-11-25 | Sandisk Corporation | Trimming of analog voltages in flash memory devices |
| CN103855045B (zh) * | 2012-11-29 | 2017-06-06 | 上海华虹宏力半导体制造有限公司 | 晶圆上芯片参数的修调方法 |
| CN103066985B (zh) * | 2012-12-06 | 2016-02-17 | 无锡中星微电子有限公司 | 具有复用引脚的芯片 |
| CN103888114A (zh) * | 2014-04-03 | 2014-06-25 | 无锡中星微电子有限公司 | 带测试模式的电源管理芯片 |
| CN104066242B (zh) * | 2014-06-09 | 2016-01-06 | 浙江大学 | 一种反激式led恒流驱动器具有检测功能的控制芯片 |
| CN105551528A (zh) * | 2015-12-10 | 2016-05-04 | 上海精密计量测试研究所 | 基于ATE的高速大容量多芯片Flash模块的测试装置及方法 |
| CN105759891B (zh) * | 2016-03-22 | 2017-05-31 | 成都信息工程大学 | 一种用于基准源的校准方法 |
-
2017
- 2017-12-07 CN CN201711287926.3A patent/CN109901650B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109901650A (zh) | 2019-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI629493B (zh) | 積體電路晶片測試裝置，方法及系統 | |
| US8650524B1 (en) | Method and apparatus for low-pin count testing of integrated circuits | |
| US8904256B1 (en) | Method and apparatus for low-pin count testing of integrated circuits | |
| US20020199142A1 (en) | Semiconductor programming and testing method and apparatus | |
| CN102565653B (zh) | 一种晶圆测试方法 | |
| CN109901650B (zh) | 一种内嵌flash芯片的基准源修调方法 | |
| CN114089153A (zh) | 一种集成电路芯片测试方法、装置及存储介质 | |
| CN115542132A (zh) | Soc芯片内建测试电路、soc芯片及测试方法 | |
| US6715117B2 (en) | Method of testing a semiconductor memory device | |
| CN101165502B (zh) | 测试仪同测方法 | |
| US20140365838A1 (en) | Integrated circuit comprising test circuitry for testing fan-out paths of a test control primary input | |
| CN108335720B (zh) | 使用存储器测试机编写个性化数据的方法 | |
| US8441277B2 (en) | Semiconductor testing device, semiconductor device, and testing method | |
| KR100974669B1 (ko) | 룩업 테이블을 내장한 보스트 회로 장치 또는 패턴 생성 장치, 및 이를 이용한 테스트 대상 디바이스에 대한 테스트 데이터 출력 방법 | |
| US20230176113A1 (en) | Chip testing method and apparatus | |
| CN109801853B (zh) | 一种soc芯片测试方法 | |
| TWI612318B (zh) | 用以控制測試器之半導體檢驗裝置 | |
| US20110254579A1 (en) | Semiconductor test method and semiconductor test system | |
| CN113326168A (zh) | 用于芯片测试的引脚映射方法 | |
| US20080316846A1 (en) | Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device | |
| CN105679690A (zh) | 提高测试晶圆使用寿命的方法 | |
| CN112597002A (zh) | 一种基于Python脚本生成测试向量的方法 | |
| CN117852495B (zh) | 电路的插链方法、装置、设备及计算机可读介质 | |
| CN116504661A (zh) | 针卡最优layout选择方法及系统 | |
| CN112557875B (zh) | 一种通过ad转换结果进行选择的测试开发方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |