CN114089153A - 一种集成电路芯片测试方法、装置及存储介质 - Google Patents
一种集成电路芯片测试方法、装置及存储介质 Download PDFInfo
- Publication number
- CN114089153A CN114089153A CN202111142333.4A CN202111142333A CN114089153A CN 114089153 A CN114089153 A CN 114089153A CN 202111142333 A CN202111142333 A CN 202111142333A CN 114089153 A CN114089153 A CN 114089153A
- Authority
- CN
- China
- Prior art keywords
- machine learning
- chip
- sampling
- learning model
- model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 138
- 238000003860 storage Methods 0.000 title claims abstract description 14
- 238000010801 machine learning Methods 0.000 claims abstract description 179
- 238000005070 sampling Methods 0.000 claims abstract description 173
- 238000000034 method Methods 0.000 claims abstract description 104
- 238000012549 training Methods 0.000 claims abstract description 100
- 238000012795 verification Methods 0.000 claims description 34
- 238000004422 calculation algorithm Methods 0.000 claims description 20
- 238000011156 evaluation Methods 0.000 claims description 19
- 238000007637 random forest analysis Methods 0.000 claims description 15
- 238000002790 cross-validation Methods 0.000 claims description 11
- 238000009826 distribution Methods 0.000 claims description 10
- 238000004364 calculation method Methods 0.000 claims description 9
- 238000004590 computer program Methods 0.000 claims description 8
- 230000015654 memory Effects 0.000 claims description 8
- 238000012163 sequencing technique Methods 0.000 claims description 8
- 238000012417 linear regression Methods 0.000 claims description 5
- 238000010998 test method Methods 0.000 claims 4
- 239000013256 coordination polymer Substances 0.000 description 6
- 238000013461 design Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000523 sample Substances 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000003908 quality control method Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开一种集成电路芯片测试方法，包括基于预设抽样方法从晶圆上选取多个抽样区域内的所有芯片，并对每个芯片的不同功能模块进行DFT测试采样以得出每个抽样区域内的DFT数据；根据每个芯片的不同功能模块的DFT数据对芯片良品率的影响程度确定特征参数并结合多个抽样区域的芯片DFT数据用于构建机器学习模型，通过对机器学习模型进行训练和验证后得出待使用机器学习模型，然后根据待测晶圆的部分芯片的DFT数据和待使用机器学习模型预测得出待测试晶圆的所有芯片的DFT数据并得出良品率。本发明可大大提高集成电路芯片的测试效率。本发明还提供一种集成电路芯片测试装置及存储介质。
Description
技术领域
本发明涉及芯片测试领域，尤其涉及一种集成电路芯片测试方法、装置及存储介质。
背景技术
集成电路芯片的整个制备过程包括电路设计、晶圆制造、封装和测试等多个环节。其中，测试环节是指根据产品的技术规格，通过电性检测对产品的功能和性能进行验证，从而判断产品是否符合要求，以便用于改善生产良率、监控产品的质量品质等。
晶圆级测试，即CP测试(Chip Probe)，处于晶圆制造和封装环节之间。晶圆制作完成之后，成千上万的裸带(未封装的芯片)规则地分布在整个晶圆上。由于尚未进行划片封装，芯片的管脚全部裸露在外，这些极微小的管脚需要通过更细的探针(Probe)来与测试机台(Tester)连接，从而进行芯片的CP测试。晶圆在制备过程中，由于工艺原因导致的各种制造缺陷，会造成晶圆上的裸带中存在一定量的残次品。CP测试的目的就是在封装前将这些残次品找出来，从而提高出厂的良品率，缩减后续封测的成本。
随着芯片设计规模越来越大，工艺尺寸越来越小，测试成本不断提高，芯片开发商利用可测性设计(DFT，Design for Testability)技术来降低测试成本和测试复杂度。DFT是指为了实现故障检测所做的辅助性设计，这种设计为基于故障模型的结构测试服务，用来检测芯片故障。目前主要的可测性设计方法有扫描通路测试(SCAN)、内建自测试(BIST)和边界扫描测试(Boundary SCAN)等。DFT技术与现代的EDA/ATE技术紧密相结合，大幅度降低了测试对ATE资源的要求，对集成电路产品的质量控制，提高产品的可制造性，降低产品的测试成本，缩短产品的制造周期起着至关重要的作用。然而由于芯片设计以及工艺越来越趋于复杂，芯片测试项目不断增加，例如SOC(System on Chip)在同一块芯片中集成了CPU、各种存储器、总线系统、专用模块以及多种I/O接口的系统级集成电路，因此在CP测试阶段会涉及标准单元(SCAN)，存储器和模拟模块(BIST)，硬核IP与软核IP(BIST，SCAN)以及封装与IO(Boundary SCAN)等模块的DFT测试，从而造成测试时间和开发周期的不断增加以及成本攀升，因此进一步提高芯片的测试效率十分必要。
发明内容
为了克服现有技术的不足，本发明的目的之一在于提供一种集成电路芯片的测试方法，其能够提高现有技术中集成电路芯片的测试效率，从而减少测试时间以及降低测试成本。
本发明的目的之二在于提供一种集成电路芯片测试装置，其能够提高现有技术中集成电路芯片的测试效率，从而减少测试时间以及降低测试成本。
本发明的目的之三在于提供一种存储介质，其能够提高现有技术中集成电路芯片的测试效率，从而减少测试时间以及降低测试成本。
本发明的目的之一采用如下技术方案实现：
一种集成电路芯片测试方法，所述集成电路芯片测试方法包括以下步骤：
数据获取步骤：基于预设抽样方法从晶圆上选取多个抽样区域，并对每个抽样区域的每个芯片的不同功能模块进行DFT测试采样以得出每个抽样区域内的芯片DFT数据；每个抽样区域的芯片DFT数据包括每个抽样区域的每个芯片的不同功能模块的DFT测试数据；多个抽样区域分别处于晶圆的不同分布位置；
特征工程步骤：根据每个芯片的不同功能模块的DFT测试数据对芯片良品率的影响程度确定特征参数；
模型训练步骤：按照预设划分方法将所有抽样区域的芯片DFT数据划分成训练数据集和测试数据集，然后使用训练数据集和特征参数对选取的单个或多个不同类型的机器学习模型进行训练；
模型评估步骤：使用所述测试数据集对训练好的每个机器学习模型进行评估验证；
预测步骤：根据验证结果得出待使用机器学习模型，并根据待测晶圆的对应区域的芯片DFT数据和待使用机器学习模型计算得出待测晶圆的所有芯片的DFT数据以及待测试晶圆的芯片良品率。
进一步地，每个抽样区域均包括多个相邻的芯片；设定抽样区域的数量为N，每个抽样区域包括M个相邻的芯片；其中，2≤N≤100，2≤M≤50。
进一步地，所述特征工程步骤具体包括：通过稳健线性回归算法、随机森林算法或极端随机算法中的任意一种算法计算得出每个芯片的不同功能模块的DFT测试数据对芯片良品率的影响程度，并根据影响程度确定影响芯片良品率的特征参数。
进一步地，所述机器学习模型包括以下模型中的任意一种：高斯过程回归模型、虚拟探测模型、随机森林模型、极端随机森林模型、梯度提升模型、随机一致抽样模型和哈勃回归算法模型。
进一步地，所述预测步骤中根据验证结果得出待使用机器学习模型具体包括：根据验证结果选择性能最好的机器学习模型作为待使用机器学习模型；或者，根据验证结果将训练好的多个机器学习模型按照性能高低进行排序，并选取排序靠前的至少两个机器学习模型作为对应的待使用机器学习模型；
当待使用机器学习模型有一个时，根据待测晶圆的对应区域的芯片DFT数据和待使用机器学习模型进行计算以得出待测晶圆的对应区域的芯片良品率；
当待使用机器学习模型有多个时，分别根据待测晶圆的对应区域的芯片DFT数据和每个待使用机器学习模型进行计算以得出对应的计算结果，然后根据加权平均法对多个计算结果进行计算得出待测晶圆的对应区域的芯片良品率。
进一步地，所述预设抽样方法为随机抽样方法或拉丁超立方抽样方法。
进一步地，所述预设划分方法为随机抽样方法、拉丁超立方抽样方法和N折交叉验证数据分集法中的任意一种；其中，N为抽样区域的数量；
当所述预设划分方法为N折交叉验证数据分集法时，将每个抽样区域内的芯片DFT数据作为一个子数据集；所述模型训练步骤还包括：
依次选取N个抽样区域中的每一个抽样区域的芯片DFT数据作为训练数据集，剩余的N-1个抽样区域的芯片DFT数据作为测试数据集；然后根据每个训练数据集分别选取单个或多个不同类型的机器学习模型，并根据对应数据训练集与特征参数对每个机器学习模型进行训练；
所述模型评估步骤还包括：根据每个训练数据集对应的测试数据集对对应的每个机器学习模型进行评估验证。
进一步地，还包括：
第一模型训练步骤：对于每个抽样区域均按照随机抽样方法或拉丁超立方抽样方法将每个抽样区域的多个芯片划分为第一训练数据集和第一测试数据集，然后选取多个不同类型的机器学习模型并创建对应的第一机器学习模型，以及根据所述第一训练数据集和特征参数对每个第一机器学习模型进行训练；
第一模型评估步骤：根据所述第一测试数据集对训练好的每个机器学习模型进行评估验证；
第一预测步骤：根据验证结果得出第一待使用机器学习模型，并根据每个抽样区域的芯片DFT数据和第一待使用机器学习模型进行计算得出每个抽样区域的预测结果；
第二模型训练步骤：按照预设划分方法将多个抽样区域的预测结果划分为第二训练数据集和第二测试数据集，然后选取多个不同类型的机器学习模型并创建对应的第二机器学习模型，以及根据所述第二训练数据集和特征参数对每个第二机器学习模型进行训练；
第二模型评估步骤：根据所述第二测试数据集对训练好的每个机器学习模型进行评估；
第二预测步骤：根据验证结果得出第二待使用机器学习模型，并根据待测晶圆局部区域的芯片DFT数据和第二待使用机器学习模型进行计算得出待测晶圆所有芯片的DFT数据以及待测晶圆的芯片良品率。
本发明的目的之二采用如下技术方案实现：
一种集成电路芯片测试装置，包括存储器和处理器，所述存储器上存储有在处理器上运行的集成电路芯片测试程序，所述集成电路芯片测试程序为计算机程序，所述处理器执行所述集成电路芯片测试程序时实现如本发明的目的之一采用的一种集成电路芯片测试方法的步骤。
本发明的目的之三采用如下技术方案实现：
一种存储介质，所述存储介质为计算机可读存储介质，其上存储有计算机程序，所述计算机程序为集成电路芯片测试程序，所述集成电路芯片测试程序被处理器执行时如本发明的目的之一采用的一种集成电路芯片测试方法的步骤。
相比现有技术，本发明的有益效果在于：
本发明通过引入机器学习模型，通过使用局部区域的芯片的DFT测试的数据以及影响芯片良品率的特征参数来进行机器学习模型的训练，以便将训练好的机器学习模型应用到集成电路芯片的整个晶圆的芯片DFT数据以及芯片良品率的预测，可大大提高晶圆芯片测试的效率。这种方法解决了现有技术中需要对整个晶圆上的每个芯片一一进行DFT测试来判断芯片良品率导致测试时间长、测试效率低以及测试成本高等问题。
附图说明
图1为本发明提供的一种集成电路芯片测试方法流程图；
图2为本发明提供的13个分布位置的抽样区域以及分布位置5的抽样区域所对应的9个芯片示意图；
图3为采用N折交叉验证数据分集法时子数据集的示意图；
图4为第一机器学习模型与第二机器学习模型构建过程以及待测晶圆的全部区域的芯片DFT数据以及良品率的测试过程示意图。
具体实施方式
下面，结合附图以及具体实施方式，对本发明做进一步描述，需要说明的是，在不相冲突的前提下，以下描述的各实施例之间或各技术特征之间可以任意组合形成新的实施例。
实施例一
本发明通过将机器学习模型引入到芯片的CP测试中，通过使用晶圆的局部区域上分布的芯片的各个功能模块的DFT数据对相应的机器学习模型训练，以构建用于预测整个晶圆上所有芯片DFT数据以及良品率的机器学习模型，进而大大提高集成电路芯片的测试效率。
本发明提供一种优选的实施例，一种集成电路芯片测试方法，如图1所示，包括以下步骤：
步骤S1、基于预设抽样方法从晶圆上选取处于不同分布位置的多个抽样区域，并对每个抽样区域的多个芯片的不同功能模块分别进行DFT测试以得出每个抽样区域的芯片DFT数据。
其中，每个抽样区域的芯片DFT数据包括每个抽样区域内的所有芯片的DFT测试数据。其中，芯片的功能模块可包括逻辑模块、存储模块、模拟模块等各种功能模块。
具体地，本实施例中的每个抽样区域包括多个芯片，并且多个芯片为相邻的。
优选地，本实施例中的预设抽样方法为随机抽样方法或拉丁超立方抽样方法。也即，采用随机抽样方法或拉丁超立方抽样方法在晶圆上选取处于不同分布位置的N个抽样区域，然后对每个抽样区域内的每个芯片的不同功能模块分别进行DFT测试采样以得出每个芯片的DFT测试数据，进而得出每个抽样区域的芯片DFT数据。
其中，每个抽样区域内均包含M个相邻的芯片。M的值可根据实际的预测需求进行设定。更为具体地，2≤N≤100，2≤M≤50。
如图2所示为从晶圆的不同分布位置上选取13个抽样区域，其中，每个抽样区域包括9个相邻的芯片。当选定好抽样区域后，对每个抽样区域内的每个芯片的不同功能模块均进行DFT测试采样。本实施例中的9个相邻的芯片是选取三行三列的芯片。在实际的使用过程中，每个抽样区域的多个相邻的芯片可根据实际情况选择。
步骤S2、根据每个芯片的不同功能模块的DFT测试数据对芯片良品率的影响程度确定特征参数。
由于不同功能模块的DFT测试数据对于芯片好坏的影响程度不同。因此，为了有效地预测整个晶圆上芯片的测试结果以及芯片良品率，本实施例首先要获取影响芯片良品率的主要特征参数，以便后续进行建模。
另外，对于某个DFT测试数据是否影响芯片的良品率，本实施例还通过使用稳健线性回归算法、随机森林算法或极端随机算法等来计算得出每个芯片的不同功能模块的DFT测试数据对芯片良品率的影响程度，并根据影响程度来确定影响芯片良品率的特征参数。
步骤S3、按照预设划分方法将所有抽样区域的芯片DFT数据划分成训练数据集和测试数据集。
步骤S4、使用训练数据集和特征参数对选取的单个或多个不同类型的机器学习模型进行训练。
更为优选地，本实施例中的机器学习模型包括以下模型中的任意一种：包括高斯过程回归模型、虚拟探测模型、随机森林模型、极端随机森林模型、梯度提升模型、随机一致抽样模型和哈勃回归算法模型。
另外，为了最终得出较为合适的模型，本实施例在进行模型训练时，可选取不同类型的机器学习模型，并分别进行模型训练，然后根据训练后的多个模型中选取最优的模型作为最终的模型。
步骤S5、使用测试数据集分别对训练后的每个机器学习模型进行评估验证。
更为具体地，对于每个机器学习模型在评估时，还根据验证结果判断是否符合要求，若不符合，则返回步骤S4继续训练；若符合，则获取验证结果以及对应的机器学习模型。
通过测试数据集来对训练后的每个机器学习模型进行评估，以判断每个机器学习模型的性能，以便选择最终可以使用的机器学习模型。
步骤S6、根据验证结果得出待使用机器学习模型。
在选取可使用的机器学习模型是根据步骤S5得出的验证结果来判断机器学习模型的性能优劣，然后根据性能优劣选取合适的机器学习模型作为最终用于预测的机器学习模型。
具体地，由于本实施例在模型训练时通过创建多个不同类型的机器学习模型，因此，训练好的机器学习模型可能不只有一个。因此，在选取最终可以使用的机器学习模型时，可根据验证结果选取性能最好的机器学习模型作为待使用机器学习模型。
或者，也可根据验证结果将多个机器学习模型按照性能高低进行排序，并选取排序后靠前的至少两个机器学习模型作为对应待使用机器学习模型。
步骤S7、获取待测晶圆的对应区域的芯片的DFT数据，并将其分别代入到待使用机器学习模型中进行计算，从而预测得出待测晶圆的所有芯片的DFT数据以及待测晶圆的芯片良品率。
当待使用机器学习模型有多个时，将待测晶圆的所有芯片的DFT数据分别代入到每个待使用机器学习模型中得出每个预测结果，然后根据加权平均法对多个预测结果进行计算得出待测晶圆的芯片良品率。
当待测试晶圆上的每个芯片均符合要求时，则认为晶圆的CP测试通过，集成电路芯片可以进入封装工艺。
本发明的集成电路芯片可为以下芯片中的任意一种：数字信号芯片、模拟信号芯片、混合信号芯片、存储芯片和射频芯片。
优选地，步骤S2中在划分训练数据集和测试数据集时，还可采用预设划分方法来实现。更为具体地，预设划分方法为随机划分法，比如随机抽样方法或拉丁超立方抽样方法。也即，按照分布位置，采用随机抽样方法或拉丁超立方抽样方法将多个抽样区域的芯片DFT数据划分为训练数据集和测试数据集。比如，选取13个抽样区域内的任意9个抽样区域：位置1，位置2，位置4，位置6，位置7，位置8，位置11，位置12，位置13的抽样区域的芯片DFT数据作为训练数据集，剩余的抽样区域：位置3、位置5、位置9、位置10的芯片DFT数据作为测试数据集。
更为具体地，预设划分方法还可以为N折交叉验证数据分集法。其中N为抽样区域的数量。
当预设划分方法为N折交叉验证数据分集法时，如图3所示，将每个抽样区域的芯片DFT数据作为一个子数据集，然后依次选择其中每一个子数据集作为测试数据集，剩余的N-1个子数据集为训练数据集。比如，第一遍将位置1的数据集预留用于测试评估，剩下12个位置的数据集用于训练；第二遍将位置2的数据集预留用于测试评估，其余12个位置的数据集作为训练；以此类推，直到所有抽样位置的数据都被预留一遍。
因此，针对每个训练数据集和对应的测试数据集分别进行模型的训练和评估，以便得出对应的机器学习模型。同理，在模型训练时，也可以根据不同类型的模型创建多个机器学习模型。这样，针对每个训练数据集均可得出多个机器学习模型，并对每个机器学习模型通过对应的测试数据集进行评估以得出对应的验证结果。
最后根据得出的所有的机器学习模型的验证结果进行分析以便得出最终可以使用的机器学习模型，作为待使用机器学习模型。
优选地，本实施例在步骤S2之后，对于模型训练时进一步地包括：
步骤S21、对于每个抽样区域按照随机抽样方法或拉丁超立方抽样方法将每个抽样区域的多个芯片划分为第一训练数据集和第一测试数据集。
具体地，将每个抽样区域内的多个芯片进行划分成两个部分，这样，每个部分的芯片DFT数据构成对应数据集。
步骤S22、选取单个或多个不同类型的机器学习模型并创建对应的第一机器学习模型，并根据第一训练数据集和特征参数对每个第一机器学习模型进行训练。
步骤S23、根据第一测试数据集对训练好的每个第一机器学习模型进行评估验证。
步骤S24、根据验证结果得出第一待使用机器学习模型，并根据每个抽样区域的采样芯片DFT数据和第一待使用机器学习模型计算得出每个抽样区域的所有芯片的预测结果。
也即，本发明通过对每个抽样区域的芯片良品率进行预测，然后将预测结果应用到待测晶圆的整个区域的芯片良品率的预测。
步骤S25、按照预设划分方法将多个抽样区域的预测结果划分为第二训练数据集和第二测试数据集。
步骤S26、选取单个或多个不同类型的机器学习模型并创建对应的第二机器学习模型，然后根据第二训练数据集以及特征参数对每个机器学习模型进行训练。
步骤S27、根据第二测试数据集对训练好的每个第二机器学习模型进行评估验证。同理，根据第一机器学习模型的预测结果对第二机器学习模型进行训练并验证。
步骤S28、根据验证结果得出第二待使用机器学习模型，并根据待机晶圆的局部区域的DFT数据和第二待使用机器学习模型计算得出待测晶圆的所有芯片的DFT数据，进而得出待测晶圆的芯片良品率。
本发明首先对待测晶圆的部分区域的芯片良品率进行预测，然后根据预测结果再扩展到整个待测晶圆，进而实现待测晶圆的芯片良品率的测试。
本发明通过对待测晶圆上的局部区域的芯片进行DFT测试采样，并结合机器学习模型构建得出用于预测晶圆上所有芯片DFT数据结果，可大大提高集成电路芯片的晶圆芯片的测试效率。
实施例二
一种集成电路芯片测试装置，包括存储器和处理器，所述存储器上存储有在处理器上运行的集成电路芯片测试程序，所述集成电路芯片测试程序为计算机程序，所述处理器执行所述集成电路芯片测试程序时实现以下步骤：
数据获取步骤：基于预设抽样方法从晶圆上选取多个抽样区域，并对每个抽样区域的每个芯片的不同功能模块进行DFT测试采样以得出每个抽样区域内的芯片DFT数据；每个抽样区域的芯片DFT数据包括每个抽样区域的每个芯片的不同功能模块的DFT测试数据；多个抽样区域分别处于晶圆的不同分布位置；
特征工程步骤：根据每个芯片的不同功能模块的DFT测试数据对芯片良品率的影响程度确定特征参数；
模型训练步骤：按照预设划分方法将所有抽样区域的芯片DFT数据划分成训练数据集和测试数据集，然后使用训练数据集和特征参数对选取的单个或多个不同类型的机器学习模型进行训练；
模型评估步骤：使用所述测试数据集对训练好的每个机器学习模型进行评估验证；
预测步骤：根据验证结果得出待使用机器学习模型，并根据待测晶圆的对应区域的芯片DFT数据和待使用机器学习模型计算得出待测晶圆的所有芯片的DFT数据以及待测试晶圆的芯片良品率。
进一步地，每个抽样区域均包括多个相邻的芯片；设定抽样区域的数量为N，每个抽样区域包括M个相邻的芯片；其中，2≤N≤100，2≤M≤50。
进一步地，所述特征工程步骤具体包括：通过使用稳健线性回归算法、随机森林算法或极端随机算法中的任意一种算法计算得出每个芯片的不同功能模块的DFT测试数据对芯片良品率的影响程度，并根据影响程度确定影响芯片良品率的特征参数。
进一步地，所述机器学习模型包括以下模型中的任意一种：高斯过程回归模型、虚拟探测模型、随机森林模型、极端随机森林模型、梯度提升模型、随机一致抽样模型和哈勃回归算法模型。
进一步地，所述预测步骤中根据验证结果得出待使用机器学习模型具体包括：根据验证结果选择性能最好的机器学习模型作为待使用机器学习模型；或者，根据验证结果将训练好的多个机器学习模型按照性能高低进行排序，并选取排序靠前的至少两个机器学习模型作为对应的待使用机器学习模型；
当待使用机器学习模型有一个时，根据待测晶圆的对应区域的芯片DFT数据和待使用机器学习模型进行计算以得出待测晶圆的对应区域的芯片良品率；
当待使用机器学习模型有多个时，分别根据待测晶圆的对应区域的芯片DFT数据和每个待使用机器学习模型进行计算以得出对应的计算结果，然后根据加权平均法对多个计算结果进行计算得出待测晶圆的对应区域的芯片良品率。
进一步地，所述预设抽样方法为随机抽样方法或拉丁超立方抽样方法。
进一步地，所述预设划分方法为随机抽样方法、拉丁超立方抽样方法和N折交叉验证数据分集法中的任意一种；其中，N为抽样区域的数量；
当所述预设划分方法为N折交叉验证数据分集法时，将每个抽样区域内的芯片DFT数据作为一个子数据集；所述模型训练步骤还包括：
依次选取N个抽样区域中的每一个抽样区域的芯片DFT数据作为训练数据集，剩余的N-1个抽样区域的芯片DFT数据作为测试数据集；然后根据每个训练数据集分别选取单个或多个不同类型的机器学习模型，并根据对应数据训练集与特征参数对每个机器学习模型进行训练；
所述模型评估步骤还包括：根据每个训练数据集对应的测试数据集对对应的每个机器学习模型进行评估验证。
进一步，还包括：
第一模型训练步骤：对于每个抽样区域均按照随机抽样方法或拉丁超立方抽样方法将每个抽样区域的多个芯片划分为第一训练数据集和第一测试数据集，然后选取多个不同类型的机器学习模型并创建对应的第一机器学习模型，以及根据所述第一训练数据集和特征参数对每个第一机器学习模型进行训练；
第一模型评估步骤：根据所述第一测试数据集对训练好的每个机器学习模型进行评估验证；
第一预测步骤：根据验证结果得出第一待使用机器学习模型，并根据每个抽样区域的芯片DFT数据和第一待使用机器学习模型进行计算得出每个抽样区域的预测结果；
第二模型训练步骤：按照预设划分方法将多个抽样区域的预测结果划分为第二训练数据集和第二测试数据集，然后选取多个不同类型的机器学习模型并创建对应的第二机器学习模型，以及根据所述第二训练数据集和特征参数对每个第二机器学习模型进行训练；
第二模型评估步骤：根据所述第二测试数据集对训练好的每个机器学习模型进行评估；
第二预测步骤：根据验证结果得出第二待使用机器学习模型，并根据待测晶圆局部区域的芯片DFT数据和第二待使用机器学习模型进行计算得出待测晶圆所有芯片的DFT数据以及待测晶圆的芯片良品率。
实施例三
一种存储介质，所述存储介质为计算机可读存储介质，其上存储有计算机程序，所述计算机程序为集成电路芯片测试程序，所述集成电路芯片测试程序被处理器执行时实现以下步骤：
数据获取步骤：基于预设抽样方法从晶圆上选取多个抽样区域，并对每个抽样区域的每个芯片的不同功能模块进行DFT测试采样以得出每个抽样区域内的芯片DFT数据；每个抽样区域的芯片DFT数据包括每个抽样区域的每个芯片的不同功能模块的DFT测试数据；多个抽样区域分别处于晶圆的不同分布位置；
特征工程步骤：根据每个芯片的不同功能模块的DFT测试数据对芯片良品率的影响程度确定特征参数；
模型训练步骤：按照预设划分方法将所有抽样区域的芯片DFT数据划分成训练数据集和测试数据集，然后使用训练数据集和特征参数对选取的单个或多个不同类型的机器学习模型进行训练；
模型评估步骤：使用所述测试数据集对训练好的每个机器学习模型进行评估验证；
预测步骤：根据验证结果得出待使用机器学习模型，并根据待测晶圆的对应区域的芯片DFT数据和待使用机器学习模型计算得出待测晶圆的所有芯片的DFT数据以及待测试晶圆的芯片良品率。
进一步地，每个抽样区域均包括多个相邻的芯片；设定抽样区域的数量为N，每个抽样区域包括M个相邻的芯片；其中，2≤N≤100，2≤M≤50。
进一步地，所述特征工程步骤具体包括：通过使用稳健线性回归算法、随机森林算法或极端随机算法中的任意一种算法计算得出每个芯片的不同功能模块的DFT测试数据对芯片良品率的影响程度，并根据影响程度来确定影响芯片良品率的特征参数。
进一步地，所述机器学习模型包括以下模型中的任意一种：高斯过程回归模型、虚拟探测模型、随机森林模型、极端随机森林模型、梯度提升模型、随机一致抽样模型和哈勃回归算法模型。
进一步地，所述预测步骤中根据验证结果得出待使用机器学习模型具体包括：根据验证结果选择性能最好的机器学习模型作为待使用机器学习模型；或者，根据验证结果将训练好的多个机器学习模型按照性能高低进行排序，并选取排序靠前的至少两个机器学习模型作为对应的待使用机器学习模型；
当待使用机器学习模型有一个时，根据待测晶圆的对应区域的芯片DFT数据和待使用机器学习模型进行计算以得出待测晶圆的对应区域的芯片良品率；
当待使用机器学习模型有多个时，分别根据待测晶圆的对应区域的芯片DFT数据和每个待使用机器学习模型进行计算以得出对应的计算结果，然后根据加权平均法对多个计算结果进行计算得出待测晶圆的对应区域的芯片良品率。
进一步地，所述预设抽样方法为随机抽样方法或拉丁超立方抽样方法。
进一步地，所述预设划分方法为随机抽样方法、拉丁超立方抽样方法和N折交叉验证数据分集法中的任意一种；其中，N为抽样区域的数量；
当所述预设划分方法为N折交叉验证数据分集法时，将每个抽样区域内的芯片DFT数据作为一个子数据集；所述模型训练步骤还包括：
依次选取N个抽样区域中的每一个抽样区域的芯片DFT数据作为训练数据集，剩余的N-1个抽样区域的芯片DFT数据作为测试数据集；然后根据每个训练数据集分别选取单个或多个不同类型的机器学习模型，并根据对应数据训练集与特征参数对每个机器学习模型进行训练；
所述模型评估步骤还包括：根据每个训练数据集对应的测试数据集对对应的每个机器学习模型进行评估验证。
进一步地，还包括：
第一模型训练步骤：对于每个抽样区域均按照随机抽样方法或拉丁超立方抽样方法将每个抽样区域的多个芯片划分为第一训练数据集和第一测试数据集，然后选取多个不同类型的机器学习模型并创建对应的第一机器学习模型，以及根据所述第一训练数据集和特征参数对每个第一机器学习模型进行训练；
第一模型评估步骤：根据所述第一测试数据集对训练好的每个机器学习模型进行评估验证；
第一预测步骤：根据验证结果得出第一待使用机器学习模型，并根据每个抽样区域的芯片DFT数据和第一待使用机器学习模型进行计算得出每个抽样区域的预测结果；
第二模型训练步骤：按照预设划分方法将多个抽样区域的预测结果划分为第二训练数据集和第二测试数据集，然后选取多个不同类型的机器学习模型并创建对应的第二机器学习模型，以及根据所述第二训练数据集和特征参数对每个第二机器学习模型进行训练；
第二模型评估步骤：根据所述第二测试数据集对训练好的每个机器学习模型进行评估；
第二预测步骤：根据验证结果得出第二待使用机器学习模型，并根据待测晶圆局部区域的芯片DFT数据和第二待使用机器学习模型进行计算得出待测晶圆所有芯片的DFT数据以及待测晶圆的芯片良品率。
上述实施方式仅为本发明的优选实施方式，不能以此来限定本发明保护的范围，本领域的技术人员在本发明的基础上所做的任何非实质性的变化及替换均属于本发明所要求保护的范围。
Claims (10)
1.一种集成电路芯片测试方法，其特征在于，所述集成电路芯片测试方法包括以下步骤：
数据获取步骤：基于预设抽样方法从晶圆上选取多个抽样区域，并对每个抽样区域的每个芯片的不同功能模块进行DFT测试采样以得出每个抽样区域内的芯片DFT数据；每个抽样区域的芯片DFT数据包括每个抽样区域的每个芯片的不同功能模块的DFT测试数据；多个抽样区域分别处于晶圆的不同分布位置；
特征工程步骤：根据每个芯片的不同功能模块的DFT测试数据对芯片良品率的影响程度确定特征参数；
模型训练步骤：按照预设划分方法将所有抽样区域的芯片DFT数据划分成训练数据集和测试数据集，然后使用训练数据集和特征参数对选取的单个或多个不同类型的机器学习模型进行训练；
模型评估步骤：使用所述测试数据集对训练好的每个机器学习模型进行评估验证；
预测步骤：根据验证结果得出待使用机器学习模型，并根据待测晶圆的对应区域的芯片DFT数据和待使用机器学习模型计算得出待测晶圆的所有芯片的DFT数据以及待测试晶圆的芯片良品率。
2.根据权利要求1所述的集成电路芯片测试方法，其特征在于，每个抽样区域均包括多个相邻的芯片；设定抽样区域的数量为N，每个抽样区域包括M个相邻的芯片；其中，2≤N≤100，2≤M≤50。
3.根据权利要求1所述的集成电路芯片测试方法，其特征在于，所述特征工程步骤具体包括：通过稳健线性回归算法、随机森林算法或极端随机算法中的任意一种算法计算得出每个芯片的不同功能模块的DFT测试数据对芯片良品率的影响程度，并根据影响程度确定影响芯片良品率的特征参数。
4.根据权利要求1所述的集成电路芯片测试方法，其特征在于，所述机器学习模型包括以下模型中的任意一种：高斯过程回归模型、虚拟探测模型、随机森林模型、极端随机森林模型、梯度提升模型、随机一致抽样模型和哈勃回归算法模型。
5.根据权利要求1所述的集成电路芯片测试方法，其特征在于，所述预测步骤中根据验证结果得出待使用机器学习模型具体包括：根据验证结果选择性能最好的机器学习模型作为待使用机器学习模型；或者，根据验证结果将训练好的多个机器学习模型按照性能高低进行排序，并选取排序靠前的至少两个机器学习模型作为对应的待使用机器学习模型；
当待使用机器学习模型有一个时，根据待测晶圆的对应区域的芯片DFT数据和待使用机器学习模型进行计算以得出待测晶圆的对应区域的芯片良品率；
当待使用机器学习模型有多个时，分别根据待测晶圆的对应区域的芯片DFT数据和每个待使用机器学习模型进行计算以得出对应的计算结果，然后根据加权平均法对多个计算结果进行计算得出待测晶圆的对应区域的芯片良品率。
6.根据权利要求1所述的集成电路芯片测试方法，其特征在于，所述预设抽样方法为随机抽样方法或拉丁超立方抽样方法。
7.根据权利要求1所述的集成电路芯片测试方法，其特征在于，所述预设划分方法为随机抽样方法、拉丁超立方抽样方法和N折交叉验证数据分集法中的任意一种；其中，N为抽样区域的数量；
当所述预设划分方法为N折交叉验证数据分集法时，将每个抽样区域内的芯片DFT数据作为一个子数据集；所述模型训练步骤还包括：
依次选取N个抽样区域中的每一个抽样区域的芯片DFT数据作为训练数据集，剩余的N-1个抽样区域的芯片DFT数据作为测试数据集；然后根据每个训练数据集分别选取单个或多个不同类型的机器学习模型，并根据对应数据训练集与特征参数对每个机器学习模型进行训练；
所述模型评估步骤还包括：根据每个训练数据集对应的测试数据集对对应的每个机器学习模型进行评估验证。
8.根据权利要求1所述的集成电路芯片测试方法，其特征在于，还包括：
第一模型训练步骤：对于每个抽样区域均按照随机抽样方法或拉丁超立方抽样方法将每个抽样区域的多个芯片划分为第一训练数据集和第一测试数据集，然后选取多个不同类型的机器学习模型并创建对应的第一机器学习模型，以及根据所述第一训练数据集和特征参数对每个第一机器学习模型进行训练；
第一模型评估步骤：根据所述第一测试数据集对训练好的每个机器学习模型进行评估验证；
第一预测步骤：根据验证结果得出第一待使用机器学习模型，并根据每个抽样区域的芯片DFT数据和第一待使用机器学习模型进行计算得出每个抽样区域的预测结果；
第二模型训练步骤：按照预设划分方法将多个抽样区域的预测结果划分为第二训练数据集和第二测试数据集，然后选取多个不同类型的机器学习模型并创建对应的第二机器学习模型，以及根据所述第二训练数据集和特征参数对每个第二机器学习模型进行训练；
第二模型评估步骤：根据所述第二测试数据集对训练好的每个机器学习模型进行评估；
第二预测步骤：根据验证结果得出第二待使用机器学习模型，并根据待测晶圆局部区域的芯片DFT数据和第二待使用机器学习模型进行计算得出待测晶圆所有芯片的DFT数据以及待测晶圆的芯片良品率。
9.一种集成电路芯片测试装置，包括存储器和处理器，所述存储器上存储有在处理器上运行的集成电路芯片测试程序，所述集成电路芯片测试程序为计算机程序，其特征在于：所述处理器执行所述集成电路芯片测试程序时实现如权利要求1-8中任一项所述的一种集成电路芯片测试方法的步骤。
10.一种存储介质，所述存储介质为计算机可读存储介质，其上存储有计算机程序，所述计算机程序为集成电路芯片测试程序，其特征在于：所述集成电路芯片测试程序被处理器执行时如权利要求1-8中任意一项所述的一种集成电路芯片测试方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111142333.4A CN114089153A (zh) | 2021-09-28 | 2021-09-28 | 一种集成电路芯片测试方法、装置及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111142333.4A CN114089153A (zh) | 2021-09-28 | 2021-09-28 | 一种集成电路芯片测试方法、装置及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114089153A true CN114089153A (zh) | 2022-02-25 |
Family
ID=80296213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111142333.4A Pending CN114089153A (zh) | 2021-09-28 | 2021-09-28 | 一种集成电路芯片测试方法、装置及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114089153A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115877186A (zh) * | 2023-02-02 | 2023-03-31 | 北京紫光芯能科技有限公司 | 一种晶圆测试芯片的方法及装置 |
| CN116400200A (zh) * | 2023-06-05 | 2023-07-07 | 中国汽车技术研究中心有限公司 | 车规级安全芯片的电磁侧信道信息的交叉验证方法 |
| CN116774017A (zh) * | 2023-08-22 | 2023-09-19 | 南京宏泰半导体科技股份有限公司 | 一种基于机器学习的芯片测试效率提升系统及方法 |
-
2021
- 2021-09-28 CN CN202111142333.4A patent/CN114089153A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115877186A (zh) * | 2023-02-02 | 2023-03-31 | 北京紫光芯能科技有限公司 | 一种晶圆测试芯片的方法及装置 |
| CN115877186B (zh) * | 2023-02-02 | 2023-07-04 | 北京紫光芯能科技有限公司 | 一种晶圆测试芯片的方法及装置 |
| CN116400200A (zh) * | 2023-06-05 | 2023-07-07 | 中国汽车技术研究中心有限公司 | 车规级安全芯片的电磁侧信道信息的交叉验证方法 |
| CN116400200B (zh) * | 2023-06-05 | 2023-09-01 | 中国汽车技术研究中心有限公司 | 车规级安全芯片的电磁侧信道信息的交叉验证方法 |
| CN116774017A (zh) * | 2023-08-22 | 2023-09-19 | 南京宏泰半导体科技股份有限公司 | 一种基于机器学习的芯片测试效率提升系统及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114089153A (zh) | 一种集成电路芯片测试方法、装置及存储介质 | |
| US7856607B2 (en) | System and method for generating at-speed structural tests to improve process and environmental parameter space coverage | |
| US7562321B2 (en) | Method and apparatus for structured ASIC test point insertion | |
| US20060156095A1 (en) | Fault detecting method and layout method for semiconductor integrated circuit | |
| US7571367B2 (en) | Built-in self diagnosis device for a random access memory and method of diagnosing a random access | |
| US6707313B1 (en) | Systems and methods for testing integrated circuits | |
| CN114398848B (zh) | 一种测试向量生成方法、装置及存储介质 | |
| Appello et al. | A comprehensive methodology for stress procedures evaluation and comparison for burn-in of automotive SoC | |
| Song et al. | Chip test pattern reordering method using adaptive test to reduce cost for testing of ICs | |
| US6618830B1 (en) | System and method for pruning a bridging diagnostic list | |
| US10325048B1 (en) | Virtual directory navigation and debugging across multiple test configurations in the same session | |
| US20190074229A1 (en) | Methods for reducing chip testing time using trans-threshold correlations | |
| Yilmaz et al. | Adaptive test elimination for analog/RF circuits | |
| Lee et al. | A TSV test structure for simultaneously detecting resistive open and bridge defects in 3D-ICs | |
| US10338137B1 (en) | Highly accurate defect identification and prioritization of fault locations | |
| US9310431B2 (en) | Diagnosis framework to shorten yield learning cycles of advanced processes | |
| Crouch et al. | AC scan path selection for physical debugging | |
| JP7504283B2 (ja) | １つ以上の被試験デバイスをテストするための自動試験装置、方法およびコンピュータプログラムであって、異なるテストアクティビティが被試験デバイスのリソースのサブセットを使用する、自動試験装置、方法およびコンピュータプログラム | |
| US11092645B2 (en) | Chain testing and diagnosis using two-dimensional scan architecture | |
| Jang et al. | Delay defect diagnosis methodology using path delay measurements | |
| Chen et al. | A non-intrusive and accurate inspection method for segment delay variabilities | |
| Jahangiri et al. | Value-added defect testing techniques | |
| Al-Terkawi Hasib et al. | Multi-PVT-point analysis and comparison of recent small-delay defect quality metrics | |
| US12124359B2 (en) | Systems and methods for device testing to avoid resource conflicts for a large number of test scenarios | |
| US20050203716A1 (en) | Method and system for delay defect location when testing digital semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |