CN116774017A - 一种基于机器学习的芯片测试效率提升系统及方法 - Google Patents

Abstract

本发明公开了一种基于机器学习的芯片测试效率提升系统及方法，包括自动测试设备、探针台、测试中继器、机器学习算法处理器，所述机器学习算法处理器根据训练数据集通过机器学习算法进行训练，获得预测模型；预测模型根据探针台测试的管芯Die的坐标位置计算对应的失效概率；根据失效概率得到忽略测试信号和允许测试信号；并将忽略测试信号、允许测试信号及当前测试坐标管芯Die的失效概率值返回给测试中继器。本发明不仅解决了wafer map分析滞后问题，而且减少了因人工失误导致误测的机率，同时实现芯片可靠性的分档或分析。

Description

一种基于机器学习的芯片测试效率提升系统及方法

技术领域

本发明涉及一种基于机器学习的芯片测试效率提升系统及方法，属于集成电路自动测试技术领域。

背景技术

集成电路芯片(Wafer，又称圆片)测试(chip prober,或称中测）过程中，经常出现wafer因为foundry加工工艺等原因，在wafer上出现固定失效的图形。

例如： 因为wafer在加工过程中需要通过固定支架方式(或e-charge静电吸附方式)在加工腔室内进行固定，在支架(或吸附点)周围往往会形成部分固定失效的die（管芯)。

或者： 因为芯片设计的过程中设置的参数不合理，例如：芯片内部分晶体管最大设计耐压接近foundry厂家的工艺最大耐压。当foundry厂家工艺设备故障，或工艺设备参数波动，导致部分lot（批次）wafer出现一定量位置的固定失效；

此类固定失效往往会在相对固定的芯片坐标上形成一定的固定失效图形。失效图形内的die往往失效的机率很大，同时即使测试合格的die也存在较大的可靠性问题。

对于此类固定失效的die，往往因为会大概率测试失效，从而导致浪费测试时间，降低了测试效率。所以测试厂家往往会在测试过程中设法实现自动忽略测试（跳过失效图形位置的die），达到提高测试效率及测试预警的目的。

传统的解决方案，是在量产测试过程中通过一定量的wafer在 prober（探针台）测试后获得wafer map，通过人工分析（或自动分析）wafer map，判断是否存在固定失效图形，然后在prober中设定测试忽略坐标（跳过忽略坐标位置的die，直接判定为fail），从而实现测试效率提升。

该方法存在的问题：

1.因为需要人工进行wafer map分析（或者通过wafer map自动分析工具)获得失效图形位置坐标，然后人工（或自动）设置prober的忽略测试坐标，通过prober完成忽略测试的目的。人工操作容易产生误操作，例如；输入错误坐标，漏输入坐标等。

2.对于测试过程中lot更换或批次更换，导致的失效图形变化，因为wafer map的滞后分析导致无法及时更新忽略坐标，可能导致误测，损失良率。

3.无法定量分析固定失效区域的失效机率（wafer map只能提供die是否失效，及失效在什么参数上）。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供一种基于机器学习的芯片测试效率提升系统及方法，通过ATE（Auto Test Equipment，自动测试设备)对wafer上的die失效特征进行机器学习，建立预测模型。对于测试失效的电路，通过机器学习算法，计算出失效概率，由ATE在线自动决定是否需要忽略测试。

技术方案：为实现上述目的，本发明采用的技术方案为：

一种基于机器学习的芯片测试效率提升系统，包括自动测试设备、探针台、测试中继器、机器学习算法处理器，其中：

所述自动测试设备用于根据测试开始信号控制探针台开始测试。根据失效概率做芯片分档操作。将测试结果发送给探针台。

所述探针台用于将自动测试设备与被测芯片实现电气连接，同时根据自动测试设备发送的测试结果实现集成电路芯片Wafer上各个管芯Die的Pass/Fail分选。

所述测试中继器用于截获探针台的测试开始信号，并将截获的测试开始信号提交给机器学习算法处理器。同时获取机器学习算法处理器根据截获的测试开始信号得到的忽略测试信号、允许测试信号及失效概率值。对于忽略测试信号，则立刻向探针台返回探针测试结束信号。对于允许测试信号，则转发测试开始信号给自动测试设备，通知开始测试。将失效概率值发送给自动测试设备，供自动测试设备判断根据失效概率做芯片分档操作。

所述机器学习算法处理器根据训练数据集通过机器学习算法进行训练，获得预测模型。预测模型根据探针台测试的管芯Die的坐标位置计算对应的失效概率。根据失效概率得到忽略测试信号和允许测试信号。并将忽略测试信号、允许测试信号及当前测试坐标管芯Die的失效概率值返回给测试中继器。

优选的：包括中央数据池管理器，所述中央数据池管理器用于接收和保存自动测试设备的相关测试数据，相关测试数据包括测试参数值、WUT类型、工位号、坐标号、设备号、测试时间、lot号、批号、测试结果。

优选的：根据失效概率得到忽略测试信号和允许测试信号的方法：若失效概率大于设定失效概率阈值，返回测试中继器忽略测试信号。若失效概率小于等于设定失效概率阈值，返回测试中继器允许测试信号。

优选的：中央数据池管理器时根据机器学习算法处理器的要求，提供指定芯片类型、Lot号、批号条件下的集成电路芯片Wafer测试数据，供机器学习算法处理器进行学习算法训练，建立预测模型。

优选的：测试中继器和每个自动测试设备独立配套。

优选的：多个测试中继器共用一个机器学习算法处理器，机器学习算法处理器作为中央数据池管理器的客户端，概率计算分布在多个机器学习算法处理器中计算。

优选的：机器学习算法处理器和中央数据池管理器共存在一个服务器中，此时机器学习算法处理器和中央数据池管理器作为多个测试中继器的服务器端。

优选的：所述训练数据集包括测试参数值、WUT类型、工位号、坐标号、设备编号、测试参数值、lot号、批号、测试结果。

优选的：所述机器学习算法为逻辑回归算法。

一种基于机器学习的芯片测试效率提升方法，包括以下步骤：

步骤1，获取训练数据集。

步骤2，机器学习算法处理器根据训练数据集通过机器学习算法进行训练，获得预测模型。

步骤3，测试中继器接收探针台的测试坐标值，测试中继器将接收到的测试坐标值发送给机器学习算法处理器。

步骤4，机器学习算法处理器根据接收到的测试坐标值通过训练好的预测模型计算对应的失效概率，返回是否允许测试给测试中继器。

步骤5，如果是不允许测试，测试中继器发送测试结束信号给探针台。如果允许测试，测试中继器发送允许测试信号及当前测试坐标管芯Die的失效概率值返回给自动测试设备。

步骤6，自动测试设备完成测试，返回相关测试数据给中央数据池管理器。自动测试设备通过测试中继器发送测试结束信号给探针台。

本发明相比现有技术，具有以下有益效果：

1.通过机器学习算法处理器根据训练数据集进行训练，获得预测模型，对于测试失效的电路，通过预测模型计算出失效概率，由ATE在线自动决定是否需要忽略测试，使得在正常测试过程中实现了在线自动忽略测试。

2. 由ATE实时的预测芯片失效机率，决定芯片是否忽略测试，解决了wafer map分析滞后问题。

3. 降低了人工分析的工作，同时不再需要进行prober的忽略坐标设置，减少了因人工失误导致误测的机率。

4. 可以定量计算出芯片失效的概率，对于测试pass但是失效概率高的芯片可以实现分档，从而实现芯片可靠性的分档或分析。

5. 可以适用各种厂家的ATE而无需ATE的升级改造。

附图说明

图1为本发明实施例的系统架构图。

图2为机器学习算法处理器示意图。

图3为机器学习算法训练过程示意图。

图4为本发明实施例的流程图。

具体实施方式

下面结合附图和具体实施例，进一步阐明本发明，应理解这些实例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。

一种基于机器学习的芯片测试效率提升系统，如图1和2所示，包括自动测试设备1、探针台2、测试中继器4、机器学习算法处理器5、中央数据池管理器6，其中：

所述自动测试设备1，即Auto Test Equipment，简称ATE，自动测试设备1用于根据测试开始信号控制探针台2开始测试。根据失效概率做芯片分档操作。将测试结果发送给探针台2，将相关测试数据发送给中央数据池管理器6。自动测试设备1包括测试硬件主机，测试电脑等。其中分选终端通讯控制器负责与Prober(或Handler)等分选设备通讯，接收测试开始(Test Start)信号，或发送测试结果（包含测试坐标位置，测试Pass/Fail等信息）。

所述探针台2，即Prober,用于将自动测试设备1与被测芯片3实现电气连接，探针台用于将ATE与WUT通过Prober Card(探针卡)实现电气连接，同时根据自动测试设备1发送的测试结果实现集成电路芯片Wafer上各个管芯Die的Pass/Fail分选(打点或记录WaferMap)。

被测芯片3，Wafer Under Test,简称WUT。

所述测试中继器4是为了使系统适配不同的ATE而设计的控制器，用于截获探针台2的测试开始信号，并将截获的测试开始信号提交给机器学习算法处理器5。同时获取机器学习算法处理器5根据截获的测试开始信号得到的忽略测试信号、允许测试信号及失效概率值。对于忽略测试信号，则立刻向探针台2返回探针测试结束信号（包括专用的一个FailPassBy的测试失效分类Bin号)。对于允许测试信号，则转发测试开始信号（包括当前测试坐标的概率值)给自动测试设备1，通知开始测试。将失效概率值发送给自动测试设备1，供自动测试设备1判断根据失效概率做芯片分档操作。

如图2所示，所述机器学习算法处理器5，采用LR模型的逻辑回归算法作为学习算法，实际实施过程中也可以采用其他学习算法，对于逻辑回归算法而言，具有逻辑回归函数：

;

其中，为对应采样数据(包含DUT测试结果及环境数据)的预测测试通过概率值，/>为采样数据的线性累加值。θ为逻辑回归参数。

逻辑回归函数是基于线性回归函数与sigmoid函数而建立，后续的预测模型也是基于此回归函数而建立。

下面是训练数据管理器中数据集队列的示意表：

表1 训练数据管理器中数据集队列的示意表

其中，

m代表训练数据样本个数。

Ne代表环境参数总数（环境参数包括：机台编号、工位号、温湿度、环境噪声、测试时间、产品名称、Wafer坐标等独立于具体DUT的参数）。

Nt代表测试参数总数（测试参数包括每颗DUT的电压、电流、频率、信噪比，等等）。注意：Ne+Nt=n，即代表训练数据集的所有参数总数。

测试结果：即为该训练样本数据对应DUT的实际测试结果，1为Pass，即测试通过。0为Fail，即测试失败。这个即是该训练数据的监督标识结果。对每个训练数据的预测输出结果需要最大可能的符合该结果。

训练过程如图3所示，训练的目的是使训练数据按回归函数计算得到的预测值与训练数据的监督标识结果最大程度的一致。要达到这一目的，需要求解一组θ，使得下面的损失函数具有最小值。

损失函数：

;

本发明采用梯度下降法不断更新θ，最终逼近J(θ)的极小值。更新θ的公式为：

最终，求解 的问题转变为了求解θ的问题。按照上面的公式，计算机可以通过编程循环处理，很方便获得结果。

因此，本实施例中，机器学习算法处理器5从中央数据池管理器6获取最新的训练数据集，训练数据集包括测试参数值、WUT类型、工位号、坐标号、设备编号、测试参数值、lot号、批号、测试结果（按WUT类型、工位号、设备编号等条件，获取最近一段时间内的测试数据）。根据训练数据集通过机器学习算法进行训练，获得预测模型。预测模型根据截获的测试开始信号计算给定的坐标位置号的管芯Die对应的失效概率。根据失效概率得到忽略测试信号和允许测试信号：若失效概率大于设定失效概率阈值，返回测试中继器4忽略测试信号“0”。若失效概率小于等于设定失效概率阈值，返回测试中继器4允许测试信号“1”。并将忽略测试信号“0”、允许测试信号“1”及当前测试坐标管芯Die的失效概率值返回给测试中继器4。

如图2所示，机器学习算法处理器5从中央数据池管理器6中获取训练数据，完成预测模型的训练，并更新预测模型，预测模型包含了机器学习算法处理器5训练后的各项算法参数，及算法库，供计算实例调用，实现概率计算。计算实例。因为机器学习算法处理器5同时与多个测试中继器4连接，所以需要为每个测试中继器4建立一个计算实例，实时为测试中继器4提供计算服务。

所述中央数据池管理器6用于接收和保存自动测试设备1的相关测试数据，相关测试数据包括测试参数值、WUT类型、工位号、坐标号、设备号、测试时间、lot号、批号、测试结果。同时根据机器学习算法处理器5的要求，提供指定芯片类型、Lot号、批号条件下的集成电路芯片Wafer测试数据，供机器学习算法处理器5进行学习算法训练，建立预测模型。

测试中继器4和每个自动测试设备1独立配套。多个测试中继器4共用一个机器学习算法处理器5，机器学习算法处理器5作为中央数据池管理器6的客户端，概率计算分布在多个机器学习算法处理器5中计算。好处是计算速度快，延迟小，但成本更高。

机器学习算法处理器5和中央数据池管理器6共存在一个服务器中，此时机器学习算法处理器5和中央数据池管理器6作为多个测试中继器4的服务器端。好处是计算集中在服务器端，成本相对更低，缺点是计算延迟更高，对测试效率构成影响。

一种基于机器学习的芯片测试效率提升方法，如图4所示，包括以下步骤：

步骤1，获取训练数据集。

步骤2，机器学习算法处理器5根据训练数据集通过机器学习算法进行训练，获得预测模型。

步骤3，测试中继器4接收探针台2的测试坐标值，测试中继器4将接收到的测试坐标值发送给机器学习算法处理器5。

步骤4，机器学习算法处理器5根据接收到的测试坐标值通过训练好的预测模型计算对应的失效概率，返回是否允许测试给测试中继器4。

步骤5，如果是不允许测试，测试中继器4发送测试结束信号给探针台2。如果允许测试，测试中继器4发送允许测试信号及当前测试坐标管芯Die的失效概率值返回给自动测试设备1。

步骤6，自动测试设备1完成测试，返回相关测试数据给中央数据池管理器6。自动测试设备1通过测试中继器4发送测试结束信号给探针台2。

本实施例不仅解决了wafer map分析滞后问题，而且减少了因人工失误导致误测的机率，同时实现芯片可靠性的分档或分析。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种基于机器学习的芯片测试效率提升系统，其特征在于：包括自动测试设备（1）、探针台（2）、测试中继器（4）、机器学习算法处理器（5），其中：

所述自动测试设备（1）用于根据测试开始信号控制探针台（2）开始测试；根据失效概率做芯片分档操作；将测试结果发送给探针台（2）；

所述探针台（2）用于将自动测试设备（1）与被测芯片（3）实现电气连接，同时根据自动测试设备（1）发送的测试结果实现集成电路芯片Wafer上各个管芯Die的Pass/Fail分选；

所述测试中继器（4）用于截获探针台（2）的测试开始信号，并将截获的测试开始信号提交给机器学习算法处理器（5）；同时获取机器学习算法处理器（5）根据截获的测试开始信号得到的忽略测试信号、允许测试信号及失效概率值；对于忽略测试信号，则立刻向探针台（2）返回探针测试结束信号；对于允许测试信号，则转发测试开始信号给自动测试设备（1），通知开始测试；将失效概率值发送给自动测试设备（1），供自动测试设备（1）判断根据失效概率做芯片分档操作；

所述机器学习算法处理器（5）根据训练数据集通过机器学习算法进行训练，获得预测模型；预测模型根据探针台（2）测试的管芯Die的坐标位置计算对应的失效概率；根据失效概率得到忽略测试信号和允许测试信号；并将忽略测试信号、允许测试信号及当前测试坐标管芯Die的失效概率值返回给测试中继器（4）。

2.根据权利要求1所述基于机器学习的芯片测试效率提升系统，其特征在于：包括中央数据池管理器（6），所述中央数据池管理器（6）用于接收和保存自动测试设备（1）的相关测试数据，相关测试数据包括测试参数值、WUT类型、工位号、坐标号、设备号、测试时间、lot号、批号、测试结果。

3.根据权利要求2所述基于机器学习的芯片测试效率提升系统，其特征在于：根据失效概率得到忽略测试信号和允许测试信号的方法：若失效概率大于设定失效概率阈值，返回测试中继器（4）忽略测试信号；若失效概率小于等于设定失效概率阈值，返回测试中继器（4）允许测试信号。

4.根据权利要求3所述基于机器学习的芯片测试效率提升系统，其特征在于：中央数据池管理器（6）时根据机器学习算法处理器（5）的要求，提供指定芯片类型、Lot号、批号条件下的集成电路芯片Wafer测试数据，供机器学习算法处理器（5）进行学习算法训练，建立预测模型。

5.根据权利要求4所述基于机器学习的芯片测试效率提升系统，其特征在于：测试中继器（4）和每个自动测试设备（1）独立配套。

6.根据权利要求5所述基于机器学习的芯片测试效率提升系统，其特征在于：多个测试中继器（4）共用一个机器学习算法处理器（5），机器学习算法处理器（5）作为中央数据池管理器（6）的客户端，概率计算分布在多个机器学习算法处理器（5）中计算。

7.根据权利要求6所述基于机器学习的芯片测试效率提升系统，其特征在于：机器学习算法处理器（5）和中央数据池管理器（6）共存在一个服务器中，此时机器学习算法处理器（5）和中央数据池管理器（6）作为多个测试中继器（4）的服务器端。

8.根据权利要求7所述基于机器学习的芯片测试效率提升系统，其特征在于：所述训练数据集包括测试参数值、WUT类型、工位号、坐标号、设备编号、测试参数值、lot号、批号、测试结果。

9.根据权利要求8所述基于机器学习的芯片测试效率提升系统，其特征在于：所述机器学习算法为逻辑回归算法。

10.一种基于机器学习的芯片测试效率提升方法，其特征在于，包括以下步骤：

步骤1，获取训练数据集；

步骤2，机器学习算法处理器（5）根据训练数据集通过机器学习算法进行训练，获得预测模型；

步骤3，测试中继器（4）接收探针台（2）的测试坐标值，测试中继器（4）将接收到的测试坐标值发送给机器学习算法处理器（5）；

步骤4，机器学习算法处理器（5）根据接收到的测试坐标值通过训练好的预测模型计算对应的失效概率，返回是否允许测试给测试中继器（4）；

步骤5，如果是不允许测试，测试中继器（4）发送测试结束信号给探针台（2）；如果允许测试，测试中继器（4）发送允许测试信号及当前测试坐标管芯Die的失效概率值返回给自动测试设备（1）；

步骤6，自动测试设备（1）完成测试，返回相关测试数据给中央数据池管理器（6）；自动测试设备（1）通过测试中继器（4）发送测试结束信号给探针台（2）。