CN103066985B - 具有复用引脚的芯片 - Google Patents

Abstract

本发明提供一种具有复用引脚的芯片，该芯片包括有一个复用引脚，在该复用引脚用作除测试引脚外的另一种引脚时，该复用引脚的电压大于第一阈值电压或者小于第二阈值电压，在该复用引脚的电压为小于第一阈值电压且大于第二阈值电压时，则使得所述芯片进入测试模式，此时认为该复用引脚用作测试引脚，其中第一阈值电压大于第二阈值电压。与现有技术相比，本发明中的芯片具有复用引脚，通过测定该复用引脚的电压来确定其是否作为测试引脚使用，该复用引脚还可以作为其它引脚来使用，这样减少了芯片的引脚，减小封装面积。

Description

具有复用引脚的芯片

【技术领域】

本发明涉及电路设计领域，特别涉及一种具有复用引脚的芯片。

【背景技术】

现有技术中电源管理芯片(或称集成电路)通常用一个独立管脚(或称为引脚PIN)来设定测试模式。当该管脚被连到电源，则电源管理芯片进入测试模式；当该管脚接地时，电源管理芯片进入正常工作模式。

通常，测试模式对于电源管理芯片的意义很大。例如，当芯片检测到测试模式，可以缩短一些正常功能中很长时间的延迟时间(例如正常工作模式下某个功能延时长达2秒，这对于芯片测试时间太长了，成本无法接受，例如可以缩短到1毫秒)，从而快速验证其功能是否正确，进而减少测试时间，减小了测试成本。此外，测试模式也可以被利用来测量由于测试设备限制无法直接测量的芯片性能参数，例如直流-直流转换器通常无法加电感在量产测试中测量其反馈电压，通过测试模式下将误差放大器的输出连接到其负输入端，形成闭环，则可以间接测量到正常工作模式下反馈节点的电压。

但对封装管脚紧张的情况而言，增加管脚会增大封装尺寸，这样会增加印刷电路板尺寸，不利于小型化设计；同时更大的封装意味着更高的封装成本。

因此有必要提供一种改进的技术方案来克服上述问题。

【发明内容】

本发明的目的在于提供一种具有复用引脚的芯片，该复用引脚可以用作测试引脚，也可以用作其它引脚，这样减少了芯片的引脚，减小封装面积。

为了解决上述问题，本发明提供一种复用引脚的芯片，该芯片包括有一个复用引脚，在该复用引脚用作除测试引脚外的另一种引脚时，该复用引脚的电压大于第一阈值电压或者小于第二阈值电压，在该复用引脚的电压为小于第一阈值电压且大于第二阈值电压时，则使得所述芯片进入测试模式，此时认为该复用引脚用作测试引脚，其中第一阈值电压大于第二阈值电压。

进一步的，所述芯片中包括测试模式判定电路，该测试模式判定电路用于判定所述复用引脚的电压是否小于第一阈值电压且大于第二阈值电压，若是，则使得所述芯片进入测试模式，否则，则不使得所述芯片进入测试模式。

进一步的，所述芯片中还包括计时模块，该计时模块在所述复用引脚的电压小于第一阈值电压且大于第二阈值电压时对此种状态进行计时，如果计时达到一个时间阈值，才使得所述芯片进入测试模式，否则，则不使得所述芯片进入测试模式。

进一步的，所述芯片中包括测试模式判定电路和计时模块，所述测试模式判定电路用于将所述复用引脚的电压与第一阈值电压和第二阈值电压进行比较，在所述复用引脚的电压小于第一阈值电压且大于第二阈值电压时输出测试使能信号，在所述复用引脚的电压大于第一阈值电压或小于第二阈值电压时输出非测试使能信号，所述计时模块在所述测试模式判定电路输出测试使能信号时开始计时，在计时达到一个时间阈值，该计时模块输出测试模式信号，使得所述芯片进入测试模式，否则所述计时模块输出非测试模式信号。

进一步的，所述测试模式判定电路包括第一比较电路、第二比较电路和逻辑电路，第一比较电路比较所述复用引脚的电压和第一电压阈值，并输出第一比较结果；第二比较电路比较所述复用引脚的电压和第二电压阈值，并输出第二比较结果；所述逻辑电路将第一比较结果和第二比较结果进行逻辑运算后输出测试使能信号或非测试使能信号。

进一步的，第一比较电路包括依次串联于电源端和地之间的PMOS场效应晶体管和第一电流源，该PMOS场效应晶体管的栅极连接所述复用引脚，所述PMOS场效应晶体管和第一电流源的中间节点作为输出端输出第一比较结果，第一阈值电压为电源端的电压减去PMOS场效应晶体管的导通电压阈值的绝对值，第二比较电路包括依次串联于电源端和地之间的第二电流源和NMOS场效应晶体管，该NMOS场效应晶体管的栅极连接所述复用引脚，所述NMOS场效应晶体管和第二电流源的中间节点作为输出端输出第二比较结果，其中第二阈值电压为NMOS场效应晶体管的导通电压阈值，所述逻辑电路包括第一反相器、或非门和第二反相器，该第一反相器的输入端接第一比较器的输出端，其输出端接所述或非门的一个输入端，所述或非门的另一个输入端接第二比较器的输出端，其输出端接所述第二反相器的输入端，该第二反相器的输出端输出测试使能信号或非测试使能信号。

更进一步的，所述计时模块包括多个级联的D触发器，每个D触发器的输入端d与其反相输出端qb相连，其复位端r与所述第二反相器的输出端相连，第一个D触发器的时钟端CK与时钟信号CLK连接，其输出端q与第二个D触发器的时钟端CK相连，中间的D触发器的输出端q与后一个D触发器的时钟端CK相连，最后一个D触发器的输出端q输出测试模式信号或非测试模式信号。

更进一步的，在希望使得所述芯片进入测试模式时，将一电压源连接于该复用管脚使得该复用管脚的电压小于第一阈值电压且大于第二阈值电压，在不希望使得所述芯片进入测试模式时，将所述电压源从该复用管脚移除。

更进一步的，所述电源端通过第一电阻连接于所述复用管脚，该复用管脚和地之间依次串联有第二电阻和第二NMOS场效应晶体管，控制第二NMOS场效应晶体管的导通时，所述复用引脚的电压低于第二电压阈值，控制第二NMOS场效应晶体管的截止时，所述复用引脚的电压高于第一电压阈值。

再进一步的，在所述复用引脚不用做测试引脚时，所述芯片通过控制第二NMOS场效应晶体管的导通和截止使得所述复用引脚输出复位控制信号。

与现有技术相比，本发明中的芯片具有复用引脚，通过测定该复用引脚的电压来确定其是否作为测试引脚使用，该复用引脚还可以作为其它引脚来使用，这样减少了芯片的引脚，减小封装面积。

【附图说明】

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。其中：

图1为本发明的一个实施例中的芯片在正常模式时的应用电路示意图；

图2为本发明的一个实施例中的芯片在测试模式时的电路结构示意图；

图3为本发明中一个实施例中的芯片中的内部结构示意图；和

图4为图3中的内部各个模块的电路示例图。

【具体实施方式】

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。

在本发明中将测试引脚与另一个引脚进行复用，从而使得电源管理芯片具有测试模式，又不增加芯片引脚。

在一个实施例中，本发明提供了一种芯片，该芯片具有测试模式和正常模式，其包括有一个复用引脚。在该复用引脚用作除测试引脚外的另一种引脚时，该复用引脚的电压大于第一阈值电压Vth1或者小于第二阈值电压Vth2，在该复用引脚的电压为小于第一阈值电压Vth1且大于第二阈值电压Vth2时，则使得所述芯片进入测试模式，此时认为该复用引脚用作测试引脚，其中第一阈值电压Vth1大于第二阈值电压Vth2。

本文中以电源管理芯片100为例进行介绍，所属领域内的普通技术人员能够理解的是，根据本发明的技术原理，本发明并不局限于电源管理芯片，其还可以用于其他芯片中。图1为本发明的一个实施例中的电源管理芯片100在正常模式(非测试模式)时的应用电路示意图，图2为本发明的一个实施例中的电源管理芯片在测试模式时的结构示意图。

在正常模式时，该电源管理芯片100的复用引脚POR用来向电路200输出复位信号，另一个引脚VH为电源管理芯片PMU的一个低压差调节器输出，也可以为其他高电平信号，比如开关型DC-DC转换器的输出。电源管理芯片PMU中的复用引脚POR为开漏（Open-Drain）结构，芯片100内只有复用引脚POR的NMOS(N-channelmetaloxidesemiconductor)的下拉通路，没有PMOS(P-channelmetaloxidesemiconductor)的上拉通路，复用引脚POR的高电平是通过芯片100外上拉电阻Rph1拉高至高电平VH的。

在测试模式时，所述复用引脚与一个电压源VA，该电压源VA的电压小于第一阈值电压Vth1且大于第二阈值电压Vth2，进而使得复用引脚的电压小于第一阈值电压Vth1且大于第二阈值电压Vth2。

在一个实例中，所述电阻Rph1的电阻值为50K欧姆，VH端的电压为3.3V，电压源VA的电压为1.5V。

图3为本发明中一个实施例中的电源管理芯片100的内部结构示意图。如图3所示，所述电源管理芯片100包括有测试模式判定电路310和计时模块320。

所述测试模式判定电路310用于将所述复用引脚POR的电压与第一阈值电压Vth1和第二阈值电压Vth2进行比较，在所述复用引脚的电压小于第一阈值电压且大于第二阈值电压时输出测试使能信号TC，在所述复用引脚的电压大于第一阈值电压或小于第二阈值电压时输出非测试使能信号TC。所述计时模块320在所述测试模式判定电路输出测试使能信号时开始计时，在计时达到一个时间阈值，该计时模块输出测试模式信号TestMode，使得所述芯片进入测试模式，否则所述计时模块输出非测试模式信号TestMode，使得所述芯片不进入测试模式(即仍然处理正常模式)。所述计时模块320是为了消除所述复用引脚POR上的电压的瞬时扰动导致的误判。

在一个特别的实施例中，也可以只有测试模式判定电路310。

图4为图3中的内部各个模块的电路示例图。所述测试模式判定电路310包括第一比较电路(Comp1)311、第二比较电路(Comp2)312和逻辑电路313。

第一比较电路311比较所述复用引脚的电压和第一电压阈值Vth1，并输出第一比较结果A1。第二比较电路312比较所述复用引脚的电压和第二电压阈值Vth2，并输出第二比较结果A2。所述逻辑电路313将第一比较结果A1和第二比较结果A2进行逻辑运算后输出测试使能信号或非测试使能信号。

第一比较电路311包括依次串联于电源端VH和地之间的PMOS场效应晶体管MP1和第一电流源I1，该PMOS场效应晶体管MP1的栅极连接所述复用引脚POR，所述PMOS场效应晶体管MP1和第一电流源I1的中间节点作为输出端输出第一比较结果A1，第一阈值电压为电源端的电压减去PMOS场效应晶体管的导通电压阈值的绝对值，即VH-｜VthMP1｜，比如｜VthMP1｜为0.8v。第二比较电路312包括依次串联于电源端VH和地之间的第二电流源I2和NMOS场效应晶体管MN1，该NMOS场效应晶体管MN1的栅极连接所述复用引脚POR，所述NMOS场效应晶体管MN1和第二电流源的中间节点作为输出端输出第二比较结果A，其中第二阈值电压为NMOS场效应晶体管MN1的导通电压阈值VthMN1（比如0.8v)。所述逻辑电路313包括第一反相器INV1、或非门NOR1和第二反相器INV2，该第一反相器的输入端接第一比较器的输出端，其输出端接所述或非门的一个输入端，所述或非门的另一个输入端接第二比较器的输出端，其输出端接所述第二反相器的输入端，该第二反相器的输出端输出测试使能信号或非测试使能信号TC。

再次参考图4所示，所述计时模块(counter)320包括多个级联的D触发器，每个D触发器的输入端d与其反相输出端qb相连，其复位端r与所述第二反相器的输出端相连，第一个D触发器的时钟端CK与时钟信号CLK连接，其输出端q与第二个D触发器的时钟端CK相连，中间的D触发器的输出端q与后一个D触发器的时钟端CK相连，最后一个D触发器的输出端q输出测试模式信号或非测试模式信号TestMode。

具体的，在复位引脚POR的电压高于第二阈值电压，比如0.8V，且低于第一阈值电压，比如3.3-0.8=2.4V(假设VH=3.3V)时，TC为测试使能信号，比如为低电平，在持续时间达到时间阈值时，TestMode变为高电平，进入测试模式。在复位引脚POR的电压高于第一阈值电压或低于第二阈值电压时，TC为非测试使能信号，比如为高电平，此时TestMode变为低电平，芯片处于正常模式。

在希望使得所述芯片进入测试模式时，将一电压源VA连接于该复用管脚POR使得该复用管脚的电压小于第一阈值电压且大于第二阈值电压，在不希望使得所述芯片进入测试模式时，将所述电压源VA从该复用管脚移除。请结合图1和图4所示，所述电源端VH通过电阻Rph1连接于所述复用管脚POR，该复用管脚和地之间依次串联有第二电阻R2和第二NMOS场效应晶体管MN2，控制第二NMOS场效应晶体管MN2的导通时，所述复用引脚的电压低于第二电压阈值，控制第二NMOS场效应晶体管MN2的截止时，所述复用引脚的电压高于第一电压阈值。在所述复用引脚POR不用做测试引脚时，所述芯片通过控制第二NMOS场效应晶体管的导通和截止使得所述复用引脚输出复位控制信号。

所属领域内的普通技术人员能够理解的是，上文仅是将复位引脚和测试引脚复用为例进行介绍，其实也可以将其他引脚与测试引脚进行复用，比如I²C引脚（包括时钟信号管脚和数据信号管脚）。

图4中的比较电路还可以有其他实现方式，只要测试模式下在复用引脚上所加的电压（如图2所示电压源VA的电压）处于第一比较器和第二比较器的比较阈值之间即可。

在本发明中，“连接”、“相连”、“连”、“接”等表示电性连接的词语，如无特别说明，则表示直接或间接的电性连接。

需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (8)

1.一种复用引脚的芯片，其特征在于，该芯片包括有一个复用引脚，在该复用引脚用作除测试引脚外的另一种引脚时，该复用引脚的电压大于第一阈值电压或者小于第二阈值电压，在该复用引脚的电压为小于第一阈值电压且大于第二阈值电压时，则使得所述芯片进入测试模式，此时认为该复用引脚用作测试引脚，其中第一阈值电压大于第二阈值电压，

所述芯片中包括测试模式判定电路和计时模块，该测试模式判定电路用于判定所述复用引脚的电压是否小于第一阈值电压且大于第二阈值电压，该计时模块在所述复用引脚的电压小于第一阈值电压且大于第二阈值电压时对此种状态进行计时，如果计时达到一个时间阈值，才使得所述芯片进入测试模式，否则，则不使得所述芯片进入测试模式。

2.根据权利要求1所述的芯片，其特征在于，

所述测试模式判定电路在所述复用引脚的电压小于第一阈值电压且大于第二阈值电压时输出测试使能信号，在所述复用引脚的电压大于第一阈值电压或小于第二阈值电压时输出非测试使能信号，

所述计时模块在所述测试模式判定电路输出测试使能信号时开始计时，在计时达到一个时间阈值，该计时模块输出测试模式信号，使得所述芯片进入测试模式，否则所述计时模块输出非测试模式信号。

3.根据权利要求2所述的芯片，其特征在于，所述测试模式判定电路包括第一比较电路、第二比较电路和逻辑电路，

第一比较电路比较所述复用引脚的电压和第一阈值电压，并输出第一比较结果；第二比较电路比较所述复用引脚的电压和第二阈值电压，并输出第二比较结果；所述逻辑电路将第一比较结果和第二比较结果进行逻辑运算后输出测试使能信号或非测试使能信号。

4.根据权利要求3所述的芯片，其特征在于，第一比较电路包括依次串联于电源端和地之间的PMOS场效应晶体管和第一电流源，该PMOS场效应晶体管的栅极连接所述复用引脚，所述PMOS场效应晶体管和第一电流源的中间节点作为输出端输出第一比较结果，第一阈值电压为电源端的电压减去PMOS场效应晶体管的导通电压阈值的绝对值，

第二比较电路包括依次串联于电源端和地之间的第二电流源和NMOS场效应晶体管，该NMOS场效应晶体管的栅极连接所述复用引脚，所述NMOS场效应晶体管和第二电流源的中间节点作为输出端输出第二比较结果，其中第二阈值电压为NMOS场效应晶体管的导通电压阈值，

所述逻辑电路包括第一反相器、或非门和第二反相器，该第一反相器的输入端接第一比较电路的输出端，其输出端接所述或非门的一个输入端，所述或非门的另一个输入端接第二比较电路的输出端，其输出端接所述第二反相器的输入端，该第二反相器的输出端输出测试使能信号或非测试使能信号。

5.根据权利要求4所述的芯片，其特征在于，所述计时模块包括多个级联的D触发器，每个D触发器的输入端d与其反相输出端qb相连，其复位端r与所述第二反相器的输出端相连，第一个D触发器的时钟端CK与时钟信号CLK连接，其输出端q与第二个D触发器的时钟端CK相连，中间的D触发器的输出端q与后一个D触发器的时钟端CK相连，最后一个D触发器的输出端q输出测试模式信号或非测试模式信号。

6.根据权利要求1-5任一所述的芯片，其特征在于，在希望使得所述芯片进入测试模式时，将一电压源连接于该复用引脚使得该复用引脚的电压小于第一阈值电压且大于第二阈值电压，在不希望使得所述芯片进入测试模式时，将所述电压源从该复用引脚移除。

7.根据权利要求6所述的芯片，其特征在于，电源端通过第一电阻连接于所述复用引脚，该复用引脚和地之间依次串联有第二电阻和第二NMOS场效应晶体管，控制第二NMOS场效应晶体管的导通时，所述复用引脚的电压低于第二阈值电压，控制第二NMOS场效应晶体管的截止时，所述复用引脚的电压高于第一阈值电压。

8.根据权利要求7所述的芯片，其特征在于，在所述复用引脚不用做测试引脚时，所述芯片通过控制第二NMOS场效应晶体管的导通和截止使得所述复用引脚输出复位控制信号。