CN113326168A - 用于芯片测试的引脚映射方法 - Google Patents
用于芯片测试的引脚映射方法 Download PDFInfo
- Publication number
- CN113326168A CN113326168A CN202110544902.1A CN202110544902A CN113326168A CN 113326168 A CN113326168 A CN 113326168A CN 202110544902 A CN202110544902 A CN 202110544902A CN 113326168 A CN113326168 A CN 113326168A
- Authority
- CN
- China
- Prior art keywords
- chip
- tester
- information
- pins
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及一种用于芯片测试的芯片引脚映射方法。该方法包括:解析芯片连接装置的原理图数据,获得测试机连接器类型信息、芯片类型信息以及原理图拓扑结构信息(11);根据测试机连接器类型信息从测试机连接器资源库中获得连接器资源信息(12);根据芯片类型信息从芯片资源库中获得芯片引脚信息(13);根据芯片引脚信息、测试机连接器资源信息以及原理图拓扑结构信息,获得芯片引脚与测试机资源的连接关系(14)。本发明的用于芯片测试的引脚测试方法能够根据芯片连接装置的原理图自动地获得测试机资源与芯片引脚之间的连接关系,从而避免了现有技术中人工输入所带来的效率低下以及易于出错的问题。
Description
技术领域
本发明涉及芯片测试技术领域,尤其涉及一种用于芯片测试的引脚映射方法。
背景技术
随着集成电路的复杂度的提高,对集成电路的测试的复杂度也随之提高。例如,大规模集成电路需要进行数百次的电压、电流以及时序测试,以及百万次的功能测试步骤,以便保证器件符合设计要求。靠人工方式不可能完成如此复杂的测试,因此需要使用自动测试设备ATE(Automated Test Equipment)完成对集成电路芯片的测试。
芯片测试一般包括CP(Circuit Probe)测试和FT(Final Test)测试。在CP测试中,测试机通过探针卡与晶圆上的芯片引脚连接,对芯片进行测试。图2中示出了CP测试的场景的示意图。如图2所示,探针卡在晶圆的上方,通过探针与晶圆上的晶粒的测试焊盘接触,从而对每个晶粒进行测试。在本文中,为了方便介绍,晶粒也称为芯片,测试焊盘也称为芯片引脚。在FT测试中,测试机通过芯片负载版(DUT板)与封装后的芯片引脚连接,对芯片进行测试。图3、图4和图5分别示出了芯片负载板(DUT板)的正面、背面以及连接关系的示意图。封装后的芯片可以嵌入芯片负载版上的芯片插座中,使得芯片引脚与芯片插座中的引脚接触。无论CP测试还是FT测试,都需要获得测试机资源(即测试机提供的测试功能接口)与各个芯片引脚连接关系,以便对芯片进行测试。
在对芯片进行CP测试和FT测试时,测试人员需要在测试机的开发界面上手动逐个输入测试机的资源与芯片引脚的连接关系(即芯片引脚映射关系)。这种手动输入方式不仅效率低,而且容易出错。特别是在量产测试过程中,需要同时对数十个甚至数百个芯片进行同时并发测试,这就需要测试人员手动输入数百数千个芯片引脚与测试机资源的连接关系,这样会极大地降低芯片测试的工作效率。另外,一旦测试人员手动输入的连接关系存在错误,那么只能靠人工逐个芯片、逐个引脚地进行核对,这样会进一步降低芯片测试的工作效率。
因此,需要提供一种能够使芯片测试机快速高效地获得测试机资源与芯片引脚连接关系的方法。
发明内容
有鉴于此,本发明提出了一种用于芯片测试的芯片引脚映射方法,其能够解决以上技术问题。
本发明的技术方案如下:
一种用于芯片测试的芯片引脚映射方法,芯片引脚与芯片连接装置连接,芯片连接装置通过测试机连接器与测试机连接,所述方法包括:
解析芯片连接装置的原理图数据,获得测试机连接器类型信息、芯片类型信息以及原理图拓扑结构信息;
根据测试机连接器类型信息从测试机连接器资源库中获得连接器资源信息;
根据芯片类型信息从芯片资源库中获得芯片引脚信息;
根据芯片引脚信息、测试机连接器资源信息以及原理图拓扑结构信息,获得芯片引脚与测试机资源的连接关系。
根据本发明优选的实施例,根据芯片引脚信息、测试机连接器资源信息以及原理图拓扑结构信息,获得芯片引脚与测试机资源的连接关系的步骤包括:
根据芯片引脚信息、测试机连接器资源信息以及原理图拓扑结构信息,获得芯片引脚与测试机连接器资源的连接关系;
根据芯片引脚与测试机连接器资源的连接关系,获得芯片引脚与测试机资源的连接关系。
根据本发明优选的实施例,所述芯片测试是CP测试,所述芯片连接装置是探针卡。
根据本发明优选的实施例,所述原理图拓扑结构信息包括探针卡的探针与测试机连接器资源之间的连接关系。
根据本发明优选的实施例,所述芯片测试是FT测试,所述芯片连接装置是芯片负载板。
根据本发明优选的实施例,所述芯片负载板上设有多个芯片插座,所述原理图数据还包括芯片插座位号,用于标识每个芯片插座中的芯片。
根据本发明优选的实施例,芯片插座的引脚与芯片引脚对应,所述原理图拓扑结构信息包括每个芯片插座的引脚与测试机连接器资源之间的连接关系。
根据本发明优选的实施例,所述芯片负载板上设有多个测试机连接器,所述原理图数据还包括测试机连接器位号,用于标识连接到芯片连接装置的测试机线缆。
一种设备,包括处理器和存储计算机程序的存储介质,当计算机程序被处理器执行时,处理器实现以上描述的方法。
一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现以上描述的方法。
由以上技术方案可以看出,本发明的用于芯片测试的引脚测试方法能够根据芯片连接装置的原理图自动地获得测试机资源与芯片引脚之间的连接关系,从而避免了现有技术中人工输入所带来的效率低下以及易于出错的问题。本发明的方法既可以应用于CP测试,也可以应用于FT测试,从而可以提高整个芯片测试工作的效率。
附图说明
参照附图,本发明的技术方案将变得更易理解。本领域技术人员容易理解的是,这些附图仅仅用于举例说明本发明的技术方案,而并非意在对本发明的保护范围构成限定。图中:
图1为根据本发明实施例的用于芯片测试的芯片引脚映射方法的流程图;
图2为利用探针卡进行CP测试的场景的示意图;
图3为用于FT测试的芯片负载板的正面示意图;
图4为用于FT测试的芯片负载板的背面示意图;
图5为用于FT测试的芯片负载板的连接关系的示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚,下面结合附图和具体实施例对本发明进行详细描述。
图1示出了根据本发明实施例的用于芯片测试的芯片引脚映射方法的流程图。在芯片测试中,芯片引脚与芯片连接装置连接。在CP测试中,芯片连接装置是探针板。在FT测试中,芯片连接装置是芯片负载板。芯片连接装置通过测试机连接器与测试机连接。如图1所示,根据本发明实施例的用于芯片测试的芯片引脚映射方法可以包括以下步骤:
步骤11:解析芯片连接装置的原理图数据,获得测试机连接器类型信息、芯片类型信息以及原理图拓扑结构信息;
步骤12:根据测试机连接器类型信息从测试机连接器资源库中获得连接器资源信息;
步骤13:根据芯片类型信息从芯片资源库中获得芯片引脚信息;
步骤14:根据芯片引脚信息、测试机连接器资源信息以及原理图拓扑结构信息,获得芯片引脚与测试机资源的连接关系。
在步骤11中,解析芯片连接装置的原理图数据,获得测试机连接器类型信息、芯片类型信息以及原理图拓扑结构信息。芯片连接装置的原理图一般是芯片连接装置厂商提供的。在CP测试中,芯片连接装置是探针卡,而在FT测试中,芯片连接装置是芯片负载板(DUT板)。
图2示出了利用探针卡进行CP测试的场景。在CP测试中,探针卡上的探针与晶圆上的芯片(晶粒)的引脚(焊盘)连接。测试机资源通过测试机连接器与探针卡的探针连接,从而使测试机资源能够连接到晶圆上的芯片的引脚。探针卡厂商会提供探针卡原理图。探针卡原理图中一般包括测试机连接器类型信息、探针卡测试的芯片的类型信息以及探针卡的拓扑结构信息。探针卡原理图拓扑结构信息包括探针卡的探针与测试机连接器资源之间的连接关系。
图3示出了FT测试中使用的芯片负载板(DUT板)的示例。芯片负载板的厂商会提供DUT板的原理图。DUT板的原理图包括测试机连接器类型信息、DUT板测试的芯片的类型信息以及DUT板的拓扑结构信息。DUT板的原理图数据还可以包括芯片插座位号,用于标识每个芯片插座中的芯片。DUT板的原理图拓扑结构信息包括每个芯片插座的引脚与测试机连接器资源之间的连接关系,芯片插座的引脚与芯片引脚对应。
在图3示出的DUT板的示例中,DUT板的正面上设置有9个芯片插座,插座位号依次为1至9。每个芯片插座内都包括8个引脚,引脚编号依次为1至8。当封装好的芯片插入芯片插座中时,芯片的8个引脚与芯片插座的8个引脚相互对应并且电连接。芯片插座的尺寸以及引脚的设置都是根据待测芯片的规格定制的。为了对芯片进行测试,需要通过芯片插座的引脚将测试机资源与芯片引脚连接。为此,DUT板通过与芯片插座引脚连接的测试机连接器与测试机资源连接。
如图4所示,DUT板的背面设置有编号为1至4的四个测试机连接器。不同的测试机连接器编号可以用于标识连接到该测试机连接器的线缆。图4中的DUT板可以同时连接4根承载测试机资源的线缆。这4根线缆可以来自同一个测试机,也可以来自不同的测试机。测试机连接器包括多种资源,资源的类型和数量一般是测试机厂商预先定义的。每种资源对应于测试机连接器的一个引脚。从测试机引出的线缆连接到测试机连接器,从而使测试机资源连接到DUT板。
图5示意性示出了芯片插座3与测试机连接器1的连接关系,其他芯片插座与各个测试机连接器的连接关系并没有示出。需要注意的是,芯片插座与测试机连接器的各个资源的连接关系都包括在DUT板的拓扑结构信息中。
在步骤12中,根据测试机连接器类型信息从测试机连接器资源库中获得连接器资源信息。由于测试机连接器的规格一般都是由测试机厂商预先定义的,因此不同类型的测试机连接器的规格信息从测试机连接器数据库中获得。测试机连接器类型信息(例如型号)可以作为索引,以便从数据库中搜索到对应的测试机连接器的规格信息。测试机连接器的规格信息例如可以包括测试机连接器的各个位置的引脚所对应的资源。以图4中示出的测试机连接器1为例,该测试机连接器包括两列引脚。通过该测试机连接器的规格信息,可以得到这些引脚所对应的资源:AWG、DGT、RVS、DPS0、DPS1、DPS3、BPMU0、BPMU1、BPMU2、BPMU3、TMU0、TMU1、TMU2、TMU3、DI00、DI01、DI02、DI03、DI04、DI05、DI06、DI07、DI08、DI09、DI010、DI011、DI012、DI013、DI014、DI015、DI016、DI017、DI018、DI019、DI020、DI021、DI022、DI023、DI024、DI025、DI026、……、DI032。DUT板将这些资源与芯片的不同的引脚连接,以便实现各种测试。
图5中示出了芯片插座3的引脚与测试机连接器1的资源引脚之间的连接关系。如图5所示,芯片插座3的引脚1至引脚8分别与测试机连接器1的资源(引脚)DPS0、DI010、BPMU0、TMU0、DI023、DI015、DI010和DI09连接。虽然图5中未示出DUT板的其他芯片插座的引脚与测试机连接器资源的连接关系,但是其它芯片插座的引脚也同样与测试机连接器的资源引脚连接在一起,以便同时对各个芯片插座内的芯片进行并发测试。DUT板的拓扑结构信息中包括了各个插座的引脚与测试机连接器资源引脚的连接关系。
在步骤13中,根据芯片类型信息从芯片资源库中获得芯片引脚信息。已知的不同类型的芯片的规格信息都已经存储在芯片资源数据库中。芯片的类型信息(例如型号)可以作为索引,以便从数据库中搜索到对应的芯片的规格信息。芯片的规格信息例如可以包括芯片的引脚信息。芯片的引脚信息可以包括芯片引脚的分布、数量以及功能等信息。
在步骤14中,根据芯片引脚信息、测试机连接器资源信息以及原理图拓扑结构信息,获得芯片引脚与测试机资源的连接关系。步骤14可以具体包括:根据芯片引脚信息、测试机连接器资源信息以及原理图拓扑结构信息,获得芯片引脚与测试机连接器资源的连接关系;根据芯片引脚与测试机连接器资源的连接关系,获得芯片引脚与测试机资源的连接关系。通过DUT板或探针板的原理图拓扑结构信息、测试机连接器资源信息以及芯片的引脚信息可以得到测试机连接器的各个资源接口与芯片引脚的连接关系。事实上,对于CP测试而言,探针板的原理图拓扑结构信息包括了测试机连接器的各个资源(引脚)与连接到芯片引脚的探针的连接关系,因此可以得到测试机连接器的各个资源分别连接到的芯片引脚的位置。根据芯片引脚信息,进而可以得到测试机连接器的各个资源与芯片引脚的连接关系。
对于FT测试而言,探针板的原理图拓扑结构信息包括测试机连接器的各个资源与芯片插座中的引脚的连接关系。由于芯片引脚与芯片插座中的引脚一一对应,因此根据芯片引脚信息,可以得到测试机连接器的各个资源与芯片引脚的连接关系。最后,由于测试机连接器资源与测试机提供的资源是一一对应的,因此可以根据测试机连接器的各个资源与芯片引脚的连接关系得到测试机的各个资源与芯片引脚的连接关系。
通过以上描述的方法,芯片测试机可以获得测试机的各个资源与芯片引脚的连接关系。芯片测试机由此可以根据测试需求对多个芯片同时进行并发测试。以上描述的方法的每一步都可以由计算机设备(例如测试机)自动实施,不需要测试人员手动操作。与现有技术中的手动输入方案相比,本发明实施例的方法可以极大地提高芯片测试的工作效率,避免产生错误。
本发明的技术方案可以采用软件产品的形式体现,该计算机软件产品存储在一个存储介质中,包括若干指令用以使计算机设备的处理器执行本发明各个实施例的方法的全部或部分步骤。存储介质包括但不限于闪存盘、只读存储器(ROM)、随机存取存储器(RAM)、移动硬盘、磁盘或者光盘等可以存储程序代码的介质。
此外,本发明还提供了一种设备,包括处理器和存储计算机程序的存储介质,当计算机程序被处理器执行时,处理器实现以上描述的方法。该设备优选地为芯片测试机,从而使得芯片测试机能够自动获得测试机的各个资源与芯片引脚的连接关系。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等,均应包含在本发明保护的范围之内。
Claims (10)
1.一种用于芯片测试的芯片引脚映射方法,所述芯片引脚与芯片连接装置连接,所述芯片连接装置通过测试机连接器与测试机连接,所述方法包括:
解析芯片连接装置的原理图数据,获得测试机连接器类型信息、芯片类型信息以及原理图拓扑结构信息(11);
根据测试机连接器类型信息从测试机连接器资源库中获得连接器资源信息(12);
根据芯片类型信息从芯片资源库中获得芯片引脚信息(13);
根据芯片引脚信息、测试机连接器资源信息以及原理图拓扑结构信息,获得芯片引脚与测试机资源的连接关系(14)。
2.根据权利要求1所述的方法,其特征在于,所述根据芯片引脚信息、测试机连接器资源信息以及原理图拓扑结构信息,获得芯片引脚与测试机资源的连接关系(14)的步骤包括:
根据芯片引脚信息、测试机连接器资源信息以及原理图拓扑结构信息,获得芯片引脚与测试机连接器资源的连接关系;
根据芯片引脚与测试机连接器资源的连接关系,获得芯片引脚与测试机资源的连接关系。
3.根据权利要求1所述的方法,其特征在于,所述芯片测试是CP测试,所述芯片连接装置是探针卡。
4.根据权利要求3所述的方法,其特征在于,所述原理图拓扑结构信息包括探针卡的探针与测试机连接器资源之间的连接关系。
5.根据案例要求1所述的方法,其特征在于,所述芯片测试是FT测试,所述芯片连接装置是芯片负载板。
6.根据权利要求4所述的方法,其特征在于,所述芯片负载板上设有多个芯片插座,所述原理图数据还包括芯片插座位号,用于标识每个芯片插座中的芯片。
7.根据权利要求6所述的方法,其特征在于,芯片插座的引脚与芯片引脚对应,所述原理图拓扑结构信息包括每个芯片插座的引脚与测试机连接器资源之间的连接关系。
8.根据权利要求5所述的方法,其特征在于,所述芯片负载板上设有多个测试机连接器,所述原理图数据还包括测试机连接器位号,用于标识连接到芯片连接装置的测试机线缆。
9.一种设备,包括处理器和存储计算机程序的存储介质,当计算机程序被处理器执行时,处理器实现权利要求1至8中任一项所述的方法。
10.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求1至8中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110544902.1A CN113326168B (zh) | 2021-05-19 | 2021-05-19 | 用于芯片测试的引脚映射方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110544902.1A CN113326168B (zh) | 2021-05-19 | 2021-05-19 | 用于芯片测试的引脚映射方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113326168A true CN113326168A (zh) | 2021-08-31 |
CN113326168B CN113326168B (zh) | 2022-06-28 |
Family
ID=77416258
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110544902.1A Active CN113326168B (zh) | 2021-05-19 | 2021-05-19 | 用于芯片测试的引脚映射方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113326168B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114152822A (zh) * | 2021-11-08 | 2022-03-08 | 上海纳恩汽车技术股份有限公司 | 一种自动化测试设备资源配置系统及方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5608337A (en) * | 1995-06-07 | 1997-03-04 | Altera Corporation | Method and apparatus of testing an integrated circuit device |
US20060273809A1 (en) * | 2004-04-21 | 2006-12-07 | Formfactor, Inc. | Method of designing an application specific probe card test system |
CN101304016A (zh) * | 2007-05-10 | 2008-11-12 | 中芯国际集成电路制造(上海)有限公司 | 通用测试封装结构及方法 |
WO2009024172A1 (en) * | 2007-08-22 | 2009-02-26 | Verigy (Singapore) Pte. Ltd. | Chip tester, chip test system, chip test setup, method for identifying an open-line failure and computer program |
KR20100076445A (ko) * | 2008-12-26 | 2010-07-06 | 주식회사 동부하이텍 | 제이택을 지원하는 칩의 멀티사이트 테스트용 프로브 카드 |
US20110275170A1 (en) * | 2010-05-05 | 2011-11-10 | Teradyne, Inc. | System for concurrent test of semiconductor devices |
CN102353867A (zh) * | 2011-06-08 | 2012-02-15 | 伟创力电子技术(苏州)有限公司 | 一种互连测试设备及其测试方法 |
CN112052643A (zh) * | 2020-08-27 | 2020-12-08 | 烽火通信科技股份有限公司 | 一种电路原理图检查方法及系统 |
CN112272130A (zh) * | 2020-09-25 | 2021-01-26 | 杭州加速科技有限公司 | 半导体测试机通信总线系统 |
-
2021
- 2021-05-19 CN CN202110544902.1A patent/CN113326168B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5608337A (en) * | 1995-06-07 | 1997-03-04 | Altera Corporation | Method and apparatus of testing an integrated circuit device |
US20060273809A1 (en) * | 2004-04-21 | 2006-12-07 | Formfactor, Inc. | Method of designing an application specific probe card test system |
CN101304016A (zh) * | 2007-05-10 | 2008-11-12 | 中芯国际集成电路制造(上海)有限公司 | 通用测试封装结构及方法 |
WO2009024172A1 (en) * | 2007-08-22 | 2009-02-26 | Verigy (Singapore) Pte. Ltd. | Chip tester, chip test system, chip test setup, method for identifying an open-line failure and computer program |
KR20100076445A (ko) * | 2008-12-26 | 2010-07-06 | 주식회사 동부하이텍 | 제이택을 지원하는 칩의 멀티사이트 테스트용 프로브 카드 |
US20110275170A1 (en) * | 2010-05-05 | 2011-11-10 | Teradyne, Inc. | System for concurrent test of semiconductor devices |
CN102353867A (zh) * | 2011-06-08 | 2012-02-15 | 伟创力电子技术(苏州)有限公司 | 一种互连测试设备及其测试方法 |
CN112052643A (zh) * | 2020-08-27 | 2020-12-08 | 烽火通信科技股份有限公司 | 一种电路原理图检查方法及系统 |
CN112272130A (zh) * | 2020-09-25 | 2021-01-26 | 杭州加速科技有限公司 | 半导体测试机通信总线系统 |
Non-Patent Citations (2)
Title |
---|
刘媛媛等: "基于ATE的MCU芯片并行测试技术研究", 《电子测量技术》 * |
高虎等: "FPGA软件半实物仿真测试环境研究与框架设计", 《微电子学与计算机》 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114152822A (zh) * | 2021-11-08 | 2022-03-08 | 上海纳恩汽车技术股份有限公司 | 一种自动化测试设备资源配置系统及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113326168B (zh) | 2022-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100134133A1 (en) | Method for performing an electrical testing of electronic devices | |
US20130096866A1 (en) | Method And Apparatus For Designing A Custom Test System | |
CN111965530A (zh) | 一种基于jtag的fpga芯片自动化测试方法 | |
CN110494965B (zh) | 检查系统、晶圆图显示器、晶圆图显示方法以及存储介质 | |
US7114110B2 (en) | Semiconductor device, and the method of testing or making of the semiconductor device | |
CN112305398A (zh) | 自动化电路板测试系统及其方法 | |
CN113326168B (zh) | 用于芯片测试的引脚映射方法 | |
JP2022013885A (ja) | 試験測定システム及び被試験デバイス分析方法 | |
CN115201529A (zh) | 一种新的并行半导体参数测试系统 | |
CN115291085A (zh) | 射频封装芯片的测试系统及方法 | |
US20090164931A1 (en) | Method and Apparatus for Managing Test Result Data Generated by a Semiconductor Test System | |
CN113505563A (zh) | 一种探针台map生成方法及系统 | |
CN113917308A (zh) | 一种印制电路板的自动化测试平台 | |
US7888954B1 (en) | Method of utilizing an interposer in an automated test system and an automated test system having an interposer | |
US20110254579A1 (en) | Semiconductor test method and semiconductor test system | |
US20090024324A1 (en) | Method and System for GRR Testing | |
CN116166486A (zh) | 一种芯片量产测试方法和系统 | |
CN114863986A (zh) | 位元失效数据获取方法及装置、存储介质及电子设备 | |
CN112597002A (zh) | 一种基于Python脚本生成测试向量的方法 | |
CN215263823U (zh) | 一种电子产品测试组件及系统 | |
CN117310454B (zh) | 芯片测试方法及相关装置 | |
JPH0252446A (ja) | 集積回路の試験装置 | |
CN118073222B (zh) | 晶圆测试方法、装置、计算机设备及存储介质 | |
US20240027518A1 (en) | Wafer tester and wafer testing method and system | |
CN102375114B (zh) | 校验dut板质量的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |