CN101304016A

CN101304016A - 通用测试封装结构及方法

Info

Publication number: CN101304016A
Application number: CN 200710040595
Authority: CN
Inventors: 吴波; 卢秋明; 刘云海
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2007-05-10
Filing date: 2007-05-10
Publication date: 2008-11-12
Anticipated expiration: 2027-05-10
Also published as: CN101304016B

Abstract

本发明的通用测试封装结构和方法通过选用BGA作为通用封装形式，为芯片的封装提供了一个方便灵活的封装平台。将球凸点对应的焊盘分为上下左右四个分区，并定义每个区的焊盘中都包括特定功能的焊盘，以便于各种形式的芯片都能够以位置就近、功能对应的方式连接至相应的焊盘，极大地提高了封装的灵活性和通用性。

Description

通用测试封装结构及方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种用于测试半导体器件的通用测试封装结构及方法。

背景技术

随着集成电路技术的持续发展，芯片上将集成更多器件，芯片也将采用更快的时钟速度。在这些要求的推进下，器件的几何尺寸将不断缩小，在芯片的制造工艺中不断采用新材料、新技术和新的制造工艺。这些改进对于单个器件的寿命来说影响非常大，可能造成局部区域的脆弱性增加、功率密度提高、器件的复杂性增加以及引入新的失效机制。同时较小的容错空间意味着寿命问题必须在设计的一开始就给予考虑，并且在器件的开发和制造过程中一直进行监控，这个过程需要持续到最终产品完成。

半导体器件的制造工艺包括光刻、刻蚀、沉积等工艺，这些工艺是利用相应的工艺设备实现的，通过这些工艺步骤在半导体晶片上形成具有特定结构和功能的半导体元件。对于特定的半导体制造企业而言，生产设备和工艺参数决定了半导体器件的制造工艺水平，包括工艺节点、工艺稳定性、工艺可靠性和良率等。

目前有的半导体企业采用静态随机存取存储器(简称为静态随机存储器或Static RAM，SRAM)作为评估工艺水平的测试平台(technologyqualification vehicle，TQV)。一个存储芯片上的阵列数目是由整个存储器的大小、数据输入输出端口数目、存储速度要求、整个芯片的版图布局和测试要求所决定的。在对SRAM器件进行可靠性测试前，需要对芯片进行封装，对具有特定封装形式的器件进行各种电学性能测试和工艺可靠性测试。

目前，根据容量和版图设计规则的不同，不同集成电路设计厂商设计的SRAM存储器芯片有不同的焊盘(pad)数量和排列方式，不同的焊盘排列方式对应于不同的封装形式。目前适用于SRAM存储器的普遍的封装形式包括TSOP(薄小外形封装)I 48LD、TSOP II 44LD、TQFP(小型四边引脚扁平封装)100和BGA(球型矩阵封装)等，如申请号为2005 10129753.3的中国专利申请文件中所提及的。根据芯片的焊盘数量和位置以及设计和工艺要求选择合适的封装形式。每种封装形式的引线框架(lead-frame)的引脚位置与芯片的焊盘位置相对应。不同芯片的引脚的排列位置也各不相同，例如有引脚在两侧分布的和引脚在四周分布的。同种引脚排列方式的芯片，引脚的功能也可能不同，例如同一个位置的引脚，A公司设计的芯片可能是数据输入端，而B公司设计的芯片可能设计为数据输出端。因此，每种SRAM存储器芯片都需要使用与之相适应的的封装形式对其进行封装。也就是说每种SRAM芯片都需要与之相配的引线框架，这样势必造成需要采用多种引线框架，一方面提高了测试成本，每种芯片的封装都需要配备封装和检测工具，导致测试费用的高投入，封装周期加长，成本增加；另一方面，封装部门过分依赖引线框架的供货情况，一旦供应商的供货出现问题，封装进度就会受到影响，进而影响测试进度。

发明内容

本发明的目的在于提供一种通用测试封装结构及方法，采用通用的封装形式和引线框架，能够适用各种不同焊盘排列方式的SRAM芯片的工艺技术可靠性测试。

为达到上述目的，一方面，提供了一种通用测试封装结构，包括基板和位于基板正面的芯片，所述芯片表面具有焊盘，所述基板背面具有焊点，正面具有与所述基板背面焊点相连的焊盘，所述基板正面的焊盘沿基板的四边分布，其特征在于：所述芯片表面的焊盘与所述基板正面的焊盘就近连接。

所述基板正面的焊盘沿基板四边均匀分布。

所述基板正面的焊盘具有编号。

所述基板正面的焊盘编号按逆时针方式编排。

所述基板正面的焊盘分布根据所述芯片的焊盘排列方式确定。

所述基板背面的焊点为球状凸点。

另一方面提供了一种通用测试封装方法，包括：

选择封装基板，所述基板背面具有焊点，正面具有与所述基板背面焊点相连的焊盘；

对所述焊盘进行编号和功能定义；

将所述焊盘沿所述基板的周边进行排列，形成焊盘沿周边分布的基板；

将待封装的芯片置于所述基板正面中央，在所述芯片表面具有焊盘，且至少分布于所述芯片的边缘两侧；

将所述芯片的焊盘于所述基板周边的焊盘就近连接。

根据待封装的芯片的特性确定对所述基板焊盘的功能定义。

将基板焊盘沿基板的四边均匀分布。

对所述基板焊盘进行分组，各组焊盘分别具有相应的功能且分别位于基板的四个边。

所述焊盘编号按逆时针方向进行排列。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案采用球型矩阵封装(ball grid array，BGA)作为本发明通用测试封装结构的引线框架。BGA封装具有足够的输入输出引脚数，而且引脚间距较大，便于引线键合。由于BGA封装的引脚分布为四周分布，因此无论是何种焊盘分布形式的SRAM芯片，例如两边引线或四周引线，都可以连接到的引脚上，能够适应不同焊盘分布形式的芯片，以及焊盘分布形成相同但功能配置不同的芯片，大大提高了测试芯片封装形式的通用性，降低了测试成本，改善了测试封装结构对于不同容量、不同设计的SRAM芯片的封装适应灵活性。此外，由于BGA封装的输入输出引脚数较多，作为引线框架应用于本发明的测试封装结构，不但可以用于SRAM器件的工艺可靠性测试，而且还可以用于其他各种具有不同焊盘形式的半导体器件芯片的各种电参数测试。

附图说明

通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按比例绘制附图，重点在于示出本发明的主旨。

图1A为说明一种SRAM存储器芯片焊盘位置和引线的结构示意图；

图1B为说明另一种SRAM存储器芯片焊盘位置和引线的结构示意图；

图2为根据本发明实施例所采用的BGA封装形式示意图；

图3为说明根据本发明一实施例的芯片与BGA封装结构的位置关系示意图；

图4为说明根据本发明另一实施例的芯片与BGA封装结构的位置关系示意图；

图5为说明根据本发明实施例的BGA封装形式球凸点的功能定义图表；

图6为说明根据本发明通用测试封装结构第一实施例的BGA球凸点与焊盘及引脚功能的对应关系图表；

图7为说明根据本发明第一实施例的芯片与BGA引线框架焊盘之间的连接关系示意图；

图8为说明根据本发明第二实施例的芯片与BGA引线框架焊盘之间的连接关系示意图；

图9为说明根据本发明第三实施例的芯片与BGA引线框架焊盘之间的连接关系示意图；

图10为说明根据本发明第四实施例的芯片与BGA引线框架焊盘之间的连接关系示意图。

所述示意图只是实例，其在此不应过度限制本发明保护的范围。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。

尽管下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列的描述应当被理解为对于本领域技术人员的广泛教导。

SRAM存储器是由静态挥发性存储单元组成的阵列，由于其地址译码集成在芯片内，因此可以对每个单元进行读写操作。SRAM的基本结构包括一个或多个由存储单元构成的矩形阵列以及相应的外围电路以完成地址译码和其他特殊功能，比如猝发操作模式等。存储单元按行和列排列起来便组成了SRAM的阵列结构，行和列分别称为字线和位线。每个存储单元对应于一个唯一的地址，或者说行和列的交叉点定义地址，而且每一个地址和某一特定的数据输入输出(I/O)端口是相连的。一个存储芯片上的阵列数目是由整个存储器的大小、数据输入输出端口数目、存储速度要求、整个芯片的版图布局和测试要求所决定的。SRAM可以采用多种工艺实现，包括传统的MOS(包含NMOS或CMOS)工艺、高速的双极型工艺和GaAs工艺。商用SRAM中最具代表性的是利用混合型MOS工艺和全CMOS工艺实现。混合型MOS工艺采用CMOS和NMOS工艺以适应高密度的应用场合，而由全CMOS工艺实现高密度和低功耗的需求。通常，有代表性的半导体制造企业，例如中芯国际(SMICS)，均采用SRAM存储器作为测试特定工艺节点的工艺稳定性可靠性的器件。

根据设计准则和工艺节点以及容量和数据存取特性(同步或异步)的不同，SRAM器件的芯片尺寸和焊盘排列方式存在很大差异。图1A为说明一种SRAM存储器芯片焊盘位置和引线的结构示意图。如图1A所示，这种芯片100的焊盘110分布于芯片的四周，而且焊盘之间的间隔也不尽相同，间隔差异较大，这种焊盘的排列方式决定了其在引线键合时引线120的引出方式为分别向四周引出，封装时所需要的引线框架的引脚排列方式要求与芯片的相对应，为四周排列方式。图1B为说明另一种SRAM存储器芯片(以下简称芯片)焊盘位置和引线的结构示意图。如图1B所示，这种芯片100’的焊盘110’分布于芯片的左右两侧边缘，而且焊盘之间的间隔相同，间隔比较密集。这种焊盘的排列方式决定了其在引线键合时引线120’的引出方式为向两侧引出，封装时所需要的引线框架的引脚排列方式要求与其相对应，也应为两侧排列方式。

上述仅举出了两种芯片的焊盘排列方式，还有许多采用不同工艺节点技术、不同设计规则、不同容量和型号的SRAM存储器芯片，其焊盘排列方式多种多样，如果每种芯片都配备一种封装形式的引线框架，对于可靠性测试阶段来说，即不现实，又会耗费大量资源，造成不必要的浪费。

因此，本发明采用了一种通用测试封装结构及方法，能够适用各种不同焊盘排列方式的芯片。通过研究各种封装形式的结构和特点，本发明选用了BGA(ball grid array)球形触点阵列，作为通用测试封装结构的封装形式。BGA是多引脚大规模集成电路用的一种封装。封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm的360引脚BGA仅为31mm见方；而引脚中心距为0.5mm的304引脚QFP(四边引脚扁平封装)为40mm见方。而且BGA不用担心QFP那样的引脚变形问题。BGA封装的优点有：1.输入输出引脚数大大增加，而且引脚间距远大于QFP，加上它有与电路图形的自动对准功能，从而提高了组装成品率；2.虽然它的功耗增加，但能用可控塌陷芯片法焊接，它的电热性能从而得到了改善，对于集成度很高和功耗很大的芯片，采用陶瓷基板，并在外壳上安装微型排风扇散热，从而可达到电路的稳定可靠工作；3.封装本体厚度比普通QFP减少1/2以上，重量减轻3/4以上；4.寄生参数减小，信号传输延迟小，使用频率大大提高；5.组装可用共面焊接，可靠性高。

图2为根据本发明实施例所采用的BGA封装形式示意图。BGA为表面贴装型封装之一，在印刷基板200的背面按阵列方式制作出球形凸点210用以代替引脚，每个凸点都连接至印刷基板正面的引线。在印刷基板的正面装配芯片，芯片的焊盘与引线进行引线键合，然后用模压树脂或灌封方法进行密封。本发明的发明人考虑到封装形式要适用不同工艺节点、不同容量的芯片，以及将来更大容量芯片、更多焊盘数量封装的需要，在本发明的技术方案中选用BGA 12×12，共144个球凸点的封装形式。

图3为说明根据本发明一实施例的芯片与BGA封装结构的位置关系示意图。所述示意图只是示意，在此不应过度限制本发明保护的范围。如图3所示，印刷基板200的背面按阵列方式排列有球形凸点210，图中所示的芯片220实际位于印刷基板200的正面的中央，应该是不可见的，为清楚起见，将芯片220示于图中，以便于说明其位置。图3中芯片220的焊盘排列形式相当于图1B中所示的芯片100的焊盘排列形式，焊盘位于芯片的两侧边缘。芯片定着于印刷基板200的正面表面上，可采用黏结或其它本领域技术人员公知的方式。图4为说明根据本发明另一实施例的芯片与BGA封装结构的位置关系示意图。同样，图4所示的芯片230亦位于印刷基板200的正面的中央，为清楚起见，亦将芯片230示于图中，以便于说明其位置。图4中芯片230的焊盘排列形式相当于图1A中所示的芯片100’的焊盘排列形式，四周的边缘都分布有焊盘。由于本发明采用BGA封装结构，球凸点210沿四周呈阵列形式均匀分布，因此无论何种焊盘排列方式的芯片，都可以连接到就近的引线上，而且连接方式非常灵活，通过对每个球凸点的功能进行自定义，实现各种连接模式。

图5为说明根据本发明实施例的BGA封装形式球凸点的功能定义图表。如图5所示，本发明的通用测试封装结构将BGA的144个球凸点定义为13行和13列，每行和每列均用字母或标号表示。本实施例中，行的编号为从A到N，即A、B、C、D、E、F、G、H、J、K、L、M和N；列的编号从1到13，即1、2、3、4、5、6、7、8、9、10、11、12、13。每个球凸点用行和列共同表示，例如A1代表第一行和第一列交叉点的球凸点，B2代表第二行和第二列交叉点的球凸点......，依次类推，其中E5至E9、F5至F9，一直到J5至J9为空白无球凸点的区域，用来布置芯片，因此所有行和列的字母和编号共代表144个球凸点，每个凸点均连接到正面的引线焊盘，因此正面的引线焊盘也为144个。在本发明的其他实施例中，即使采用球凸点数目更多的封装形式，也可以按照上述规则对每个凸点进行编号。

将上述144个凸点对应的144个引线焊盘分为四个区，这四个区分别位于引线框架印刷基板正面的上方、下方、左方和右方。本实施例中每个区分别包括36个引线焊盘。每个分区都包括具有相应功能的焊盘，例如高电位端、低电位端、输入/输出端、片选信号端等。第一区的引线焊盘的编号为从1到36，第二区的引线焊盘的编号为从37到72，第三区的引线焊盘的编号为从73到108，第四区的引线焊盘的编号为从109到144。这种排列方式只是一个实例，其适用于某些芯片的焊盘分布。在本发明其他实施例中，还可以有其它的编排方式，例如将第一区的引线焊盘的编号为从1到18，第二区的引线焊盘的编号为从19到72，第三区的引线焊盘的编号为从73到89，第四区的引线焊盘的编号为从90到144，等等。总之可以根据待测试芯片的具体焊盘分布特点灵活编排。

然后，对各个区的每个球凸点、引线焊盘和引脚功能进行定义以确定对应关系。图6为说明根据本发明通用测试封装结构实施例的BGA球凸点和引线焊盘以及引脚功能的对应关系图表。如图6所示，并结合图5，焊盘1对应的球凸点为D3，引脚功能为NC(空)；焊盘2对应的球凸点为C2，引脚功能为NC(空)；焊盘3对应的球凸点为E3，引脚功能为NC(空)；焊盘38对应的球凸点为M3，引脚功能为OEB(输出使能端)；焊盘89对应的球凸点为G10，引脚功能为VCC(高电位端)；焊盘120对应的球凸点为A9，引脚功能为NC(空)；......等等，在此不再赘述。图6所示图表仅示一个特例，不同的SRAM芯片可以定义不同的对应关系，总的宗旨要满足所述定义关系需便于引线的就近连接。

图7为说明根据本发明第一实施例的芯片与BGA基板焊盘之间的连接关系示意图。如图7所示，本实施例中的芯片300的焊盘排列方式为四周排列，即芯片的上下左右边缘都分布有焊盘，例如上边有IO8、IO9、IO10、Vcc等焊盘，下边有CEB、IO0、IO1等，左边有UB、OEB、AY3等，右边有AY0、AZ0、AZ1等。基板310的焊盘分布方式以逆时针的方向排列，按照上述四个分区的方式，即第一区36个焊盘分布在基板310的左边，第二区36个焊盘分布在基板310的下边，第三区36个焊盘分布在基板310的右边，第四区36个焊盘分布在基板310的上边。芯片300左边的焊盘通过引线连接至基板310左边的第一区、焊盘编号为1～36的焊盘中相应的焊盘；芯片300下边的焊盘通过引线连接至基板310下边的第二区、焊盘编号为37～72的焊盘中相应的焊盘；芯片300右边的焊盘通过引线连接至基板310右边的第三区、焊盘编号为73～108的焊盘中相应的焊盘；芯片300上边的焊盘通过引线连接至基板310上边的第四区、焊盘编号为109～144的焊盘中相应的焊盘。

图8为说明根据本发明第二实施例的芯片与BGA基板焊盘之间的连接关系示意图。如图8所示，本实施例中的芯片400的焊盘排列方式为两侧排列，即芯片的焊盘仅分布于左右两侧。基板410的焊盘分布方式与图7中所示的相同。在进行引线键合时，芯片400左边的焊盘通过引线连接至基板410左边的第一区、焊盘编号为1～36的焊盘中相应的焊盘；芯片400右边的焊盘通过引线连接至基板410右边的第三区、焊盘编号为73～108的焊盘中相应的焊盘。

图9为说明根据本发明第三实施例的芯片与BGA基板焊盘之间的连接关系示意图。如图9所示，本实施例中的芯片500的焊盘排列方式为上下排列，即芯片的焊盘仅分布于上下两侧。基板510的焊盘分布方式与图7中所示的相同。在进行引线键合时，芯片500上边的焊盘通过引线连接至基板510上边的第四区、焊盘编号为109～144的焊盘中相应的焊盘；芯片500下边的焊盘通过引线连接至基板510下边的第二区、焊盘编号为37～72的焊盘中相应的焊盘。

图10为说明根据本发明第四实施例的芯片与BGA基板焊盘之间的连接关系示意图。如图10所示，本实施例中，芯片600的焊盘分布较为特殊，虽为四周分布，但是左右两侧的焊盘数量远大于上下两侧的焊盘数量。本实施例中将基板610的焊盘分布根据芯片600的特定进行调整，将第一区的引线焊盘的编号设置为从1到18，第二区的引线焊盘的编号设置为从19到72，第三区的引线焊盘的编号设置为从73到89，第四区的引线焊盘的编号设置为从90到144。芯片600上边的焊盘(Vcc)通过引线连接至基板610上边的第一区、焊盘编号为1～18的焊盘中相应的焊盘；芯片600左边的焊盘通过引线连接至基板610左边的第二区、焊盘编号为19～72的焊盘中相应的焊盘；芯片600下边的焊盘通过引线连接至基板610下边的第三区、焊盘编号为73～89的焊盘中相应的焊盘；芯片600右边的焊盘通过引线连接至基板610右边的第四区、焊盘编号为90～144的焊盘中相应的焊盘。

上述实施例的描述并未对本发明的保护范围进行限制。本发明的通用测试封装结构和方法通过选用BGA作为通用封装形式，为芯片的封装提供了一个方便灵活的封装平台。将球凸点对应的焊盘分为上下左右四个分区，并定义每个区的焊盘中都包括特定功能的焊盘，以便于各种形式的芯片都能够以位置就近、功能对应的方式连接至相应的焊盘，极大地提高了封装的灵活性和通用性。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1、一种通用测试封装结构，包括基板和位于基板正面的芯片，所述芯片表面具有焊盘，所述基板背面具有焊点，正面具有与所述基板背面焊点相连的焊盘，所述基板正面的焊盘沿基板的四边分布，其特征在于：所述芯片表面的焊盘与所述基板正面的焊盘就近连接。

2、如权利要求1所述的通用测试封装结构，其特征在于：所述基板正面的焊盘沿基板四边均匀分布。

3、如权利要求2所述的通用测试封装结构，其特征在于：所述基板正面的焊盘具有编号。

4、如权利要求3所述的通用测试封装结构，其特征在于：所述基板正面的焊盘编号按逆时针方式编排。

5、如权利要求1所述的通用测试封装结构，其特征在于：所述基板正面的焊盘分布根据所述芯片的焊盘排列方式确定。

6、如权利要求1所述的通用测试封装结构，其特征在于：所述基板背面的焊点为球状凸点。

7、一种通用测试封装方法，包括：

对所述焊盘进行编号和功能定义；

将所述芯片的焊盘于所述基板周边的焊盘就近连接。

8、如权利要求7所述的方法，其特征在于：根据待封装的芯片的特性确定对所述基板焊盘的功能定义。

9、如权利要求7所述的方法，其特征在于：将基板焊盘沿基板的四边均匀分布。

10、如权利要求8或9所述的方法，其特征在于：对所述基板焊盘进行分组，各组焊盘分别具有相应的功能且分别位于基板的四个边。

11、如权利要求7所述的方法，其特征在于：所述焊盘编号按逆时针方向进行排列。