CN115939088A - 一种闪存颗粒封装基板及闪存颗粒、ssd存储器 - Google Patents
一种闪存颗粒封装基板及闪存颗粒、ssd存储器 Download PDFInfo
- Publication number
- CN115939088A CN115939088A CN202211479801.1A CN202211479801A CN115939088A CN 115939088 A CN115939088 A CN 115939088A CN 202211479801 A CN202211479801 A CN 202211479801A CN 115939088 A CN115939088 A CN 115939088A
- Authority
- CN
- China
- Prior art keywords
- flash memory
- interface
- packaging
- interfaces
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开一种闪存颗粒封装基板及闪存颗粒、SSD存储器。其中封装基板包括基板本体、以及设置在基板本体上的多组封装接口和设置在基板本体上的一组焊盘接口,所述的多组封装接口中至少存在两组不同型号闪存芯片的封装接口,所述的多组封装接口的数据引脚通过导线与所述一组焊盘接口的数据引脚连接,所述焊盘接口包括两个以上的片选引脚,一组封装接口的一个片选引脚与所述焊盘接口中的一个片选引脚连接。使用本发明的封装基板,减少基板设计样品验证,缩短设计研发周期,降低设计研发成本。
Description
技术领域
本发明涉及闪存颗粒封装技术领域,尤其涉及一种闪存颗粒封装基板及闪存颗粒、SSD存储器。
背景技术
闪存颗粒是由一定数量的闪存芯片和封装基板以一定的顺序堆叠封装而成。其中,闪存芯片(闪存die)是裸芯片,是晶圆厂从晶圆上面切割下来的芯片。封装基板用于容置闪存芯片,具有封装接口,封装接口用于与闪存芯片连接,封装时可以将闪存芯片的引脚通过连线与封装接口进行连接。连接后再用树脂进行一体封装。在实际封装时,不同的闪存芯片型号,不同的闪存芯片数量,不同的闪存颗粒封装基板设计都会造成闪存颗粒的封装方案不同。
现有技术在对不同的闪存芯片型号进行封装时,所采用的闪存颗粒封装方案都是根据不同的闪存芯片堆叠去设计一款专用的闪存颗粒封装基板。这样会带来如下问题:
1、现有的闪存颗粒封装基板是专用的,通用性较低。不同封装方案之间无法互用,需要针对不同的方案准备不同的封装基板,造成浪费。
2、现有闪存颗粒封装基板需要根据不同的方案来重新设计开发仿真,研发设计周期较长,研发成本较高。
现有技术也有公开一种兼容不同DRAM芯片的PCB板及包括其的固态硬盘,专利申请号为:202011350829.6,其公开了:了一种兼容不同DRAM芯片的PCB板,包括以下部件:基板和设置在基板上的SSD控制器;DRAM芯片安装槽,DRAM芯片安装槽配置用于安装不同型号的DRAM芯片;第一电阻,第一电阻连接DRAM芯片安装槽的M9引脚安装位与SSD控制器;第二电阻,第二电阻连接DRAM芯片安装槽的M9引脚安装位与地;第三电阻,第三电阻连接DRAM芯片安装槽的E9引脚安装位与地;以及第四电阻,第四电阻连接DRAM芯片安装槽的T7引脚安装位与地,SSD控制器配置用于确认并根据DRAM芯片安装槽中安装DRAM芯片的型号控制第一电阻、第二电阻、第三电阻和第四电阻的通断,并根据型号选择M9引脚、E9引脚和T7引脚的状态。本发明还公开了一种包括DR AM芯片和兼容不同DRAM芯片的PCB板的固态硬盘。但是其是通过不同的电阻接地实现不同的DRAM芯片的安装,其安装槽只有一个且其DRAM芯片是成品后的存储颗粒,无法适用于闪存芯片的安装。
发明内容
为此,需要提供一种闪存颗粒封装基板及闪存颗粒、SSD存储器,解决不同型号闪存颗粒需要不同型号的闪存颗粒封装基板而导致设计周期较长、研发成本较高的问题。
为实现上述目的,本发明提供了一种闪存颗粒封装基板,包括基板本体、以及设置在基板本体上的多组封装接口和设置在基板本体上的一组焊盘接口,所述的多组封装接口中至少存在两组不同型号闪存芯片的封装接口,所述的多组封装接口的数据引脚通过导线与所述一组焊盘接口的数据引脚连接,所述焊盘接口包括两个以上的片选引脚,一组封装接口的一个片选引脚与所述焊盘接口中的一个片选引脚连接,不同类型之间的封装接口的片选引脚与所述焊盘接口的不同的片选引脚连接,所述封装接口用于与闪存颗粒连接,所述焊盘接口用于与数据交互设备进行连接。
进一步地,所述多组封装接口中的每个封装接口的片选引脚分别与所述焊盘接口的不同片选引脚连接。
进一步地,所述多组封装接口中的相邻两个封装接口的片选引脚相互连接。
进一步地,所述焊盘接口的片选引脚数量与所述封装接口的组数相同。
进一步地,所述焊盘接口的片选引脚为八个。
进一步地,所述焊盘接口为BGA焊盘接口或者TSOP焊盘接口。
进一步地,所述封装接口为BICS3接口、BICS4接口或者BICS5接口。
进一步地,所述多组封装接口设置在所述基板本体的一面上,所述焊盘接口设置在基板的另一面上。
本发明提供闪存颗粒,包括封装基板和闪存芯片,所述闪存芯片设置在所述封装基板上,所述封装基板为本发明实施例任意一项所述的封装基板,所述闪存芯片通过导线与所述封装基板的封装接口连接。
本发明提供SSD存储器,包括闪存颗粒,所述闪存颗粒为本发明实施例所述的闪存颗粒。
区别于现有技术,上述技术方案在闪存颗粒封装基板提供多组不同类型的封装接口,以及在焊盘接口设置多个片选引脚,可以兼容市场上主流的多个闪存芯片堆叠方案。在多个闪存芯片堆叠时,交互设备可以通过焊盘接口的片选引脚选择不同的闪存芯片进行交互,实现堆叠的闪存芯片的访问。不同类型的封装接口可以连接不同类型的闪存芯片了,在使用不同类型的闪存芯片时可以直接使用本发明的封装基板,减少基板设计样品验证,缩短设计研发周期,降低设计研发成本。通过一种闪存颗粒封装基板适用不同的闪存芯片,也减少了物料种类,降低成本。
附图说明
图1为本发明的一公开实施方式所述的封装基板连线结构示意图;
图2为本发明的一公开实施方式所述的封装基板连线结构示意图;
图3为本发明的一公开实施方式所述的封装基板连线结构示意图;
图4为本发明的一公开实施方式所述的封装基板连线结构示意图;
图5为本发明的一公开实施方式所述的封装基板的实物照片。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果,以下结合具体实施例并配合附图详予说明。
在本文中提及“实施例”意味着,结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中各个位置出现的“实施例”一词并不一定指代相同的实施例,亦不特别限定其与其它实施例之间的独立性或关联性。原则上,在本申请中,只要不存在技术矛盾或冲突,各实施例中所提到的各项技术特征均可以以任意方式进行组合,以形成相应的可实施的技术方案。
除非另有定义,本文所使用的技术术语的含义与本申请所属技术领域的技术人员通常理解的含义相同;本文中对相关术语的使用只是为了描述具体的实施例,而不是旨在限制本申请。
在本申请的描述中,用语“和/或”是一种用于描述对象之间逻辑关系的表述,表示可以存在三种关系,例如A和/或B,表示:存在A,存在B,以及同时存在A和B这三种情况。另外,本文中字符“/”一般表示前后关联对象是一种“或”的逻辑关系。
在本申请中,诸如“第一”和“第二”之类的用语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何实际的数量、主次或顺序等关系。
在没有更多限制的情况下,在本申请中,语句中所使用的“包括”、“包含”、“具有”或者其他类似的表述,意在涵盖非排他性的包含,这些表述并不排除在包括所述要素的过程、方法或者产品中还可以存在另外的要素,从而使得包括一系列要素的过程、方法或者产品中不仅可以包括那些限定的要素,而且还可以包括没有明确列出的其他要素,或者还包括为这种过程、方法或者产品所固有的要素。
与《审查指南》中的理解相同,在本申请中,“大于”、“小于”、“超过”等表述理解为不包括本数;“以上”、“以下”、“以内”等表述理解为包括本数。此外,在本申请实施例的描述中“多个”的含义是两个以上(包括两个),与之类似的与“多”相关的表述亦做此类理解,例如“多组”、“多次”等,除非另有明确具体的限定。
在本申请实施例的描述中,所使用的与空间相关的表述,诸如“中心”“纵向”“横向”“长度”“宽度”“厚度”“上”“下”“前”“后”“左”“右”“竖直”“水平”“垂直”“顶”“底”“内”“外”“顺时针”“逆时针”“轴向”“径向”“周向”等,所指示的方位或位置关系是基于具体实施例或附图所示的方位或位置关系,仅是为了便于描述本申请的具体实施例或便于读者理解,而不是指示或暗示所指的装置或部件必须具有特定的位置、特定的方位、或以特定的方位构造或操作,因此不能理解为对本申请实施例的限制。
除非另有明确的规定或限定,在本申请实施例的描述中,所使用的“安装”“相连”“连接”“固定”“设置”等用语应做广义理解。例如,所述“连接”可以是固定连接,也可以是可拆卸连接,或成一体设置;其可以是机械连接,也可以是电连接,也可以是通信连接;其可以是直接相连,也可以通过中间媒介间接相连;其可以是两个元件内部的连通或两个元件的相互作用关系。对于本申请所属技术领域的技术人员而言,可以根据具体情况理解上述用语在本申请实施例中的具体含义。
请参阅图1到图5,本发明提供一种闪存颗粒封装基板,包括基板本体。其中,基板本体可以是个板状体,具有正面和底面两个面,可以是印制电路板(PCB板)制成的。本发明的闪存颗粒封装基板还包括设置在基板本体上的多组封装接口和设置在基板本体上的一组焊盘接口。其中,一组封装接口可以连接一个闪存芯片,多组封装接口最多就可以连接与封装接口组数的数量相同的闪存芯片。一组封装接口包含有与一个闪存芯片所需要连接的所有引脚,这些引脚是金属引脚,设置在封装基板的表面上且裸露在外,从而闪存芯片可以通过导线与封装接口的引脚连接。焊盘接口包含有多个金属引脚,焊盘接口一般是用于焊接在电路板上的,焊盘接口是用于与外部数据交互设备(如CPU、SSD主控芯片等)进行连接,从而实现与闪存芯片的交互。
所述的多组封装接口中至少存在两组不同型号闪存芯片的封装接口,即本发明的闪存基板可以连接两种不同型号的闪存芯片。一个闪存芯片的封装接口中包含有数据引脚、电源引脚和片选引脚。数据引脚用于实现数据的交互,即在数据交互(数据读出和写入)的过程中,这些引脚的电平会发生跳变,包括地址引脚。电源引脚和用于提供供电电源,包括正负电压引脚,在闪存芯片整个工作过程中要保持供电。片选引脚是用于选中需要工作的某个闪存芯片的,其在数据交互的过程中,一直保持有效电平,而在不需要进行数据交互的时候,则保持不选中电平。为了实现外部的数据交互设备能够与闪存芯片交互,封装接口与引脚接口要进行电气连接。具体地,所述的多组封装接口的数据引脚通过导线与所述一组焊盘接口的数据引脚连接,所述的多组封装接口的电源引脚通过导线与所述一组焊盘接口的电源引脚连接,所述焊盘接口包括两个以上的片选引脚,一组封装接口的一个片选引脚与所述焊盘接口中的一个片选引脚连接,一组封装接口的一个片选引脚不会同时连接焊盘接口中的多个片选引脚连接,从而实现一个片选引脚控制一个闪存芯片的作用,避免焊盘接口的多个片选引脚连接在一起导致冲突问题。不同类型之间的封装接口的片选引脚与所述焊盘接口的不同的片选引脚连接,所述封装接口用于与闪存颗粒连接,所述焊盘接口用于与数据交互设备进行连接。
具体地,如图1到2所示,图1中第一行中(图中引脚大小相对于下面四行是较大的引脚)的部分为焊盘接口,下面四行为四组封装接口,每行一组封装接口。方框部分的片选引脚CE0_0、CE1_0、CE2_0和CE3_0是焊盘接口的片选引脚。分别连接到一组封装接口中的CE片选引脚上。图2中的最后一行的部分为焊盘接口,上面四行为四组封装接口,每行一组封装接口。方框部分的片选引脚CE0_1、CE1_1、CE2_1和CE3_1是焊盘接口的片选引脚。分别连接到四组封装接口中的CE片选引脚上。即一组封装接口的一个片选引脚与所述焊盘接口中的一个片选引脚连接。
本发明的闪存颗粒封装基板在使用时,由于在闪存颗粒封装基板提供多组不同类型的封装接口,以及在焊盘接口设置多个片选引脚,可以兼容市场上主流的多个闪存芯片堆叠方案。在多个闪存芯片堆叠时,即一个闪存芯片放置在另一个闪存芯片上面,每个闪存芯片的数据引脚都分别单独地与一组的封装接口连接,而后交互设备可以通过焊盘接口的片选引脚选择不同的闪存芯片进行交互,实现堆叠的闪存芯片的访问。不同类型的封装接口可以连接不同类型的闪存芯片了,在使用不同类型的闪存芯片时可以直接使用本发明的封装基板,减少基板设计样品验证,缩短设计研发周期,降低设计研发成本。通过一种闪存颗粒封装基板适用不同的闪存芯片,也减少了物料种类,降低成本。
如图1到2所示,本发明的所述多组封装接口中的每个封装接口的片选引脚分别与所述焊盘接口的不同片选引脚连接。即焊盘接口的一个片选引脚可以控制一个闪存芯片的选中。或者在某些实施例中,如图3到4所示,所述多组封装接口中的相邻两个封装接口的片选引脚相互连接。这样焊盘接口的一个片选引脚可以控制两个闪存芯片的选中,焊盘接口的八个片选引脚可以控制十六个闪存芯片的选中,即可以支持十六个闪存芯片的堆叠。挡焊盘接口的一个片选引脚控制两个闪存芯片的选中时,可以通过其他引脚的控制对两个闪存芯片进行分别控制。
优选地,所述焊盘接口的片选引脚数量与所述封装接口的组数相同。即焊盘接口的一个片选引脚控制一组封装接口,在某些实施例中,焊盘接口的片选引脚可以大于所述封装接口的组数或者小于所述封装接口的组数。
在具体设置的时候,所述多组封装接口依次堆叠设置在所述焊盘本体上,多组封装接口的每一组封装接口之间呈阶梯状设置,即一组设置在一级台阶上,第二组设置在第二级台阶上,这样方便闪存芯片与封装接口的连接。在某些实施例中,也可以放置在一个平面上。如图1到图4所示,这些封装接口可以都设置在封装基板的表面。此时,为了实现焊盘接口与远离焊盘接口的封装接口的引脚的连接,焊盘接口的导线可以跨过中间的封装接口中没有实际工作(如NC引脚)的引脚,这样可以便于导线的设置。其他的数据引脚或者电源引脚中的一个引脚的连接可以直接通过一个导线进行连接,一个导线穿过焊盘接口的一个引脚与多组封装接口中每组封装接口的一个引脚。
进一步地,所述焊盘接口的片选引脚为八个。如图1和2所代表的一组焊盘接口中以及图3和4所代表的一组焊盘接口中,焊盘接口的片选引脚为CE0_0、CE1_0、CE2_0、CE3_0、CE0_1、CE1_1、CE2_1和CE3_1八个。
作为可选的实施例,所述焊盘接口为BGA焊盘接口或者TSOP焊盘接口。如图5所示,所述焊盘接口为BGA焊盘接口。一般地,所述多组封装接口设置在所述基板本体的一面上,所述焊盘接口设置在基板的另一面上,可以在封装接口的面上进行开槽,以便于放置闪存芯片。以及作为可选的实施例,所述封装接口为BICS3接口、BICS4接口或者BICS5接口。BICS3接口、BICS4接口或者BICS5接口为铠侠BICS3、BICS4、BICS5等BICS系列闪存芯片的封装接口。这样本发明的闪存颗粒封装基板布线方案兼容多款铠侠的闪存芯片(铠侠BICS3,BICS4,BICS5等BICS系列闪存芯片)。在使用这些闪存芯片时可以直接使用本发明的封装基板,减少基板设计样品验证,缩短设计研发周期,降低设计研发成本。
本发明提供闪存颗粒,包括封装基板和闪存芯片,所述闪存芯片设置在所述封装基板上,所述封装基板为本发明实施例任意一项所述的封装基板,所述闪存芯片通过导线与所述封装基板的封装接口连接。采用本发明封装基板的闪存颗粒只需要一种闪存基板就可以兼容多种闪存芯片,减少基板设计样品验证,缩短设计研发周期,降低设计研发成本。优选地,所述闪存芯片为不同类型的闪存芯片且为多个闪存芯片,多个的闪存芯片堆叠设置,这样实现不同类型的闪存芯片的封装,以及实现多个闪存芯片的封装,增大了存储量。
本发明提供SSD存储器,包括闪存颗粒,所述闪存颗粒为本发明实施例所述的闪存颗粒。采用本发明闪存颗粒的SSD存储器可以减少封装基板设计样品验证,缩短设计研发周期,降低设计研发成本。
需要说明的是,尽管在本文中已经对上述各实施例进行了描述,但并非因此限制本发明的专利保护范围。因此,基于本发明的创新理念,对本文所述实施例进行的变更和修改,或利用本发明说明书及附图内容所作的等效结构或等效流程变换,直接或间接地将以上技术方案运用在其他相关的技术领域,均包括在本发明的专利保护范围之内。
Claims (10)
1.一种闪存颗粒封装基板,其特征在于:包括基板本体、以及设置在基板本体上的多组封装接口和设置在基板本体上的一组焊盘接口,所述的多组封装接口中至少存在两组不同型号闪存芯片的封装接口,所述的多组封装接口的数据引脚通过导线与所述一组焊盘接口的数据引脚连接,所述焊盘接口包括两个以上的片选引脚,一组封装接口的一个片选引脚与所述焊盘接口中的一个片选引脚连接,不同类型之间的封装接口的片选引脚与所述焊盘接口的不同的片选引脚连接,所述封装接口用于与闪存颗粒连接,所述焊盘接口用于与数据交互设备进行连接。
2.根据权利要求1所述的一种闪存颗粒封装基板,其特征在于:所述多组封装接口中的每个封装接口的片选引脚分别与所述焊盘接口的不同片选引脚连接。
3.根据权利要求1所述的一种闪存颗粒封装基板,其特征在于:所述多组封装接口中的相邻两个封装接口的片选引脚相互连接。
4.根据权利要求1所述的一种闪存颗粒封装基板,其特征在于:所述焊盘接口的片选引脚数量与所述封装接口的组数相同。
5.根据权利要求1所述的一种闪存颗粒封装基板,其特征在于:所述焊盘接口的片选引脚为八个。
6.根据权利要求1所述的一种闪存颗粒封装基板,其特征在于:所述焊盘接口为BGA焊盘接口或者TSOP焊盘接口。
7.根据权利要求1所述的一种闪存颗粒封装基板,其特征在于:所述封装接口为BICS3接口、BICS4接口或者BICS5接口。
8.根据权利要求1所述的一种闪存颗粒封装基板,其特征在于:所述多组封装接口设置在所述基板本体的一面上,所述焊盘接口设置在基板的另一面上。
9.闪存颗粒,其特征在于:包括封装基板和闪存芯片,所述闪存芯片设置在所述封装基板上,所述封装基板为权利要求1到8任意一项所述的封装基板,所述闪存芯片通过导线与所述封装基板的封装接口连接。
10.SSD存储器,其特征在于:包括闪存颗粒,所述闪存颗粒为权利要求9所述的闪存颗粒。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211479801.1A CN115939088A (zh) | 2022-11-24 | 2022-11-24 | 一种闪存颗粒封装基板及闪存颗粒、ssd存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211479801.1A CN115939088A (zh) | 2022-11-24 | 2022-11-24 | 一种闪存颗粒封装基板及闪存颗粒、ssd存储器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115939088A true CN115939088A (zh) | 2023-04-07 |
Family
ID=86655106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211479801.1A Pending CN115939088A (zh) | 2022-11-24 | 2022-11-24 | 一种闪存颗粒封装基板及闪存颗粒、ssd存储器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115939088A (zh) |
-
2022
- 2022-11-24 CN CN202211479801.1A patent/CN115939088A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7629675B2 (en) | System and method for routing signals between side-by-side die in lead frame type system in a package (SIP) devices | |
US6744656B2 (en) | Semiconductor device and process for manufacturing the same | |
CN103187376B (zh) | 具有再分布结构的集成电路封装件 | |
US4884237A (en) | Stacked double density memory module using industry standard memory chips | |
US6459161B1 (en) | Semiconductor device with connection terminals in the form of a grid array | |
EP2413356B1 (en) | Semiconductor device with die stack arrangement including staggered die and efficient wire bonding | |
US7745263B2 (en) | System and method for routing supply voltages or other signals between side-by-side die and a lead frame for system in a package (SIP) devices | |
JPH04284661A (ja) | 半導体装置 | |
KR20100104372A (ko) | 반도체 패키지 | |
KR100881198B1 (ko) | 반도체 패키지 및 이를 실장한 반도체 패키지 모듈 | |
JPH10173122A (ja) | メモリモジュール | |
US11594522B2 (en) | Semiconductor devices with duplicated die bond pads and associated device packages and methods of manufacture | |
US6121681A (en) | Semiconductor device | |
CN100490609C (zh) | 组件及电气封装 | |
US8592965B1 (en) | On-die bond wires system and method for enhancing routability of a redistribution layer | |
CN115939088A (zh) | 一种闪存颗粒封装基板及闪存颗粒、ssd存储器 | |
US20070246835A1 (en) | Semiconductor device | |
CN115985370A (zh) | 一种在有限接口下的增加闪存颗粒容量的封装结构及闪存颗粒、ssd存储器 | |
JP4559738B2 (ja) | 非四角形メモリバンクを有するメモリチップアーキテクチャ、及びメモリバンク配置方法 | |
JPH1174449A (ja) | メモリモジュール | |
CN115243446A (zh) | 具有堆叠无源组件的印刷电路板 | |
CN114300430A (zh) | 芯片封装结构、电子器件、三维存储器与存储系统 | |
CN117976649A (zh) | Lpddr芯片封装结构和电子设备 | |
JPH02265266A (ja) | 半導体デバイスおよびメモリモジュールデバイス | |
KR20010028576A (ko) | 데이터라인의 전환을 이용한 메모리ic의 적층패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |