CN117976649A - Lpddr芯片封装结构和电子设备 - Google Patents

Abstract

本申请提出了一种LPDDR芯片封装结构和电子设备，涉及芯片技术领域，该LPDDR芯片封装结构包括PCB板和至少一个LPDDR晶圆，在LPDDR晶圆与PCB板之间电连接有多个电接球，该多个电接球通过布线与LPDDR晶圆的引脚连接，其中，PCB板的正面设置有至少一处条形区域，条形区域与PCB板的同一边缘连通，其中，在条形区域内禁止排布电接球，在非条形区域内阵列排布电接球。这样可以使得布线从PCB板的单侧延伸出，从而可以与SOC控制芯片更好地配合，降低布线难度。并且，通过缩小电接球之间的球间距可以缩小单LPDDR芯片的尺寸，从而便于在小型电子设备中应用。

Description

LPDDR芯片封装结构和电子设备

技术领域

本申请涉及芯片技术领域，具体涉及一种LPDDR芯片封装结构和电子设备。

背景技术

LPDDR(Low Power Double Data Rate SDRAM，低功耗随机存储器)芯片，是美国JEDEC固态技术协会(JEDEC Solid State Technology Association)面向低功耗内存而制定的通信标准，以低功耗和小体积著称，专门用于移动式电子设备。

目前，主流供应商一般是采用315球对LPDDR芯片进行单独封装，但该种封装方式的封装尺寸为15mmx12.4mm，占用面积较大。因此多用于笔记本电脑等大型电子设备中。而对于智能手机，可穿戴设备等小型电子设备，则不能很好地适配。

发明内容

针对上述技术问题，本申请提供一种LPDDR芯片封装结构和电子设备，使得该LPDDR芯片封装结构可以应用到小型电子设备中。

本申请提供一种LPDDR芯片封装结构，包括电路板和至少一个LPDDR晶圆；电路板的背面设置有至少一个LPDDR晶圆，电路板的正面阵列排布有电接球，用于与外部电路连接，电接球通过布线与LPDDR晶圆的引脚连接；电路板的正面设置有至少一处条形区域，条形区域禁止排布电接球，条形区域与电路板的同一边缘连通。

可选地，LPDDR芯片封装结构中包括以下至少一项：非条形区域内任意相邻的电接球的间距相等；条形区域的宽度大于非条形区域内任意相邻的电接球的间距。

可选地，条形区域包括以下至少一项：一主条形区域，主条形区域与电路板的边缘连通；至少一副条形区域，副条形区域设置于至少一个LPDDR晶圆在电路板上的正投影区域内，副条形区域与主条形区域的延伸方向不同。

可选地，主条形区域包括以下至少一项：主条形区域设置于LPDDR晶圆在电路板上的正投影区域内；主条形区域至少部分覆盖正投影区域的对称线。

可选地，包括以下至少一项：布线设置于电路板的正面；电路板上设置有覆盖布线的绝缘层，绝缘层上设置有开孔，电接球伸出开孔。

可选地，LPDDR芯片封装结构包括对称设置的第一LPDDR晶圆和第二LPDDR晶圆；电路板上电接球和布线也关于两个晶圆的对称线对称排布。

可选地，包括以下至少一项：电路板上沿两个晶圆的对称线设置有至少一个用于接地的接地电接球；电路板上设置有至少一条形区域覆盖两个晶圆的对称线。

可选地，覆盖两个晶圆的对称线的条形区域的宽度小于其他条形区域的宽度。

本申请还提供一种电子设备，包括如上述各项实施例公开的LPDDR芯片封装结构。

可选地，该电子设备中，与条形区域连通的电路板上的边缘为目标边缘；于LPDDR芯片封装结构的单侧还设置有至少一控制芯片，控制芯片通过走线跨过目标边缘与LPDDR芯片封装结构的电接球连接。

本申请提供的LPDDR芯片封装结构中，在LPDDR晶圆与PCB板之间电连接有多个电接球，该多个电接球通过布线与LPDDR晶圆的引脚连接，其中，PCB板的正面设置有至少一处条形区域，条形区域与PCB板的同一边缘连通，其中，在条形区域内禁止排布电接球，在非条形区域内阵列排布电接球。这样可以使得布线从PCB板的单侧延伸出，从而可以与SOC控制芯片更好地配合，降低布线难度。并且，通过缩小电接球之间的球间距可以缩小单LPDDR芯片的尺寸，从而便于在小型电子设备中应用。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。为了更清楚地说明本申请实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的LPDDR芯片封装结构的示意图；

图2示出了本申请实施例提供的LPDDR芯片封装结构的俯视图；

图3为本申请实施例提供的LPDDR芯片封装结构的引脚的布局示意图；

图4为本申请实施例提供的另一种LPDDR芯片封装结构的引脚的布局示意图；

图5示出了一种LPDDR芯片的引脚排布示意图；

图6示出了本申请实施例提供的LPDDR芯片封装结构与控制芯片的连接示意图；

图7示出了本申请实施例提供的一种电子设备的系统结构示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。

LPDDR(Low Power Double Data Rate SDRAM，低功耗随机存储器)芯片，是易失性存储器产品的一种，特点在于低功耗小体积，主要用于移动电子设备中。

目前，主流的供应商一般将LPDDR芯片与UFS(Universal Flash Storage，通用闪存)芯片采用二合一封装的方式进行封装，然后作为一个整体出售。

但在实际应用中，用户可能只需要LPDDR芯片，而不需要使用UFS芯片，但受限于上述二合一封装方式，用户不能获得单独封装的LPDDR芯片。这样不仅提高了用户的使用成本，而且浪费了UFS芯片的资源。

此外，二合一封装结构的尺寸较大，受限于其体积、高度以及容量，大多只能适用于大型的电子设备中，而不能配置到小型电子设备中。

同时，用户在使用过程中发现，若LPDDR芯片和UFS芯片中任意一个芯片出现损坏，就要整体更换，进一步增加了成本。用户期望使用的UFS芯片的型号与二合一封装结构中的UFS芯片的型号不一致时，又会带来新的问题，例如，用户期望使用的是UFS3.1芯片，但二合一封装结构中的UFS芯片的型号为UFS2.0。显然该种固定搭配方式，不灵活，不能满足用户的需求。

为了解决这个问题，相关技术提出了单独封装LPDDR芯片的方案，也就是单LPDDR封装芯片+独立UFS芯片。这样UFS芯片的型号可以灵活选择，且需要使用时搭配，不需要使用时不搭配，有效降低成本。

其中，相关技术采用JEDEC(固态技术协会是微电子产业的领导标准机构)规定的315球进行单LPDDR芯片封装，其中315球可以理解为LPDDR芯片与基板之间电连接有315个锡球或铜球。其中，315球封装尺寸为15mmx12.4mm，占用布板面积太大，因此多用于笔记本电脑等大型电子设备中。而对于智能手机，可穿戴设备等小型电子设备，不能很好地适配。

以智能手机为例，智能手机的手机主板的设计越来越复杂，因此可供LPDDR芯片占用的面积被不断压缩，因此上述单LPDDR芯片封装结构由于尺寸较大，而变得非常不友好。

为了解决上述技术问题，本申请提供了一种LPDDR芯片封装结构，该LPDDR芯片封装结构中，PCB板的正面设置有至少一处条形区域，条形区域与PCB板的同一边缘连通，其中，在条形区域内禁止排布电接球，在非条形区域内阵列排布电接球，该多个电接球通过布线与LPDDR晶圆的引脚连接，其中，该多个电接球的球间距为0.5mm×0.6mm，并且，布线从PCB的同一边缘伸出与外部电路连接，可以更好地配合外部电路例如外部控制芯片等，降低了布线难度。且通过缩小电接球之间的球间距可以缩小单LPDDR芯片的尺寸，从而便于在小型电子设备中应用。

本申请实施例提供的LPDDR芯片封装结构，可以应用在大型电子设备，也可以应用在小型电子设备中。其中，电子设备例如可以是终端设备，终端设备也可以称为终端(terminal)、用户设备(user equipment，UE)、移动台(mobile station，MS)、移动终端(mobile terminal，MT)等。电子设备可以是手机(mobile phone)、智能电视、穿戴式设备、平板电脑(Pad)、带无线收发功能的电脑、虚拟现实(virtual reality，VR)设备、增强现实(augmented reality，AR)设备、工业控制(industrial control)中的无线终端、无人驾驶(self-driving)中的无线终端、远程手术(remote medical surgery)中的无线终端、智能电网(smart grid)中的无线终端、运输安全(transportation safety)中的无线终端、智慧城市(smart city)中的无线终端、智慧家庭(smart home)中的无线终端等等。本申请的实施例对电子设备所采用的具体技术和具体设备形态不做限定。

下面结合附图对本申请实施例提供的LPDDR芯片封装结构进行说明。

示例性的，图1为本申请实施例提供的LPDDR芯片封装结构的示意图，其中，该LPDDR芯片封装结构包括电路板101和至少一个LPDDR晶圆102，电路板可以为电子设备的主板，起到承载目标存储芯片、处理器芯片和电源管理芯片等电子元器件，以及实现目标存储芯片、处理器芯片和电源管理芯片之间电连接的作用。电路板可以包括但不限于印刷电路板(printed circuit board，PCB)、柔性电路板(flexible printed circuit，FPC)以及软硬结合电路板等。下面以电路板为PCB板为例进行说明。

本申请实施例中，PCB板的厚度可以为介于1mm至3mm之间的任意尺寸。

本申请实施例中，LPDDR芯片可以为LPDDR5芯片，相对应的，LPDDR晶圆为LPDDR5晶圆。

其中，在一个LPDDR芯片封装结构中可以包括1个LPDDR晶圆，或者包括2个LPDDR晶圆，或者包括4个LPDDR晶圆，本申请中LPDDR晶圆的数量超过1个时，均以对称的方式设置。

本申请实施例中，PCB板的正面阵列排布有电接球103，电接球是连接芯片内部电路与外部电路的重要元件，电接球通常指的是焊球或凸点，例如锡球或者铜球。

本申请实施例中，电接球通过布线与LPDDR晶圆的引脚连接，LPDDR晶圆设置有多个引脚，每个引脚都有其特定的功能，如电源、接地、数据传输、控制信号等。需要说明的是，引脚并不直接暴露在LPDDR晶圆表面，而是通过内部的金属层与电接球相连。其中，在芯片封装过程中，引脚会通过内部的金属布线层与电接球对应连接，该种连接可以确保引脚上的信号能够正确地传输到电接球，进而通过封装引脚(引脚在封装体外的部分)与外部电路相连。

其中，布线设置于PCB板的正面，PCB板上设置有覆盖布线的绝缘层，绝缘层上设置有开孔，电接球伸出开孔与布线电气连接。

本申请实施例中，PCB板的正面设置有至少一处条形区域，条形区域禁止排布电接球，条形区域与PCB板的同一边缘连通。

示例性的，如图2和图3所示，图2示出了本申请实施例提供的LPDDR芯片封装结构的俯视图，其中，LPDDR晶圆201从PCB板202的单侧边伸出，以与外部电路连接。图3为本申请实施例提供的LPDDR芯片封装结构的引脚的布局示意图。根据图3可以看出，在PCB板的正面设置有多个条形区域，其中，图3中示例性地示出了2个条形区域，如图3中阴影区所示，该条形区域内没有排布电接球。而该条形区域之外的其余区域均阵列排布有电接球。

同时，本申请实施例中，该多个条形区域均与PCB板的同一边缘连通，例如与条形区域连通的PCB板上的边缘为目标边缘，可以理解本申请实施例中，目标边缘可以是PCB板的上边缘，或者目标边缘可以是PCB板的下边缘，或者目标边缘可以是PCB板的左边缘，或者目标边缘可以是PCB板的右边缘。参考图3可以看出，该多个条形区域均与PCB板的左边缘连通。

PCB板内的布线通过条形区域向外延伸，其中，多个条形区域均与PCB板的同一边缘连通，即表示，多个条形区域对应的布线均从PCB板的单侧延伸出以与外部电路连接，如图2中示出的，LPDDR晶圆通过布线从PCB板的左边缘延伸出。这样可以简化LPDDR芯片封装结构与外部电路之间的布线，降低布线难度。

本申请实施例中，将条形区域之外的其余部分定义为非条形区域，其中，电接球阵列排布在非条形区域内，且任意相邻的电接球的球间距(ball pitch)相等。可选地，本申请实施例中，任意相邻的电接球的球间距为0.5mm×0.6mm。通过缩小球间距可以缩小LPDDR晶圆的尺寸，进而缩小LPDDR芯片封装结构的尺寸，本申请实施例中，LPDDR芯片封装结构的尺寸可以缩小为8.2mm×12.4mm，从而便于应用于小型电子设备中。

可选地，本申请实施例中，条形区域的宽度大于非条形区域内任意相邻的电接球的球间距。

本申请实施例中，条形区域为多个，其中，每个条形区域可以包括主条形区域和副条形区域，主条形区域与PCB板的边缘连通，副条形区域与主条形区域连通，副条形区域可以与PCB板的边缘连通，也可以不与PCB板的边缘连通。可选地，主条形区域为一个，副条形区域可以为多个。可选的，当副条形区域与PCB板的边缘连通时，主条形区域和副条形区域均与PCB板的同一目标边缘连通。

其中，当LPDDR芯片包括1个LPDDR晶圆时，主条形区域和副条形区域均设置于LPDDR晶圆在PCB板上的正投影区域内，如图3所示，图3中与PCB板的边缘连通的为主条形区域，与主条形区域连通的是副条形区域。

可选地，条形区域可以包括第一条形区域和第二条形区域，其中，第一条形区域包括主条形区域，第二条形区域包括主条形区域和副条形区域。

当LPDDR芯片包括2个以上的LPDDR晶圆时，第一条形区域设置于相邻的两个LPDDR晶圆之间，第二条形区域设置于LPDDR晶圆在PCB板上的正投影区域内。

可选地，一个LPDDR晶圆在PCB板上的正投影区域内可以包括多个第二条形区域。

可选地，第一条形区域至少部分覆盖相邻的两个LPDDR晶圆在PCB板上的正投影区域的对称线。

在上述实施例的基础上，本申请实施例还提供另一种LPDDR芯片封装结构，该LPDDR芯片封装结构包括对称设置的第一LPDDR晶圆和第二LPDDR晶圆，PCB板上阵列排布的电接球和布线对应于该两个LPDDR晶圆对称排布。

示例性的，第一LPDDR晶圆构成LPDDR芯片的A通道，第二LPDDR晶圆构成LPDDR芯片的B通道。或者，第一LPDDR晶圆构成LPDDR芯片的B通道，第二LPDDR晶圆构成LPDDR芯片的A通道。

可选地，本申请实施例中，PCB板上设置有多个条形区域，其中至少一个条形区域覆盖该第一LPDDR晶圆和第二LPDDR晶圆的对称线，或者部分覆盖该第一LPDDR晶圆和第二LPDDR晶圆的对称线。该条形区域即为上述第一条形区域。

可选地，PCB板上沿第一LPDDR晶圆和第二LPDDR晶圆的对称线设置有至少一个用于接地的接地电接球。可选地，PCB板上沿两个晶圆的对称线设置有3个接地电接球。

可选地，覆盖该第一LPDDR晶圆和第二LPDDR晶圆的对称线的条形区域的宽度小于其他条形区域的宽度。

示例性的，如图4为本申请实施例提供的另一种LPDDR芯片封装结构的引脚的布局示意图，如图4所示，LPDDR芯片封装结构中各个引脚呈阵列排布，其中，每一行引脚从上到下分别标记为第A行、第B行、第C行、第D行、第E行、第F行、第G行、第H行、第J行、第K行、第L行、第M行、第N行、第P行、第R行、第T行、第U行、第V行、第W行、第Y行、第AA行、第AB行和第AC行，将每一列引脚从左到右分别标记为第1列、第2列、第3列、第4列、第5列、第6列、第7列、第8列、第9列、第10列、第11列、第12列和第13列。并且，LPDDR芯片封装结构包括245个引脚。

本申请实施例中，相比于现有技术的包括315个引脚的LPDDR芯片，减少了引脚的数量，且缩小了电接球之间的球间距也就是缩小了引脚之间的间距，从而可以把单LPDDR芯片的封装尺寸进一步缩小。

图4示出的LPDDR芯片封装结构包括第一LPDDR晶圆和第二LPDDR晶圆，第一LPDDR晶圆和第二LPDDR晶圆如图中虚线框所示。

其中，PCB板的正面设置有三个条形区域，分别为1个第一条形区域和2个第二条形区域，第一条形区域部分覆盖第一LPDDR晶圆和第二LPDDR晶圆的对称线，其中，未被覆盖的区域设置有三个接地电接球。可选地，第一条形区域对应PCB板上的第M行第1列至第10列。

2个第二条形区域分别定义为目标条形区域1和目标条形区域2，其中，目标条形区域1包括主条形区域和副条形区域，设置于第一LPDDR晶圆在PCB板上的正投影区域内，目标条形区域2包括主条形区域和副条形区域，设置于第二LPDDR晶圆在PCB板上的正投影区域内。

可选地，请参考图5，图5示出了一种LPDDR芯片的引脚排布示意图，其中，目标条形区域1的主条形区域对应PCB板上的第F行第1列至第8列和第G行第1列至第8列，目标条形区域1的副条形区域对应PCB板上的第D行第8列，第E行第8列和第13列，第H行第1列至第2列以及第K行第1列。

参考图5可以看出，目标条形区域2的主条形区域对应PCB板上的第U行第1列至第8列和第V行第1列至第8列；目标条形区域2的副条形区域对应PCB板上的第P行第1列，第T行第1列至第2列，第W行第8列和第13列，以及第Y行第8列。

示例性的，参考图5对本申请实施例中LPDDR芯片的引脚进行说明。

如图5所示，LPDDR芯片的第一列第C行的引脚为LPDDR芯片的A通道第十一数据输入输出端，LPDDR芯片的第一列第E行的引脚为LPDDR芯片的A通道第十四数据输入输出端，LPDDR芯片的第一列第W行的引脚为LPDDR芯片的B通道第六数据输入输出端，LPDDR芯片的第一列第AA行的引脚为LPDDR芯片的B通道第三数据输入输出端。

LPDDR芯片的第二列第B行的引脚为LPDDR芯片的A通道第九数据输入输出端，LPDDR芯片的第二列第D行的引脚为LPDDR芯片的A通道第十三数据输入输出端，LPDDR芯片的第二列第J行的引脚为LPDDR芯片的A通道第一数据输入输出端，LPDDR芯片的第二列第R行的引脚为LPDDR芯片的B通道第九数据输入输出端，LPDDR芯片的第二列第Y行的引脚为LPDDR芯片的B通道第五数据输入输出端，LPDDR芯片的第二列LPDDR芯片的第AB行的引脚为B通道第一数据输入输出端；LPDDR芯片的第二列第C行的引脚、第K行的引脚为LPDDR芯片的A通道的输入/输出电源端，LPDDR芯片的第二列第P行的引脚和第AA行的引脚为LPDDR芯片的B通道的输入/输出电源端。

LPDDR芯片的第三列第C行的引脚为LPDDR芯片的A通道第十数据输入输出端，LPDDR芯片的第三列第E行的引脚为LPDDR芯片的A通道第十五数据输入输出端，LPDDR芯片的第三列第H行的引脚为LPDDR芯片的A通道第七数据输入输出端，LPDDR芯片的第三列第T行的引脚为LPDDR芯片的B通道第十五数据输入输出端，LPDDR芯片的第三列第W行的引脚为LPDDR芯片的B通道第七数据输入输出端，LPDDR芯片的第三列第AA行的引脚为LPDDR芯片的B通道第二数据输入输出端，LPDDR芯片的第三列第A行的引脚和第K行的引脚为LPDDR芯片的A通道的输入/输出电源端，LPDDR芯片的第三列第P行的引脚和第AC行的引脚为LPDDR芯片的B通道的输入/输出电源端。

LPDDR芯片的第四列第B行的引脚为LPDDR芯片的A通道第十六数据输入输出端，LPDDR芯片的第四列第J行的引脚为LPDDR芯片的A通道第一输入数据掩码端，LPDDR芯片的第四列第L行的引脚为LPDDR芯片的A通道第二数据输入输出端，LPDDR芯片的第四列第N行的引脚为LPDDR芯片的B通道第十数据输入输出端，LPDDR芯片的第四列第R行的引脚为LPDDR芯片的B通道第二输入数据掩码端，LPDDR芯片的第四列第AB行的引脚为LPDDR芯片的B通道第八数据输入输出端；LPDDR芯片的第四列第A行的引脚，第C行的引脚，第D行的引脚和第E行的引脚为LPDDR芯片的A通道的输入/输出电源端，LPDDR芯片的第四列第W行的引脚，第Y行的引脚，第AA行的引脚和第AC行的引脚为LPDDR芯片的B通道的输入/输出电源端。

LPDDR芯片的第五列第C行的引脚为LPDDR芯片的A通道第二输入数据掩码端，LPDDR芯片的第五列第E行的引脚为LPDDR芯片的A通道第二数据输入输出端，LPDDR芯片的第五列第H行的引脚为LPDDR芯片的A通道第六数据输入输出端，LPDDR芯片的第五列第K行的引脚为LPDDR芯片的A通道第五数据输入输出端，LPDDR芯片的第五列第P行的引脚为LPDDR芯片的B通道第十三数据输入输出端，LPDDR芯片的第五列第T行的引脚为LPDDR芯片的B通道第十四数据输入输出端，LPDDR芯片的第五列第W行的引脚为LPDDR芯片的B通道第四数据输入输出端；LPDDR芯片的第五列第AA行的引脚为LPDDR芯片的B通道第一输入数据掩码端，LPDDR芯片的第五列第A行的引脚为LPDDR芯片的A通道的输入/输出电源端，LPDDR芯片的第五列第AC行的引脚为LPDDR芯片的B通道的输入/输出电源端。

LPDDR芯片的第六列第B行的引脚为LPDDR芯片的A通道第二差分读同步信号端端，LPDDR芯片的第六列第D行的引脚为LPDDR芯片的A通道第二读出时钟端，LPDDR芯片的第六列第L行的引脚为LPDDR芯片的A通道第三数据输入输出端，LPDDR芯片的第六列第N行的引脚为LPDDR芯片的B通道第十一数据输入输出端；LPDDR芯片的第六列第Y行的引脚为LPDDR芯片的B通道第一读出时钟端，LPDDR芯片的第六列第AB行的引脚为LPDDR芯片的B通道第一差分读同步信号端，LPDDR芯片的第六列第C行的引脚和第J行的引脚为LPDDR芯片的A通道的输入/输出电源端，LPDDR芯片的第六列第R行的引脚和第AA行的引脚为LPDDR芯片的B通道的输入/输出电源端。

LPDDR芯片的第七列第B行的引脚为LPDDR芯片的A通道第二差分读同步信号端，LPDDR芯片的第七列第D行的引脚为LPDDR芯片的A通道第二写入时钟端，LPDDR芯片的第七列第H行的引脚为LPDDR芯片的A通道第八数据输入输出端，LPDDR芯片的第七列第K行的引脚为LPDDR芯片的A通道第四数据输入输出端，LPDDR芯片的第七列第P行的引脚为LPDDR芯片的B通道第十二数据输入输出端，LPDDR芯片的第七列第T行的引脚为LPDDR芯片的B通道第十六数据输入输出端；LPDDR芯片的第七列第Y行的引脚为LPDDR芯片的B通道第一写入时钟端，LPDDR芯片的第七列第AB行的引脚为LPDDR芯片的B通道第一差分读同步信号端，LPDDR芯片的第七列第E行的引脚和第J行的引脚为LPDDR芯片的A通道的输入/输出电源端，LPDDR芯片的第七列第R行的引脚和第W行的引脚为LPDDR芯片的B通道的输入/输出电源端。

LPDDR芯片的第八列第J行的引脚为LPDDR芯片的A通道第一读出时钟端，LPDDR芯片的第八列第R行的引脚为LPDDR芯片的B通道第二读出时钟端；LPDDR芯片的第八列第A行的引脚和第L行的引脚为LPDDR芯片的A通道的输入/输出电源端，LPDDR芯片的第八列第N行的引脚和第AC行的引脚为LPDDR芯片的B通道的输入/输出电源端。

LPDDR芯片的第九列第B行的引脚为LPDDR芯片的A通道第三地址端，LPDDR芯片的第九列第D行的引脚为LPDDR芯片的A通道第一地址端，LPDDR芯片的第九列第G行的引脚为LPDDR芯片的A通道第二片选端，LPDDR芯片的第九列第J行的引脚为LPDDR芯片的A通道第一写入时钟端，LPDDR芯片的第九列第K行的引脚为LPDDR芯片的A通道第一差分读同步信号端，LPDDR芯片的第九列第P行的引脚为LPDDR芯片的B通道第二差分读同步信号端，LPDDR芯片的第九列第R行的引脚为LPDDR芯片的B通道第二写入时钟端；LPDDR芯片的第九列第U行的引脚为LPDDR芯片的B通道第二片选端；LPDDR芯片的第九列第Y行的引脚为LPDDR芯片的B通道第一地址端，LPDDR芯片的第九列第AB行的引脚为LPDDR芯片的B通道第四地址端，LPDDR芯片的第九列第C行的引脚，第E行的引脚和第H行的引脚为LPDDR芯片的A通道的输入/输出电源端，LPDDR芯片的第九列第T行的引脚，第W行的引脚和第AA行的引脚为LPDDR芯片的B通道的输入/输出电源端。

LPDDR芯片的第十列第B行的引脚为LPDDR芯片的A通道第二地址端，LPDDR芯片的第十列第D行的引脚为LPDDR芯片的A通道第六地址端，LPDDR芯片的第十列第F行的引脚为LPDDR芯片的保留端，LPDDR芯片的第十列第G行的引脚为LPDDR芯片的A通道第一片选端，LPDDR芯片的第十列第K行的引脚为LPDDR芯片的A通道第一差分读同步信号端，LPDDR芯片的第十列第P行的引脚为LPDDR芯片的B通道第二差分读同步信号端，LPDDR芯片的第十列第U行的引脚为LPDDR芯片的B通道第一片选端，LPDDR芯片的第十列第V行的引脚为LPDDR芯片的保留端；LPDDR芯片的第十列第Y行的引脚为LPDDR芯片的B通道第三地址端，LPDDR芯片的第十列第AB行的引脚为LPDDR芯片的B通道第二地址端，LPDDR芯片的第十列第A行的引脚和第H行的引脚为LPDDR芯片的A通道的输入/输出电源端，LPDDR芯片的第十列第T行的引脚和第AC行的引脚为LPDDR芯片的B通道的输入/输出电源端。

LPDDR芯片的第十一列第C行的引脚为LPDDR芯片的A通道第七地址端，LPDDR芯片的第十一列第E行的引脚为LPDDR芯片的A通道第四地址端，LPDDR芯片的第十一列第W行的引脚为LPDDR芯片的B通道第七地址端，LPDDR芯片的第十一列第AA行的引脚为LPDDR芯片的B通道第六地址端；LPDDR芯片的第十一列第B行的引脚，第D行的引脚，第J行的引脚，第K行的引脚，第L行的引脚为LPDDR芯片的A通道的输入/输出电源端，LPDDR芯片的第十一列第N行的引脚，第P行的引脚，第R行的引脚，第Y行的引脚和第AB行的引脚为LPDDR芯片的B通道的输入/输出电源端。

LPDDR芯片的第十二列第C行的引脚为LPDDR芯片的A通道第五地址端，LPDDR芯片的第十二列第F行的引脚为LPDDR芯片的A通道差分时钟信号端，LPDDR芯片的第十二列第G行的引脚为LPDDR芯片的A通道差分时钟信号端，LPDDR芯片的第十二列第U行的引脚为LPDDR芯片的B通道差分时钟信号端，LPDDR芯片的第十二列第V行的引脚为LPDDR芯片的B通道差分时钟信号端，LPDDR芯片的第十二列第AA行的引脚为LPDDR芯片的B通道第五地址端，LPDDR芯片的第十二列第J行的引脚和第L行的引脚为LPDDR芯片的A通道的输入/输出电源端，LPDDR芯片的第十二列第N行的引脚和第R行的引脚为LPDDR芯片的B通道的输入/输出电源端。

LPDDR芯片的第十三列第J行的引脚为LPDDR芯片的A通道的驱动强度校准信号端，LPDDR芯片的第十三列第R行的引脚为LPDDR芯片的复位信号端，LPDDR芯片的第十三列第C行的引脚，第D行的引脚，第K行的引脚和第L行的引脚为LPDDR芯片的A通道的输入/输出电源端，LPDDR芯片的第十三列第N行的引脚，第P行的引脚，第Y行的引脚和第AA行的引脚为LPDDR芯片的B通道的输入/输出电源端。

另外，LPDDR芯片的第一列第A行的引脚、第一列第B行的引脚、第一列第AB行的引脚，第一列第AC行的引脚，第二列的第A行的引脚，第二列的第AC行的引脚，第十二列的第A行的引脚，第十二列的第AC行的引脚，第十三列的第A行的引脚，第十三列的第B行的引脚，第十三列的第AB行的引脚，第十三列的第AC行的引脚均为LPDDR芯片的悬空端DNU(Do NotUse)表示请勿连接到电源、GND和任何其他信号，这些管脚必须被悬空。

其次，LPDDR芯片的第一列第D行的引脚，第J行的引脚，第L行的引脚，第N行的引脚，第R行的引脚，第Y行的引脚；第二列第E行的引脚，第L行的引脚，第N行的引脚，第W行的引脚；第三列第B行的引脚，第D行的引脚，第J行的引脚，第L行的引脚，第N行的引脚，第R行的引脚，第Y行的引脚，第AB行的引脚；第四列第H行的引脚，第K行的引脚，第P行的引脚，第T行的引脚；第五列第B行的引脚，第D行的引脚，第J行的引脚，第L行的引脚，第N行的引脚，第R行的引脚，第Y行的引脚，第AB行的引脚；第六列第A行的引脚，第E行的引脚，第H行的引脚，第K行的引脚，第P行的引脚，第T行的引脚，第W行的引脚，第AC行的引脚；第七列第A行的引脚，第C行的引脚，第L行的引脚，第N行的引脚，第AA行的引脚，第AC行的引脚；第八列第B行的引脚，第C行的引脚，第H行的引脚，第K行的引脚，第P行的引脚，第T行的引脚，第AA行的引脚，第AB行的引脚；第九列第A行的引脚，第F行的引脚，第L行的引脚，第N行的引脚，第V行的引脚，第AC行的引脚；第十列第C行的引脚，第E行的引脚，第J行的引脚，第L行的引脚，第N行的引脚，第R行的引脚，第W行的引脚，第AA行的引脚；第十一列第A行的引脚，第F行的引脚，第G行的引脚，第H行的引脚，第M行的引脚，第T行的引脚，第U行的引脚，第V行的引脚，第AC行的引脚；第十二列第B行的引脚，第D行的引脚，第E行的引脚，第H行的引脚，第K行的引脚，第M行的引脚，第P行的引脚，第T行的引脚，第W行的引脚，第Y行的引脚，第AB行的引脚；第十三列第F行的引脚，第G行的引脚，第H行的引脚，第M行的引脚，第T行的引脚，第U行的引脚和第V行的引脚为LPDDR芯片的接地端。

在上述实施例的基础上，本申请实施例还提供一种电子设备，其中，该电子设备中的处理器可以为本申请上述公开的LPDDR芯片封装结构。该LPDDR芯片封装结构的单侧还设置有至少一控制芯片，如图6所示，图6示出了本申请实施例提供的LPDDR芯片封装结构与控制芯片的连接示意图，其中，控制芯片通过走线跨过目标边缘与LPDDR芯片封装结构的电接球连接。目标边缘为PCB上与条形区域连通的边缘，如图6中示出的左边缘。

可选地，该控制芯片可以为SOC控制芯片，该SOC控制芯片可以为32位的芯片，该SOC控制芯片设于该PCB板上，并与LPDDR芯片电性连接。

可选地，SOC控制芯片包括第一A通道和第一B通道，第一A通道和LPDDR芯片的A通道电性连接，第一B通道和LPDDR芯片的B通道电性连接。

请参考图7，图7示出了本申请实施例提供的一种电子设备的系统结构示意图。该电子设备可以包括通过系统总线连接的处理器，存储器和通信接口，其中，该处理器例如为本申请实施例提供的LPDDR芯片封装结构。该处理器是电子设备的控制中心，利用各种接口和线路连接整个移动终端的各个部分，通过运行或执行存储在存储器内的软件程序和/或模块，以及调用存储在存储器内的数据，执行电子设备的各种功能和处理数据，从而对电子设备进行整体监控。处理器可包括一个或多个处理单元；优选的，处理器可集成应用处理器和调制解调处理器，可选地，应用处理器主要处理操作系统、用户界面和应用程序等，调制解调处理器主要处理无线通信。可以理解的是，上述调制解调处理器也可以不集成到处理器中。

存储器可用于存储软件程序以及各种数据。存储器可主要包括存储程序区和存储数据区，可选地，存储程序区可存储操作系统、至少一个功能所需的应用程序(比如声音播放功能、图像播放功能等)等；存储数据区可存储根据手机的使用所创建的数据(比如音频数据、电话本等)等。此外，存储器可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他易失性固态存储器件。

需要说明的是，图7所示的电子设备的结构并不构成对电子设备的限定，电子设备可以包括比图示更多或更少的部件，或者组合某些部件，或者不同的部件布置。

以上所列举的仅为参考示例，为了避免冗余，这里不再一一列举，实际开发或运用中，可以根据实际需要灵活组合，但任一组合均属于本申请的技术方案，也就覆盖在本申请的保护范围之内。

以上仅为本申请的优选实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种LPDDR芯片封装结构，其特征在于，包括PCB板和至少一个LPDDR晶圆；

所述PCB板的背面设置有所述至少一个LPDDR晶圆，所述PCB板的正面阵列排布有电接球，用于与外部电路连接，所述电接球通过布线与所述LPDDR晶圆的引脚连接；

所述PCB板的正面设置有至少一处条形区域，所述条形区域禁止排布所述电接球，所述条形区域与所述PCB板的同一边缘连通。

2.根据权利要求1所述的LPDDR芯片封装结构，其特征在于，包括以下至少一项：

非条形区域内任意相邻的所述电接球的间距相等；

所述条形区域的宽度大于非条形区域内任意相邻的所述电接球的间距。

3.根据权利要求2所述的LPDDR芯片封装结构，其特征在于，所述条形区域包括以下至少一项：

一主条形区域，所述主条形区域与所述PCB板的边缘连通；

至少一副条形区域，所述副条形区域设置于所述至少一个LPDDR晶圆在所述PCB板上的正投影区域内，所述副条形区域与所述主条形区域的延伸方向不同。

4.根据权利要求3所述的LPDDR芯片封装结构，其特征在于，所述主条形区域包括以下至少一项：

所述主条形区域设置于所述LPDDR晶圆在所述PCB板上的正投影区域内；

所述主条形区域至少部分覆盖所述正投影区域的对称线。

5.根据权利要求1所述的LPDDR芯片封装结构，其特征在于，包括以下至少一项：

所述布线设置于所述PCB板的正面；

所述PCB板上设置有覆盖所述布线的绝缘层，所述绝缘层上设置有开孔，所述电接球伸出所述开孔。

6.根据权利要求1至5任一项所述的LPDDR芯片封装结构，其特征在于，

所述LPDDR芯片封装结构包括对称设置的第一LPDDR晶圆和第二LPDDR晶圆；所述PCB板上所述电接球和所述布线也关于两个晶圆的对称线对称排布。

7.根据权利要求6所述的LPDDR芯片封装结构，其特征在于，包括以下至少一项：

所述PCB板上沿所述两个晶圆的对称线设置有至少一个用于接地的接地电接球；

所述PCB板上设置有至少一所述条形区域覆盖所述两个晶圆的对称线。

8.根据权利要求7所述的LPDDR芯片封装结构，其特征在于，

覆盖所述两个晶圆的对称线的所述条形区域的宽度小于其他条形区域的宽度。

9.一种电子设备，其特征在于，包括如权利要求1-8中任一项所述的LPDDR芯片封装结构。

10.根据权利要求9所述的电子设备，其特征在于，

与所述条形区域连通的所述PCB板上的边缘为目标边缘；

于所述LPDDR芯片封装结构的单侧还设置有至少一控制芯片，所述控制芯片通过走线跨过所述目标边缘与所述LPDDR芯片封装结构的所述电接球连接。