CN112269045A - 一种用于失效分析的测试结构 - Google Patents

一种用于失效分析的测试结构 Download PDF

Info

Publication number
CN112269045A
CN112269045A CN202011083823.7A CN202011083823A CN112269045A CN 112269045 A CN112269045 A CN 112269045A CN 202011083823 A CN202011083823 A CN 202011083823A CN 112269045 A CN112269045 A CN 112269045A
Authority
CN
China
Prior art keywords
semiconductor structure
layers
layer
lead
nth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011083823.7A
Other languages
English (en)
Other versions
CN112269045B (zh
Inventor
杨领叶
段淑卿
高金德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202011083823.7A priority Critical patent/CN112269045B/zh
Priority claimed from CN202011083823.7A external-priority patent/CN112269045B/zh
Publication of CN112269045A publication Critical patent/CN112269045A/zh
Application granted granted Critical
Publication of CN112269045B publication Critical patent/CN112269045B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明提供一种用于失效分析的测试结构，包括测试单元结构且依次堆叠的第N至第N+m个半导体结构层；第N个半导体结构层的引线端部设有通孔接触点；第N+1至第N+m个半导体结构层的引线端部设有金属块，第N个半导体结构层的通孔接触点通过通孔与第N+1个半导体结构层的金属块接触；第N+1至第N+(m‑1)个半导体结构层的引线端部的金属块分别通过各自上方层间介质层中的通孔连接至各自上方相邻的半导体结构层的金属块。本发明在现有的测试结构基础上，兼顾失效分析的需求，通过在引线上添加通孔及方块金属将每个测试单元结构连接到外围电路的引线端引到样品表面，提高研磨效率和研磨成功率，从而满足最初始的电性分析，提高失效分析成功率和分析效率。

Description

一种用于失效分析的测试结构
技术领域
本发明涉及半导体技术领域，特别是涉及一种用于失效分析的测试结构。
背景技术
在半导体的先进工艺开发过程中，结构设计者从“找到/预测/反应工艺问题”的角度来设计监控工艺的测试结构，但是不会考虑失效分析的需求，导致很多时候，测试结构的设计不利于失效分析。目前，在28nm以及14nm先进工艺开发中，为了在晶圆有限的面积上设计更多的测试结构，而是将几千个或者更多的重复单元按照一定的序列通过复杂的外围电路引到焊盘(pad)上。
由于这类测试结构的设计并没有考虑失效分析的需求，那么在失效分析过程中，会带来很多问题：其一、无法在起始状态验证电性，所以不能确定所选样品是失效样品；其二是直接研磨到结构上层，通过聚焦离子束(FIB)将下面待测结构的引线研磨出来，进行电性确认，但是，研磨样品有风险，很有可能研磨到当层，结构被破坏掉；其三、FIB研磨过程中，很容易由于电荷累积造成所测试结构烧断。综上原因，最终导致失效分析的成功率以及效率大大降低。
因此，需要提出一种新的测试结构来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种用于失效分析的测试结构，用于解决现有技术中失效分析样品研磨成功率低以及效率低的问题。
为实现上述目的及其他相关目的，本发明提供一种用于失效分析的测试结构，一种用于失效分析的测试结构，至少包括：
依次堆叠的第N至第N+m个半导体结构层，其中N、m分别为正整数；所述第N至第N+m个所述半导体结构层之间被层间介质层填充；所述第N+m个半导体结构层为所述测试结构的顶层；
所述第N至第N+m个半导体结构层分别包括：测试单元结构，所述测试单元结构由位于同层的引线引出；其中所述第N个半导体结构层的所述引线端部设有通孔接触点；所述第N+1至第N+m个半导体结构层的所述引线端部分别设有金属块，所述第N个半导体结构层的所述通孔接触点通过位于所述第N个半导体结构层与所述第N+1个半导体结构层之间的所述层间介质层中的通孔与所述第N+1个半导体结构层的所述金属块接触；所述第N+1至第N+(m-1)个半导体结构层的所述引线端部的所述金属块分别通过各自上方所述层间介质层中的通孔连接至各自上方相邻的所述半导体结构层的所述金属块。
优选地，所述第N至第N+m个半导体结构层中的所述测试单元结构包括：由多个长槽型的线状结构按开口方向正反交替对接形成的蛇形结构；第一、第二梳状结构；其中所述第一梳状结构置于所述蛇形结构的一侧，所述第一梳状结构的每个梳齿分别对应插入所述蛇形结构所述一侧的每个所述长槽型的线状结构的开口中；所述第二梳状结构置于所述蛇形结构的另一侧，所述第二梳状结构的每个梳齿分别对应插入所述蛇形结构所述另一侧的每个所述长槽型的线状结构的开口中。
优选地，所述第N至第N+m个半导体结构层中分别包括四条所述引线；所述测试单元结构分别与同层的所述引线的连接方式为：其中两条所述引线分别与所述第一、第二梳状结构中与各自梳齿垂直的横向条形结构连接；另外两条所述引线分别连接至所述蛇形结构首端与尾端的所述长槽型的线状结构。
优选地，所述四条引线引出的位置均位于所述蛇形结构的尾端。
优选地，每条所述引线端部的所述通孔接触点为两个。、
本发明还提供另一种用于失效分析的测试结构，至少包括：
依次堆叠的多个半导体结构层，其中第N个所述半导体结构层为起始层，其中N为正整数；所述堆叠的半导体结构层之间被层间介质层填充；
所述多个半导体结构层分别包括：测试单元结构，所述测试单元结构包括多个线型结构，所述多个线型结构的排布形成矩阵，其中矩阵的列为沿所述线型结构的长度方向；
所述多个半导体结构层中的每相邻两层的所述测试单元结构中，所述矩阵列的所述线型结构对应相互投影形成一个线条，并且每个所述半导体结构层中的所述测试单元结构中，所述线型结构的两端分别设有通孔接触点；相邻下上层中的所述矩阵列的所述线型结构两端通过位于所述层间介质层中的通孔与各自的所述通孔接触点连接；并且第N层所述半导体结构层中的所述矩阵列中的所述线型结构的首端和末端分别与其相邻的列中的所述线型结构连接；
所述多个半导体结构层中，每隔一层所述测试单元结构由引线引出，所述引线端部设有通孔接触点；所述引线端部设有金属块，所述上下相邻两个半导体结构层中的所述金属块通过层间介质层中的通孔与下层中引线端部的金属接触点连接。
如上所述，本发明的用于失效分析的测试结构，具有以下有益效果：本发明在现有的测试结构基础上，同时兼顾失效分析的需求，通过在引线上添加通孔以及方块金属将每个测试单元结构连接到外围电路的引线端引到样品表面，提高研磨效率和研磨成功率，从而满足最初始的电性分析，提高失效分析的成功率和分析效率。
附图说明
图1显示为本发明中实施例一的第N个半导体结构层的测试单元结构示意图；
图2显示为本发明实施例一的第N+1个半导体结构层的测试单元结构示意图；
图3显示为本发明的测试结构的引线连接立体剖面结构示意图；
图4显示为本发明实施例二的测试单元结构示意图；
图5显示为本发明的实施例二引线设有金属块的结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本发明提供一种用于失效分析的测试结构，至少包括：
依次堆叠的第N至第N+m个半导体结构层，其中N、m分别为正整数；所述第N至第N+m个所述半导体结构层之间被层间介质层填充；所述第N+m个半导体结构层为所述测试结构的顶层；
所述第N至第N+m个半导体结构层分别包括：测试单元结构，所述测试单元结构由位于同层的引线引出；其中所述第N个半导体结构层的所述引线端部设有通孔接触点；所述第N+1至第N+m个半导体结构层的所述引线端部分别设有金属块，所述第N个半导体结构层的所述通孔接触点通过位于所述第N个半导体结构层与所述第N+1个半导体结构层之间的所述层间介质层中的通孔与所述第N+1个半导体结构层的所述金属块接触；所述第N+1至第N+(m-1)个半导体结构层的所述引线端部的所述金属块分别通过各自上方所述层间介质层中的通孔连接至各自上方相邻的所述半导体结构层的所述金属块。
也就是说，本发明的所述半导体结构层有m个，起始于第N个所述半导体结构层，第N+m个所述半导体结构层为最终形成的失效分析样品的顶层。并且所述第N至第N+m个半导体结构层堆叠，N、m分别为正整数；在所述第N至第N+m个所述半导体结构层之间设有层间介质层(IMD)，所述层间介质层将所述第N至第N+m个所述半导体结构之间的空间填充满。
所述第N至第N+m个半导体结构层中各自分别包括有相同结构的所述测试单元结构，每一层中的所述测试单元结构均由同层的引线引出，即每一个所述半导体结构层中都设有所述引线用于连接所述测试单元结构；所述引线构成外围电路。
本发明进一步地，本实施例中的所述第N至第N+m个半导体结构层中的所述测试单元结构包括：由多个长槽型的线状结构按开口方向正反交替对接形成的蛇形结构；第一、第二梳状结构；其中所述第一梳状结构置于所述蛇形结构的一侧，所述第一梳状结构的每个梳齿分别对应插入所述蛇形结构所述一侧的每个所述长槽型的线状结构的开口中；所述第二梳状结构置于所述蛇形结构的另一侧，所述第二梳状结构的每个梳齿分别对应插入所述蛇形结构所述另一侧的每个所述长槽型的线状结构的开口中。
如图1所示，图1显示为本发明中实施例一的第N个半导体结构层的测试单元结构示意图；也就是说，本实施例一种的所述测试单元包括：蛇形结构01，所述蛇形结构01由多个长槽型的线状结构按开口方向正反交替对接而形成；本实施例一的所述测试单元还包括：第一梳状结构02、第二梳状结构03；所述第一、第二梳状结构的结构相同。所述第一梳状结构02与所述蛇形结构的摆放位置关系为：所述第一梳状结构02置于所述蛇形结构01的一侧(如图1所示的所述蛇形结构的上方，即所述蛇形结构沿其延伸方向的上方一侧)，如图1所示，所述第一梳状结构02的每个梳齿分别对应插入所述蛇形结构01上方一侧的每个所述长槽型的线状结构的开口中；所述第二梳状结构03与所述蛇形结构的摆放位置关系为：所述第二梳状结构03置于所述蛇形结构01的所述另一侧，该另一侧指的是如图1所示的与所述第一梳状结构02相对的所述蛇形结构01的下方一侧，所述第二梳状结构03的每个梳齿分别对应插入所述蛇形结构01的所述下方一侧的每个所述长槽型的线状结构的开口中。
本实施例中，如图1所示，所述第N个半导体结构层的所述引线04端部设有通孔接触点05；如图2所示，图2显示为本发明实施例一的第N+1个半导体结构层的测试单元结构示意图。所述第N+1至第N+m个半导体结构层的所述引线04端部分别设有金属块06，所述第N个半导体结构层的所述通孔接触点05通过位于所述第N个半导体结构层与所述第N+1个半导体结构层之间的所述层间介质层中的通孔与所述第N+1个半导体结构层的所述金属块06接触；所述第N+1至第N+(m-1)个半导体结构层的所述引线端部的所述金属块分别通过各自上方所述层间介质层中的通孔连接至各自上方相邻的所述半导体结构层的所述金属块。如图3所示，图3显示为本发明的测试结构的引线连接立体剖面结构示意图。所述第N个半导体结构层07的引线端部设有通孔接触点05，所述第N+1个半导体结构层08至第N+m个半导体结构层10的所述引线04端部分别设有金属块06，所述第N个半导体结构层07的所述通孔接触点05通过位于所述第N个半导体结构层07与所述第N+1个半导体结构层08之间的所述层间介质层12中的通孔11与所述第N+1个半导体结构层08的所述金属块06接触；所述第N+1个半导体结构层08至第N+(m-1)个半导体结构层09的所述引线端部的所述金属块06分别通过各自上方所述层间介质层12中的通孔11连接至各自上方与各自相邻的所述半导体结构层的所述金属块。
本发明进一步地，如图1和图2所示，本实施例中的所述第N至第N+m个半导体结构层中分别包括四条所述引线；所述测试单元结构分别与同层的所述引线的连接方式为：其中两条所述引线分别与所述第一、第二梳状结构中与各自梳齿垂直的横向条形结构连接；另外两条所述引线分别连接至所述蛇形结构首端与尾端的所述长槽型的线状结构。再进一步地，所述四条引线引出的位置均位于所述蛇形结构的尾端。
本发明进一步地，本实施例中的每条所述引线端部的所述通孔接触点05为两个。
实施例二
本发明提供另一种用于失效分析的测试结构，本实施例中，所述用于失效分析的测试结构包括：依次堆叠的多个半导体结构层，其中第N个所述半导体结构层为起始层，其中N为正整数；所述堆叠的半导体结构层之间被层间介质层填充；所述多个半导体结构层分别包括：测试单元结构，所述测试单元结构包括多个线型结构，如图4所示，图4显示为本发明实施例二的测试单元结构示意图，所述多个线型结构的排布形成矩阵，其中矩阵的列为沿所述线型结构的长度方向；
所述多个半导体结构层中的每相邻两层的所述测试单元结构中，所述矩阵列的所述线型结构对应相互投影形成一个线条，并且每个所述半导体结构层中的所述测试单元结构中，所述线型结构的两端分别设有通孔接触点；相邻下上层中的所述矩阵列的所述线型结构两端通过位于所述层间介质层中的通孔与各自的所述通孔接触点连接；如图4所示，第N个所述半导体结构层与第N+1个所述半导体结构层之间被层间介质层填充，从第N个所述半导体结构层开始向上堆叠，每个所述半导体结构层上均设有如图4所示的测试单元结构，若干个所述半导体结构层堆叠且通过通孔和引线相互连接而成的即为本实施例的测试结构。图4中所述第N个半导体结构层中矩阵一列的所述线型结构14与所述第N+1个半导体结构层中的所述线型结构13相互投影形成一个线条；在每个所述半导体结构层中，如第N层所述半导体结构层，所述线型结构的两端分别设有通孔接触点19，相邻下上层中(第N层与第N+1层)的所述矩阵列的所述线型结构两端通过位于所述层间介质层中的通孔与各自的所述通孔接触点连接。如图4所示，并且第N层所述半导体结构层中的所述矩阵列中的所述线型结构的首端和末端分别与其相邻的列中的所述线型结构连接；
所述多个半导体结构层中，每隔一层所述测试单元结构由引线15引出，所述引线端部设有通孔接触点16；如图5所示，图5显示为本发明的实施例二引线设有金属块的结构示意图。所述引线端部设有金属块17，所述上下相邻两个半导体结构层中的所述金属块通过层间介质层中的通孔与下层中引线端部的金属接触点连接。
综上所述，本发明在现有的测试结构基础上，同时兼顾失效分析的需求，通过在引线上添加通孔以及方块金属将每个测试单元结构连接到外围电路的引线端引到样品表面，提高研磨效率和研磨成功率，从而满足最初始的电性分析，提高失效分析的成功率和分析效率。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (6)

1.一种用于失效分析的测试结构，其特征在于，至少包括：
依次堆叠的第N至第N+m个半导体结构层，其中N、m分别为正整数；所述第N至第N+m个所述半导体结构层之间被层间介质层填充；所述第N+m个半导体结构层为所述测试结构的顶层；
所述第N至第N+m个半导体结构层分别包括：测试单元结构，所述测试单元结构由位于同层的引线引出；其中所述第N个半导体结构层的所述引线端部设有通孔接触点；所述第N+1至第N+m个半导体结构层的所述引线端部分别设有金属块，所述第N个半导体结构层的所述通孔接触点通过位于所述第N个半导体结构层与所述第N+1个半导体结构层之间的所述层间介质层中的通孔与所述第N+1个半导体结构层的所述金属块接触；所述第N+1至第N+(m-1)个半导体结构层的所述引线端部的所述金属块分别通过各自上方所述层间介质层中的通孔连接至各自上方相邻的所述半导体结构层的所述金属块。
2.根据权利要求1所述的用于失效分析的测试结构，其特征在于：所述第N至第N+m个半导体结构层中的所述测试单元结构包括：由多个长槽型的线状结构按开口方向正反交替对接形成的蛇形结构；第一、第二梳状结构；其中所述第一梳状结构置于所述蛇形结构的一侧，所述第一梳状结构的每个梳齿分别对应插入所述蛇形结构所述一侧的每个所述长槽型的线状结构的开口中；所述第二梳状结构置于所述蛇形结构的另一侧，所述第二梳状结构的每个梳齿分别对应插入所述蛇形结构所述另一侧的每个所述长槽型的线状结构的开口中。
3.根据权利要求2所述的用于失效分析的测试结构，其特征在于：所述第N至第N+m个半导体结构层中分别包括四条所述引线；所述测试单元结构分别与同层的所述引线的连接方式为：其中两条所述引线分别与所述第一、第二梳状结构中与各自梳齿垂直的横向条形结构连接；另外两条所述引线分别连接至所述蛇形结构首端与尾端的所述长槽型的线状结构。
4.根据权利要求3所述的用于失效分析的测试结构，其特征在于：所述四条引线引出的位置均位于所述蛇形结构的尾端。
5.根据权利要求4所述的用于失效分析的测试结构，其特征在于：每条所述引线端部的所述通孔接触点为两个。
6.一种用于失效分析的测试结构，其特征在于，至少包括：
依次堆叠的多个半导体结构层，其中第N个所述半导体结构层为起始层，其中N为正整数；所述堆叠的半导体结构层之间被层间介质层填充；
所述多个半导体结构层分别包括：测试单元结构，所述测试单元结构包括多个线型结构，所述多个线型结构的排布形成矩阵，其中矩阵的列为沿所述线型结构的长度方向；
所述多个半导体结构层中的每相邻两层的所述测试单元结构中，所述矩阵列的所述线型结构对应相互投影形成一个线条，并且每个所述半导体结构层中的所述测试单元结构中，所述线型结构的两端分别设有通孔接触点；相邻下上层中的所述矩阵列的所述线型结构两端通过位于所述层间介质层中的通孔与各自的所述通孔接触点连接；并且第N层所述半导体结构层中的所述矩阵列中的所述线型结构的首端和末端分别与其相邻的列中的所述线型结构连接；
所述多个半导体结构层中，每隔一层所述测试单元结构由引线引出，所述引线端部设有通孔接触点；所述引线端部设有金属块，所述上下相邻两个半导体结构层中的所述金属块通过层间介质层中的通孔与下层中引线端部的金属接触点连接。
CN202011083823.7A 2020-10-12 一种用于失效分析的测试结构 Active CN112269045B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011083823.7A CN112269045B (zh) 2020-10-12 一种用于失效分析的测试结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011083823.7A CN112269045B (zh) 2020-10-12 一种用于失效分析的测试结构

Publications (2)

Publication Number Publication Date
CN112269045A true CN112269045A (zh) 2021-01-26
CN112269045B CN112269045B (zh) 2024-06-07

Family

ID=

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574890A (ja) * 1991-09-18 1993-03-26 Nec Corp 半導体装置の故障解析方法
JP2001237377A (ja) * 2000-02-23 2001-08-31 Hitachi Ltd 半導体集積回路装置及びその半導体集積回路装置を用いた不良検出方法
US6410353B1 (en) * 2001-04-12 2002-06-25 Promos Technologies Inc. Contact chain for testing and its relevantly debugging method
JP2003066117A (ja) * 2001-08-29 2003-03-05 Sanyo Electric Co Ltd 半導体装置の故障解析方法
CN102446901A (zh) * 2010-10-14 2012-05-09 中芯国际集成电路制造(上海)有限公司 失效分析结构、其形成方法及其失效分析方法
CN102468122A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 半导体器件失效分析样品制作方法及分析方法
CN103941171A (zh) * 2013-01-22 2014-07-23 中芯国际集成电路制造(上海)有限公司 半导体测试结构及测试方法
CN105699875A (zh) * 2016-01-15 2016-06-22 工业和信息化部电子第五研究所 多层铜互连布线结构的检测方法
CN205484689U (zh) * 2015-12-10 2016-08-17 华测检测认证集团股份有限公司 失效分析系统
CN205581262U (zh) * 2016-04-22 2016-09-14 中芯国际集成电路制造（天津）有限公司 半导体测试结构
CN206098387U (zh) * 2016-10-21 2017-04-12 中芯国际集成电路制造（天津）有限公司 半导体测试结构
CN206574709U (zh) * 2017-03-27 2017-10-20 中芯国际集成电路制造(北京)有限公司 半导体测试结构
CN206584011U (zh) * 2017-01-12 2017-10-24 中芯国际集成电路制造(北京)有限公司 一种检测金属线短路的测试结构
CN207781585U (zh) * 2017-10-16 2018-08-28 中芯国际集成电路制造(北京)有限公司 测试连线结构及半导体测试结构
CN109712963A (zh) * 2018-12-29 2019-05-03 上海华力集成电路制造有限公司 Cpi测试结构及基于该结构的失效分析方法
CN110261753A (zh) * 2019-05-06 2019-09-20 长江存储科技有限责任公司 半导体器件失效分析方法
CN110838479A (zh) * 2019-11-27 2020-02-25 上海华力微电子有限公司 测试结构、失效分析定位方法及失效分析方法

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0574890A (ja) * 1991-09-18 1993-03-26 Nec Corp 半導体装置の故障解析方法
JP2001237377A (ja) * 2000-02-23 2001-08-31 Hitachi Ltd 半導体集積回路装置及びその半導体集積回路装置を用いた不良検出方法
US6410353B1 (en) * 2001-04-12 2002-06-25 Promos Technologies Inc. Contact chain for testing and its relevantly debugging method
JP2003066117A (ja) * 2001-08-29 2003-03-05 Sanyo Electric Co Ltd 半導体装置の故障解析方法
CN102446901A (zh) * 2010-10-14 2012-05-09 中芯国际集成电路制造(上海)有限公司 失效分析结构、其形成方法及其失效分析方法
CN102468122A (zh) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 半导体器件失效分析样品制作方法及分析方法
CN103941171A (zh) * 2013-01-22 2014-07-23 中芯国际集成电路制造(上海)有限公司 半导体测试结构及测试方法
CN205484689U (zh) * 2015-12-10 2016-08-17 华测检测认证集团股份有限公司 失效分析系统
CN105699875A (zh) * 2016-01-15 2016-06-22 工业和信息化部电子第五研究所 多层铜互连布线结构的检测方法
CN205581262U (zh) * 2016-04-22 2016-09-14 中芯国际集成电路制造（天津）有限公司 半导体测试结构
CN206098387U (zh) * 2016-10-21 2017-04-12 中芯国际集成电路制造（天津）有限公司 半导体测试结构
CN206584011U (zh) * 2017-01-12 2017-10-24 中芯国际集成电路制造(北京)有限公司 一种检测金属线短路的测试结构
CN206574709U (zh) * 2017-03-27 2017-10-20 中芯国际集成电路制造(北京)有限公司 半导体测试结构
CN207781585U (zh) * 2017-10-16 2018-08-28 中芯国际集成电路制造(北京)有限公司 测试连线结构及半导体测试结构
CN109712963A (zh) * 2018-12-29 2019-05-03 上海华力集成电路制造有限公司 Cpi测试结构及基于该结构的失效分析方法
CN110261753A (zh) * 2019-05-06 2019-09-20 长江存储科技有限责任公司 半导体器件失效分析方法
CN110838479A (zh) * 2019-11-27 2020-02-25 上海华力微电子有限公司 测试结构、失效分析定位方法及失效分析方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
CHINTE, K.: "SRAM Failure Analysis on 28 nm Low Power Process", SEMICONDUCTOR TECHNOLOGY, 27 August 2018 (2018-08-27) *
杜少丹: "电子元器件失效机理研究及失效分析信息管理系统实现", 硕士电子期刊出版信息科技, 15 April 2016 (2016-04-15) *
陈媛;李少平;: "芯片剥层技术在集成电路失效分析中的应用", 电子产品可靠性与环境试验, no. 1, 15 October 2009 (2009-10-15) *
高金德: "28 nm低功耗工艺SRAM失效分析", 半导体技术, 30 September 2017 (2017-09-30) *

Similar Documents

Publication Publication Date Title
CN111710681B (zh) 三维存储器及三维存储器的制造方法
CN1305181C (zh) 接触构件
US9711188B2 (en) Vertical non-volatile memory device including plural word line stacks
CN100565231C (zh) 测试设备
JP5077735B2 (ja) 複数梁合成型接触子組立
CN102483435A (zh) 用于微电路测试器的导电开尔文接触件
WO2013049147A2 (en) Probe with cantilevered beam having solid and hollow sections
JP2009036744A (ja) 複数梁合成型接触子
CN109872766B (zh) 三维存储器的失效分析方法
KR20120132632A (ko) 멀티-다이 패키지 내에서 규칙-기반의 반도체 다이 적층 및 본딩
CN101031804A (zh) 用于探针卡的互连组件
CN101409268B (zh) 用于微线距焊线连接的焊垫结构
US7335992B2 (en) Semiconductor apparatus with improved yield
CN112269045A (zh) 一种用于失效分析的测试结构
CN112269045B (zh) 一种用于失效分析的测试结构
JP4884475B2 (ja) 電気的接続体
US7474113B2 (en) Flexible head probe for sort interface units
CN1213470C (zh) 半导体器件及其检查装置
CN117678079A (zh) 光伏模块及用于制造这种光伏模块的方法
JPH11344521A (ja) 積層型コネクター装置および回路基板の検査装置
JP2007225581A5 (zh)
WO2022077318A1 (en) Array and contact architecture for four stack three dimensional cross point memory
JPWO2007017956A1 (ja) プローブ組立体
JP2004356597A (ja) 半導体チップの検査方法及びそれに用いるプローブカード
CN115995457A (zh) 测试结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant