JP2004356597A

JP2004356597A - 半導体チップの検査方法及びそれに用いるプローブカード

Info

Publication number: JP2004356597A
Application number: JP2003155828A
Authority: JP
Inventors: Akihiro Okamoto; 章宏岡本
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-05-30
Filing date: 2003-05-30
Publication date: 2004-12-16

Abstract

【課題】プローブカードのプローブが半導体チップの電極に接触しない領域が生じるのを防ぎ、検査コストを削減する半導体チップの検査方法及びそれに用いるプローブカードを提供する。
【解決手段】プローブカードを用いた半導体チップの検査方法において、半導体チップの配置と対応する複数の方形領域からなるプローブ群配置領域が設けられ、方形領域は半導体チップｍ個分の区画を有し、複数のプローブ群がｍ個分の区画のうちｎ個分に配置され、かつ配置する区画の相対位置が相等しいプローブカードを用い、プローブカードを平行移動させて、半導体チップの電極とプローブ群におけるプローブとを接触させることにより、複数の半導体チップを同時的に検査する。
【選択図】図３

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造工程における半導体ウエハ上の半導体チップの検査方法及び半導体チップの検査方法に用いるプローブカードに関する。
【０００２】
【従来の技術】
半導体装置の製造工程のうち、例えばシリコン製の半導体ウエハ上に形成された半導体チップの検査工程では、特許文献１または特許文献２に開示されているように、半導体チップの電極と半導体チップ検査装置（テスター）とをプローブカードによって電気的に接続し、半導体チップの電気的特性を検査する。
【０００３】
図１（ａ）に、従来のプローブカードの底面図を示す。図１（ａ）に示すように、被検査対象である半導体チップの電極の位置に対応するように、複数のプローブ３、３、・・・からなるプローブ群が絶縁性を有する基板４に配置されている。
【０００４】
図１（ｂ）に、従来のプローブカードにおける縦断面図を示す。図１（ｂ）に示すように、プローブ３に接続して基板４上に設けられた配線５の端部に、半導体チップ検査装置と接続する電極６が設けられている。プローブカード上の複数のプローブ３、３、・・・を半導体ウエハ１上に形成された複数の半導体チップ２の各端子（図示せず）に接触させることによって、半導体チップ２の検査を実行する。
【０００５】
最近では、半導体チップの検査工数の減少、それに伴う製造コストの軽減を目的として、同時的に検査する半導体チップの数は増加傾向にあり、１つのプローブカードに設けられるプローブ群の数も増加しつつある。
【０００６】
例えば、半導体チップ２を４個同時的に検査できるプローブカードにおけるプローブ３の配置例を図２に示す。図２は、斜線部で示される領域に、図１（ａ）に示すような複数個のプローブ３、３、・・・からなるプローブ群７がそれぞれ配置されることを模式的に示している。図２の例では、プローブカードにおけるプローブ群７を配置する面を、Ｘ方向に半導体チップ２個分、Ｘ方向と直交するＹ方向に半導体チップ２個分、合計４個分の区画に区分けしている。そして、４個の区画すべてに図１（ａ）に示すような複数個のプローブ３、３、・・・からなるプローブ群７を配置し、半導体ウエハ１上の４個の半導体チップ２の各電極にプローブ群７における複数個のプローブ３、３、・・・を接触させることで、半導体チップ２を４個同時的に検査する。
【０００７】
【特許文献１】
特開昭５８−５０７４６号公報
【特許文献２】
特開２０００−３５３７２８号公報
【０００８】
【発明が解決しようとする課題】
しかし、同時的に検査できる半導体チップ２の数を増加するために１つのプローブカードに配置するプローブ群７の数を増加させる場合、プローブカードを半導体ウエハ１の半導体チップ２に対向させて、半導体チップ２の電極にプローブ３、３、・・・を接触させる回数（以下、コンタクト回数という）を減じることができることから検査効率が向上する。例えば半導体ウエハ１全体を検査することができる大きさを有する１つのプローブカードで検査する場合、半導体ウエハ１へのコンタクト回数は１回で済む。
【０００９】
しかし、検査効率は向上するが、半導体チップ検査装置の電源チャンネルの追加が必要になる等、プローブカード自体のコスト増加だけでなく検査装置のコストも増加し、全体として検査コストの増加要因となる。斯かる検査効率と検査コストとのバランスを保つために、通常は複数のプローブ群が配置されている長方形状の基板を有するプローブカードを用い、該プローブカードを半導体ウエハ１と対向させ、複数個の半導体チップ２の電極に複数個のプローブ群７を接触させる作業を繰り返し行うことによって、半導体ウエハ１上のすべての半導体チップ２について検査を行っていた。
【００１０】
しかし、一般に半導体ウエハ１は円形であり、長方形状のプローブカードを移動させて半導体チップ２の検査を行う場合、半導体ウエハ１の周縁部では、プローブ３が半導体チップ２の電極に接触しない領域が必ず発生する。該領域は、同時的に検査できる半導体チップ２が増加すればするほど、すなわち１つのプローブカードに配置されるプローブ群７の数が増加すればするほど多く発生することから、無駄な領域が多く生じ、検査効率が低下し、検査時間の増加、それに伴う検査コストの増大という問題を生じていた。
【００１１】
本発明は斯かる事情に鑑みてなされたものであり、プローブカードのプローブ３が半導体チップ２の電極に接触しない領域が生じるのを防ぎ、検査コストを削減する半導体チップの検査方法及びそれに用いるプローブカードを提供することを目的とする。
【００１２】
また本発明は、プローブカードの基板が半導体ウエハに対して安定した検査精度を維持することができるプローブカード及びプローブカードを用いた検査方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するために本発明に係る半導体チップの検査方法は、半導体ウエハ上の半導体チップを検査する複数のプローブを被検査対象である１つの半導体チップの電極配置に対応させて配置したプローブ群を基板に複数配置したプローブカードを用い、同時的に複数の半導体チップを検査する検査方法において、前記基板のプローブ配置面に、被検査対象である複数の前記半導体チップの配置と対応するプローブ群配置領域が設けられ、前記プローブ群配置領域は、複数の方形領域からなり、前記方形領域は、被検査対象である前記半導体チップｍ（ｍは２以上の自然数）個分の区画を有し、複数の前記プローブ群が、複数の前記方形領域におけるｍ個分の区画のうちいずれかｎ（ｎは自然数、ｎ＜ｍ）個分の区画に配置してあり、かつ前記方形領域での前記プローブ群が配置される区画の相対位置が、所定の方形領域での前記プローブ群が配置される区画の相対位置に対応する前記プローブカードを用い、前記プローブカードを前記半導体ウエハに対向させ、複数の前記半導体チップの電極と複数の前記プローブ群とを各接触させることにより、複数の前記半導体チップを同時的に検査し、前記プローブカードを、前記半導体チップｎ個分に相当する距離だけ平行移動させ、複数の前記半導体チップの電極と複数の前記プローブ群とを各接触させて、複数の前記半導体チップを同時的に検査することを特徴とする。
【００１４】
本発明に係る半導体チップの検査方法では、半導体ウエハ上の半導体チップの個数にかかわらず、半導体ウエハに対するプローブカードのコンタクト回数が所定の回数だけで被検査対象である半導体ウエハ上のすべての半導体チップについて検査を完了することができ、同一のプローブ配置区画数を有する従来型のプローブカードと比較してコンタクト回数を減じることができ、全体として半導体チップの検査コストを削減することが可能となる。また、半導体ウエハに均一に圧力が加わるため、プローブカードの基板が半導体ウエハに対して傾斜することがなく、安定した検査精度を維持することが可能となる。さらに、半導体ウエハの周縁部におけるプローブが半導体チップに接触しない領域が発生せず、検査効率の向上を図ることができ、検査時間の短縮、それに伴う検査コストの軽減を図ることが可能となる。
【００１５】
また、本発明に係る半導体チップの検査方法は、第１発明において、前記ｎが１であり、前記プローブカードを、前記半導体チップ１個分に相当する距離だけ平行移動させ、複数の前記半導体チップの電極と複数の前記プローブ群とを各接触させて、複数の前記半導体チップを同時的に検査することを特徴とする。
【００１６】
本発明に係る半導体チップの検査方法では、半導体ウエハ上の半導体チップの個数にかかわらず、半導体ウエハに対するプローブカードのコンタクト回数がｍ回だけで被検査対象である半導体ウエハ上のすべての半導体チップについて検査を完了することができ、同一のプローブ配置区画数を有する従来型のプローブカードと比較してコンタクト回数を減じることができ、全体として半導体チップの検査コストを削減することが可能となる。また、半導体ウエハに均一に圧力が加わるため、プローブカードの基板が半導体ウエハに対して傾斜することがなく、安定した検査精度を維持することが可能となる。さらに、半導体ウエハの周縁部におけるプローブが半導体チップに接触しない領域が発生せず、検査効率の向上を図ることができ、検査時間の短縮、それに伴う検査コストの軽減を図ることが可能となる。
【００１７】
また、本発明に係る半導体チップの検査方法は、第１発明及び第２発明において、前記ｍが２、３、４のいずれかであることを特徴とする。
【００１８】
本発明に係る半導体チップの検査方法では、半導体ウエハに対するプローブカードのコンタクト回数が４回以内であることから、プローブカードの製造コストと検査コストとがバランスよく調和し、全体として検査コストの軽減を図ることが可能となる。
【００１９】
また、本発明に係る半導体チップの検査方法は、第１発明または第２発明において、前記ｍが４であり、前記方形領域は、一方向に被検査対象である前記半導体チップ２個分、前記一方向と交叉する他方向に前記半導体チップ２個分の面積に相当する４つの区画を有し、複数の前記プローブ群が、複数の前記方形領域における４つの区画のうちいずれか１つの区画に配置してあり、かつ前記方形領域での前記プローブ群が配置される区画の相対位置が、所定の方形領域での前記プローブ群が配置される区画の相対位置に対応することを特徴とする。
【００２０】
本発明に係る半導体チップの検査方法では、半導体ウエハに対するプローブカードのコンタクト回数が４回であることから、プローブカードの製造コストと検査コストとがバランスよく調和し、全体として検査コストの軽減を図ることが可能となる。また、半導体ウエハに均一に圧力が加わるため、プローブカードの基板が半導体ウエハに対して傾斜することがなく、安定した検査精度を維持することが可能となる。
【００２１】
また、本発明に係るプローブカードは、基板のプローブ配置面に、被検査対象である半導体チップの配置と対応するプローブ群配置領域を設け、前記プローブ群配置領域は、複数の方形領域からなり、前記方形領域は、前記プローブ群をｍ個配置することができる区画を有し、前記プローブ群を、複数の前記方形領域におけるｍ（ｍは２以上の自然数）個の区画のうちｋ（ｋは自然数、ｋ＜ｍ）個の区画には配置せず、かつ前記方形領域での前記プローブ群を配置しない区画の相対位置が、所定の方形領域での前記プローブ群を配置しない区画の相対位置に対応することを特徴とする。
【００２２】
本発明に係るプローブカードを用いて半導体チップの検査を行うことにより、半導体ウエハ上の半導体チップの個数にかかわらず、半導体ウエハに対するプローブカードのコンタクト回数が所定の回数だけで被検査対象である半導体ウエハ上のすべての半導体チップについて検査を完了することができ、同一のプローブ配置区画数を有する従来型のプローブカードと比較してコンタクト回数を減じることができ、全体として半導体チップの検査コストを削減することが可能となる。また、半導体ウエハに均一に圧力が加わるため、プローブカードの基板が半導体ウエハに対して傾斜することがなく、安定した検査精度を維持することが可能となる。さらに、半導体ウエハの周縁部におけるプローブが半導体チップに接触しない領域が発生せず、検査効率の向上を図ることができ、検査時間の短縮、それに伴う検査コストの軽減を図ることが可能となる。
【００２３】
また、本発明に係るプローブカードは、第５発明において、前記ｍが２、３、４のいずれかであることを特徴とする。
【００２４】
本発明に係るプローブカードを用いて半導体チップの検査を行うと、半導体ウエハに対するプローブカードのコンタクト回数が４回以内で済むことから、プローブカードの製造コストと検査コストとがバランスよく調和し、全体として検査コストの軽減を図ることが可能となる。
【００２５】
また、本発明に係るプローブカードは、第５発明において、前記ｍが４であり、前記方形領域は、一方向に前記プローブ群を２個配置することができ、前記一方向と交叉する他方向に前記プローブ群を２個配置することができる４つの区画を有し、前記プローブ群を、複数の前記方形領域における４つの区画のうちいずれか３つの区画には配置せず、かつ前記方形領域で前記プローブ群を配置しない区画の相対位置が、所定の方形領域で前記プローブ群を配置しない区画の相対位置に対応することを特徴とする。
【００２６】
本発明に係るプローブカードを用いて半導体チップの検査を行うことにより、半導体ウエハに対するプローブカードのコンタクト回数が４回で済むことから、プローブカードの製造コストと検査コストとがバランスよく調和し、全体として検査コストの軽減を図ることが可能となる。また、半導体ウエハに均一に圧力が加わるため、プローブカードの基板が半導体ウエハに対して傾斜することがなく、安定した検査精度を維持することが可能となる。
【００２７】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。本発明の実施の形態に係るプローブカードのプローブ群配置のレイアウト構成例を図３に示す。本実施の形態では、方形領域が含む区画数ｍが４であり、プローブ群配置区画数ｎが１である場合について説明する。図３に示すように、本発明の実施の形態に係るプローブカードは、絶縁性を有する円形の基板４に、被検査対象である半導体チップ２の電極配置に対応した複数のプローブ３、３、・・・からなるプローブ群７を複数個配置している。基板４の大きさは略半導体ウエハと同じであり、被検査対象である半導体チップ２が配置されている位置と対応する位置にプローブ群７を配置している。
【００２８】
図３における斜線部で示される領域は、複数個のプローブ３、３、・・・からなるプローブ群７が配置されることを模式的に示している。太実線で囲まれた部分は、プローブ群７が配置される領域における、Ｘ方向に半導体チップ２個分、Ｘ方向と直交するＹ方向に半導体チップ２個分の面積に相当する区画を有する方形領域を示しており、半導体チップ２の配置レイアウトと一致する領域がプローブ群７が配置される領域となる。
【００２９】
図４は、該方形領域の説明図である。図４に示すように、方形領域の４つの区画に被検査対象である半導体チップ２の１チップ分の電極位置に対応したプローブ３、３、・・・からなるプローブ群７を配置している。そして、該方形領域における４個の区画のうち、相対位置が右上に位置する区画にのみプローブ群７を配置し、他の区画には配置していない。
【００３０】
図５に本発明の実施の形態に係るプローブカードの図３のＶ−Ｖにおける部分断面図を示す。図５に示すように、プローブ３に接続して基板４上に設けられた配線５の端部に、半導体チップ検査装置と接続する電極６が設けられている。プローブカード上の半導体チップ２の１チップ分の電極位置に対応する複数のプローブ３、３、・・・からなる複数のプローブ群を、半導体ウエハ１上に形成された複数の半導体チップ２の各端子（図示せず）に接触させることによって、複数の半導体チップ２の検査を同時的に実行する。
【００３１】
以下、半導体チップ２が７２０個形成されている半導体ウエハ１を例に挙げて、半導体チップ２を１８０個同時的に検査する本実施の形態に係るプローブカードを用いる半導体チップ検査方法について説明する。図６に半導体チップ２が７２０個形成されている半導体ウエハ１の模式図を示す。図６に示す各方形区画に、１個ずつ半導体チップ２が配置されている。半導体ウエハ１は、半導体ウエハ１の結晶軸を示すように、図６における下端部が切り取られたような形状を有し、半導体チップ２は、Ｘ方向に最大１６個、Ｙ方向に最大１４個、円形の半導体ウエハ１上に配置される。
【００３２】
図３の斜線部に示す位置にプローブ群７が配置されているプローブカードを用いた半導体チップ２の検査は以下の手順で行う。まず、該プローブカードと半導体ウエハ１とを対向させ、半導体チップ２の総数７２０個の４分の１に相当する１８０個のプローブ群７における各半導体チップ２の電極位置に対応して配置されているプローブ３、３、・・・を１８０個の半導体チップ２、２、・・・の電極と接触させ、１８０個のプローブ群７における各プローブ３、３、・・・と電極が接触する１８０個の半導体チップ２、２、・・・について同時的に検査を実行する。図７は、図３に示す本実施の形態に係るプローブカードを半導体ウエハ１に対向させた場合の、１８０個のプローブ群７におけるプローブ３、３、・・・に電極が接触する１８０個の半導体チップ２、２、・・・の位置を模式的に示す図である。
【００３３】
図７の斜線部は、１８０個のプローブ群７におけるプローブ３、３、・・・と電極とが接触している１８０個の半導体チップ２、２、・・・の位置を示している。図７に示すように、本実施の形態に係るプローブカードを被測定対象である半導体ウエハ１に対向させると、半導体チップ４個につき１個の割合で、プローブ群７におけるプローブ３、３、・・・と電極とが接触する。
【００３４】
すなわち、プローブカードにおけるＸ方向に半導体チップ２個分、Ｘ方向と直交するＹ方向に半導体チップ２個分の面積に相当する方形領域に対応する４個の半導体チップ２が配置されている方形区画では、相対位置が左上である半導体チップ２の電極のみがプローブ群７におけるプローブ３、３、・・・と接触することができ、同時的に検査されるのは斜線部で示されている１８０個の半導体チップ２、２、・・・のみとなる。
【００３５】
次に、該プローブカードを半導体チップ２の１ピッチに相当する距離だけＸ方向へ横移動する。図８は、半導体チップ２の１ピッチに相当する距離だけ右へプローブカードを移動した場合の、１８０個のプローブ群７におけるプローブ３、３、・・・と電極６が接触している１８０個の半導体チップ２、２、・・・の配置位置の説明図である。図７の斜線部に加えて、新たに記載されている右隣の区画の斜線部が、横移動後の１８０個のプローブ群７におけるプローブ３、３、・・・に電極６が接触している半導体チップ２、２、・・・の位置を示している。図８に示すように、図７に示す斜線部の右隣に位置する１８０個の半導体チップ２、２、・・・の電極６に１８０個のプローブ群７におけるプローブ３、３、・・・が接触するようになることから、図８に示す斜線部まで半導体チップ２の検査が進行することになる。
【００３６】
同様に、該プローブカードを半導体チップ２の１ピッチに相当する距離だけ下（Ｙ）方向へ縦移動して、同様に１８０個のプローブ群７におけるプローブ３、３、・・・に電極が接触している１８０個の半導体チップ２、２、・・・の検査を実行し、さらに半導体チップ２の１ピッチに相当する距離だけＸ（左）方向へ横移動して、同様に１８０個のプローブ群７におけるプローブ３、３、・・・に電極が接触している１８０個の半導体チップ２、２、・・・の検査を実行する。このように検査を実行することで、半導体ウエハ１に対するプローブカードのコンタクト回数が４回だけで、半導体ウエハ１上の７２０個すべての半導体チップ２、２、・・・について検査を完了することができる。
【００３７】
また、プローブカードをＸ方向へ横移動またはＹ方向へ縦移動させる際に、半導体チップ２の１ピッチに相当する距離ずつ移動させることから、プローブカードに配置されている１８０個のプローブ群におけるプローブ３、３、・・・が１８０個の半導体チップ２、２、・・・と接触しない領域が発生することがなく、無駄な移動工程のない半導体チップの検査を実行することが可能となる。
【００３８】
すなわち、本実施の形態では、１回目の右方向への横移動で、最初検査された１８０個の半導体チップ２、２、・・・が配置されている方形領域における区画の右隣の区画に配置されている他の１８０個の半導体チップ２、２、・・・につき検査することができ、２回目の下方向への縦移動で、方形領域における右下の区画の他の１８０個の半導体チップ２、２、・・・につき検査することができ、３回目の左方向への横移動で、方形領域における下隣の区画の残り１８０個の半導体チップ２、２、・・・につき検査することができる。
【００３９】
また、プローブカードの移動方向については、上記順序に限定されるものではなく、例えば２回目に斜め左下方向へ斜めに平行移動して、方形領域における左下の区画の半導体チップ２、２、・・・につき検査し、３回目に右方向へ横移動して、方形領域における右下の区画の半導体チップ２、２、・・・につき検査する方法であってもよく、方形領域におけるすべての区画の半導体チップ２、２、・・・を検査できるように移動する方法であれば何でもよい。
【００４０】
このように、プローブカードを半導体ウエハ１に４回コンタクトさせることにより、プローブカードにおける方形領域に対応する位置に配置されている４個の半導体チップ２すべてが検査の対象になる。したがって、プローブ群７が配置されている区画の方形領域における相対位置に基づいて、半導体チップ２、２、・・・の検査におけるプローブカードの移動手順が決定される。方形領域に対応する方形区画に配置されている４個の半導体チップ２、２、・・・が順次検査の対象になるように、すなわちプローブ群７におけるプローブ３、３、・・・と半導体チップ２、２、・・・の電極６とが接触できるように移動させる必要がある。
【００４１】
一方、従来の長方形状を有するプローブカードを用いる半導体チップの検査方法では、１９２個の半導体チップ２、２、・・・を同時的に検査するために、例えば図９の太実線で囲まれている部分のように、Ｙ方向にプローブ群７を配置する区画を１２個、Ｙ方向と直交するＸ方向にプローブ群７を配置する区画を１６個、合計１９２個のプローブ群７を配置する区画を有する長方形状のプローブカードを用いる。
【００４２】
この場合、同じ半導体ウエハ１に対して検査を実行すると、図９に示すように、半導体ウエハ１の周縁部ではプローブ群７におけるプローブ３、３、・・・が接触することができる半導体チップ２、２、・・・の電極が存在しない領域が多く生じる。したがって、検査漏れのないように図９の上方から順次プローブカードを平行移動させて検査した場合、該半導体ウエハ１上に形成されるすべての半導体チップ２、２、・・・の検査を完了するためには、半導体ウエハ１に対するプローブカードのコンタクト回数が最低６回は必要となる。
【００４３】
このように、本実施の形態に係るプローブカードを用いた半導体チップの検査方法は、半導体ウエハ１上の半導体チップ２、２、・・・の個数にかかわらず、半導体ウエハ１へのコンタクト回数が４回ですべての半導体チップ２、２、・・・の検査を完了することができる。したがって、上述の例では、プローブカードの半導体ウエハ１へのコンタクト回数が、ほぼ同数のプローブ配置区画数を有する従来型のプローブカードを用いる半導体チップの検査方法より２回少なくなり、検査コストを軽減することが可能となる。斯かる検査コスト削減効果は、同時的に検査する半導体チップの数が増加するほど増大する。
【００４４】
さらに、半導体ウエハ１と略同一の円形状を有する基板４に、被検査対象となる半導体ウエハ１における半導体チップ２の配置位置と一致させてプローブ群７が配置されているプローブカードを用いる場合と比較しても、検査コストの削減に寄与できる。すなわち、半導体ウエハ１と略同一の円形状を有する基板４に、被検査対象となる半導体ウエハ１における７２０個の半導体チップ２、２、・・・のすべての電極に７２０個のプローブ群７におけるプローブ３、３、・・・が接触できるようにプローブ群７が配置されているプローブカードを用いる場合は、半導体ウエハ１へのコンタクト回数が１回のみで７２０個すべての半導体チップ２、２、・・・の検査を完了することが可能である。しかし、プローブカードに配置されているプローブ群７の配置区画数は本実施の形態に係るプローブカードの４倍となることから、大幅に半導体チップ検査装置の電源チャンネルを追加する必要がある等、半導体チップの検査全体にかかるコストは却って増加する。したがって、本実施の形態に係るプローブカードを用いる半導体チップ検査方法の方が検査コストの軽減により寄与することができる。
【００４５】
なお、プローブ群７が配置されている区画が、複数の方形領域において相対的に統一された位置であることから、複数の半導体チップ２、２、・・・の検査時に半導体ウエハ１に均一に圧力が加わり、プローブカードの基板４が半導体ウエハ１に対して傾斜することがなく、安定した検査精度を維持することが可能となる。
【００４６】
本実施の形態においては、半導体チップ４個分に相当する方形領域における２行２列の４つの区画の１つの区画にプローブ群７を配置する場合について説明しているが、１行４列の４つの区画の１つの区画にプローブ群７を配置しても同様の効果が期待できる。
【００４７】
また、半導体チップ４個分に相当する方形領域に限定されるものではなく、従来のプローブカードを用いた半導体チップの検査方法よりも半導体ウエハ１へのコンタクト回数が少なく、かつプローブカード自体が高価にならない範囲であればよい。例えば半導体チップ３個分に相当する方形領域における１行３列の３つの区画の１つの区画にプローブ群７を配置する場合、または半導体チップ２個分に相当する方形領域における１行２列の２つの区画の１つの区画にプローブ群７を配置する場合についても、同様の効果が期待できる。
【００４８】
さらに、プローブカードの平行移動ピッチも半導体チップ１ピッチ分に限定されるものではない。例えば１行４列の半導体チップ４個分に相当する方形領域の左端２区画にプローブ群７を配置する場合、半導体チップ２ピッチ分ずつ平行移動させることで同様の効果が期待できる。
【００４９】
【発明の効果】
以上のように本発明に係る半導体チップの検査方法によれば、半導体ウエハ上の半導体チップの個数にかかわらず、半導体ウエハに対するプローブカードのコンタクト回数が所定に回数だけで被検査対象である半導体ウエハ上のすべての半導体チップについて検査を完了することができ、同一のプローブ配置区画数を有する従来型のプローブカードと比較してコンタクト回数を減じることができ、全体として半導体チップの検査コストを削減することが可能となる。また、半導体ウエハに均一に圧力が加わるため、プローブカードの基板が半導体ウエハに対して傾斜することがなく、安定した検査精度を維持することが可能となる。さらに、半導体ウエハの周縁部におけるプローブが半導体チップに接触しない領域が発生せず、検査効率の向上を図ることができ、検査時間の短縮、それに伴う検査コストの軽減を図ることが可能となる。
【００５０】
また、本発明に係る半導体チップの検査方法によれば、半導体ウエハ上の半導体チップの個数にかかわらず、半導体ウエハに対するプローブカードのコンタクト回数がｍ回だけで被検査対象である半導体ウエハ上のすべての半導体チップについて検査を完了することができ、同一のプローブ配置区画数を有する従来型のプローブカードと比較してコンタクト回数を減じることができ、全体として半導体チップの検査コストを削減することが可能となる。また、半導体ウエハに均一に圧力が加わるため、プローブカードの基板が半導体ウエハに対して傾斜することがなく、安定した検査精度を維持することが可能となる。さらに、半導体ウエハの周縁部におけるプローブが半導体チップに接触しない領域が発生せず、検査効率の向上を図ることができ、検査時間の短縮、それに伴う検査コストの軽減を図ることが可能となる。
【００５１】
また、本発明に係る半導体チップの検査方法によれば、半導体ウエハに対するプローブカードのコンタクト回数が４回以内であることから、プローブカードの製造コストと検査コストとがバランスよく調和し、全体として検査コストの軽減を図ることが可能となる。
【００５２】
また、本発明に係る半導体チップの検査方法によれば、半導体ウエハに対するプローブカードのコンタクト回数が４回であることから、プローブカードの製造コストと検査コストとがバランスよく調和し、全体として検査コストの軽減を図ることが可能となる。また、半導体ウエハに均一に圧力が加わるため、プローブカードの基板が半導体ウエハに対して傾斜することがなく、安定した検査精度を維持することが可能となる。
【００５３】
また、本発明に係るプローブカードを用いて半導体チップの検査を行う場合、半導体ウエハ上の半導体チップの個数にかかわらず、半導体ウエハに対するプローブカードのコンタクト回数が所定の回数だけで被検査対象である半導体ウエハ上のすべての半導体チップについて検査を完了することができ、同一のプローブ配置区画数を有する従来型のプローブカードと比較してコンタクト回数を減じることができ、全体として半導体チップの検査コストを削減することが可能となる。また、半導体ウエハに均一に圧力が加わるため、プローブカードの基板が半導体ウエハに対して傾斜することがなく、安定した検査精度を維持することが可能となる。さらに、半導体ウエハの周縁部におけるプローブが半導体チップに接触しない領域が発生せず、検査効率の向上を図ることができ、検査時間の短縮、それに伴う検査コストの軽減を図ることが可能となる。
【００５４】
また、本発明に係るプローブカードを用いて半導体チップの検査を行う場合、半導体ウエハに対するプローブカードのコンタクト回数が４回以内で済むことから、プローブカードの製造コストと検査コストとがバランスよく調和し、全体として検査コストの軽減を図ることが可能となる。
【００５５】
また、本発明に係るプローブカードを用いて半導体チップの検査を行う場合、半導体ウエハに対するプローブカードのコンタクト回数が４回で済むことから、プローブカードの製造コストと検査コストとがバランスよく調和し、全体として検査コストの軽減を図ることが可能となる。また、半導体ウエハに均一に圧力が加わるため、プローブカードの基板が半導体ウエハに対して傾斜することがなく、安定した検査精度を維持することが可能となる。
【図面の簡単な説明】
【図１】（ａ）は従来のプローブカードの底面図、（ｂ）は従来のプローブカードの構成を示す縦断面図である。
【図２】従来のプローブカードのプローブの配置区画の説明図である。
【図３】本発明の実施の形態に係るプローブカードのプローブ群の配置レイアウトを示す図である。
【図４】本発明の実施の形態に係るプローブカードのプローブ群の配置区画の説明図である。
【図５】半導体ウエハにおける半導体チップの配置位置の部分断面図である。
【図６】本発明の実施の形態に係るプローブカードを用いた半導体チップの検査方法におけるプローブ群配置状態の模式図である。
【図７】本発明の実施の形態に係るプローブカードを用いた半導体チップの検査方法の説明図である。
【図８】本発明の実施の形態に係るプローブカードを用いた半導体チップの検査方法の説明図である。
【図９】従来のプローブカードを用いた半導体チップの検査方法の説明図である。
【符号の説明】
１半導体ウエハ
２半導体チップ
３プローブ（接触子）
４基板
５配線
６電極
７プローブ群

Claims

半導体ウエハ上の半導体チップを検査する複数のプローブを被検査対象である１つの半導体チップの電極配置に対応させて配置したプローブ群を基板に複数配置したプローブカードを用い、同時的に複数の半導体チップを検査する検査方法において、
前記基板のプローブ配置面に、被検査対象である複数の前記半導体チップの配置と対応するプローブ群配置領域が設けられ、
前記プローブ群配置領域は、複数の方形領域からなり、
前記方形領域は、被検査対象である前記半導体チップｍ（ｍは２以上の自然数）個分の区画を有し、
複数の前記プローブ群が、複数の前記方形領域におけるｍ個分の区画のうちいずれかｎ（ｎは自然数、ｎ＜ｍ）個分の区画に配置してあり、かつ前記方形領域での前記プローブ群が配置される区画の相対位置が、所定の方形領域での前記プローブ群が配置される区画の相対位置に対応する前記プローブカードを用い、
前記プローブカードを前記半導体ウエハに対向させ、複数の前記半導体チップの電極と複数の前記プローブ群とを各接触させることにより、複数の前記半導体チップを同時的に検査し、
前記プローブカードを、前記半導体チップｎ個分に相当する距離だけ平行移動させ、複数の前記半導体チップの電極と複数の前記プローブ群とを各接触させて、複数の前記半導体チップを同時的に検査することを特徴とする半導体チップの検査方法。
前記ｎが１であり、
前記プローブカードを、前記半導体チップ１個分に相当する距離だけ平行移動させ、複数の前記半導体チップの電極と複数の前記プローブ群とを各接触させて、複数の前記半導体チップを同時的に検査することを特徴とする請求項１に記載の半導体チップの検査方法。
前記ｍが２、３、４のいずれかであることを特徴とする請求項１または２記載の半導体チップの検査方法。
前記ｍが４であり、
前記方形領域は、一方向に被検査対象である前記半導体チップ２個分、前記一方向と交叉する他方向に前記半導体チップ２個分の面積に相当する４つの区画を有し、
複数の前記プローブ群が、複数の前記方形領域における４つの区画のうちいずれか１つの区画に配置してあり、かつ前記方形領域での前記プローブ群が配置される区画の相対位置が、所定の方形領域での前記プローブ群が配置される区画の相対位置に対応することを特徴とする請求項１または２記載の半導体チップの検査方法。
基板のプローブ配置面に、被検査対象である半導体チップの配置と対応するプローブ群配置領域を設け、
前記プローブ群配置領域は、複数の方形領域からなり、
前記方形領域は、前記プローブ群をｍ個配置することができる区画を有し、
前記プローブ群を、複数の前記方形領域におけるｍ（ｍは２以上の自然数）個の区画のうちｋ（ｋは自然数、ｋ＜ｍ）個の区画には配置せず、かつ前記方形領域での前記プローブ群を配置しない区画の相対位置が、所定の方形領域での前記プローブ群を配置しない区画の相対位置に対応することを特徴とするプローブカード。
前記ｍが２、３、４のいずれかであることを特徴とする請求項５記載のプローブカード。
前記ｍが４であり、
前記方形領域は、一方向に前記プローブ群を２個配置することができ、前記一方向と交叉する他方向に前記プローブ群を２個配置することができる４つの区画を有し、
前記プローブ群を、複数の前記方形領域における４つの区画のうちいずれか３つの区画には配置せず、かつ前記方形領域で前記プローブ群を配置しない区画の相対位置が、所定の方形領域で前記プローブ群を配置しない区画の相対位置に対応することを特徴とする請求項５記載のプローブカード。