CN1404122A - 检视测试区内导电层间电性瑕疵的方法 - Google Patents

检视测试区内导电层间电性瑕疵的方法 Download PDF

Info

Publication number
CN1404122A
CN1404122A CN02140722.3A CN02140722A CN1404122A CN 1404122 A CN1404122 A CN 1404122A CN 02140722 A CN02140722 A CN 02140722A CN 1404122 A CN1404122 A CN 1404122A
Authority
CN
China
Prior art keywords
conductive layer
test section
conductive
layer
conducting layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02140722.3A
Other languages
English (en)
Other versions
CN1189932C (zh
Inventor
黄兆辉
詹哲铠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of CN1404122A publication Critical patent/CN1404122A/zh
Application granted granted Critical
Publication of CN1189932C publication Critical patent/CN1189932C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70653—Metrology techniques
    • G03F7/70658—Electrical testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/305—Contactless testing using electron beams
    • G01R31/307—Contactless testing using electron beams of integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26—Electron or ion microscopes
    • H01J2237/28—Scanning microscopes
    • H01J2237/2813—Scanning microscopes characterised by the application
    • H01J2237/2817—Pattern inspection

Abstract

一种检视测试区内导电层间电性瑕疵的方法，该半导体晶片上包含有复数个主动区域以及该测试区，首先于该测试区内形成一第一导电层，再形成一介电层覆盖第一导电层；接着于该介电层内形成一插塞洞，通达至该第一导电层表面，并于该插塞洞内形成一导电插塞；之后于该测试区内的该导电插塞上方形成一第二导电层，以及于该测试区内距第二导电层一预定距离的该介电层其他区域表面上形成一第三导电层，并同时于各该主动区域内形成与上述预定距离相同距离的一第四导电层以及一第五导电层；最后利用一由一电子式扫描显微镜所产生的电子束，检视第二导电层以及第三导电层是否发生桥梁现象；本发明有效弥补了习知检验方法中以肉眼判定所造成的误差，因此可以确保产品电性正常，并提升后段各项制程良率。

Description

检视测试区内导电层间电性瑕疵的方法
技术领域
本发明涉及半导体制作，尤其是一种检视测试区(test key)内导电层间电性瑕疵的方法，该方法是利用检视一测试区内两导电层来测试一主动区域内的导电层间是否发生桥梁(bridge)现象而导致电性瑕疵的方法。
背景技术
在半导体制程中，为维持产品品质的稳定，须针对所生产的半导体元件不断进行测试。通常在进行各项制程的同时，亦会采用相同的步骤制作一测试用元件，通过测量该测试用元件的各项功能是否正常，以有效控制产品品质。
目前业界采用一晶片可接受度测试(wafer acceptance test，WAT)，于两IC晶片(die)的周边区域(periphery area)提供复数个测试键(testkey)，用以监控半导体晶片的各项缺陷。通常测试键位于晶片的切割道处，且经由一金属垫电连接至一外部接脚，而每一测试键用以测试晶片各项不同的功能，诸如启始电压(threshold voltage，VT)及饱和电流(saturatecurrent，ISAT)等。通过加诸一控制偏压于测试键，即可通过所读出的电流量值侦测出产品缺陷。随着半导体制程的日益精密复杂，测试键的运用亦日趋广泛，如何增进其测试准确度，实为一重要的课题。
半导体产业历经长期以来的发展，各项制程的制程线宽亦随之缩小。当相邻的两导电层相导通而呈现电连接状态时称为「桥梁(bridge)现象」，导致产品产生电性瑕疵。习知利用测试键检验桥梁现象的方法，先利用一由电子式扫描显微镜(scanning electron microscope，SEM)所产生的电子束(e-beam)射向测试键内的导电层，以得到一电压反射图形。然后通过检视比较数组测试键内所得到的图形中各两导电层的图形是否一致，判定其中所得图形与他组相异的测试键内导电层有电性瑕疵。或者仅以肉眼或机器判定该某测试键内两导电层之间发生桥梁现象。然而当该两导电层之间相导通的部份极为细微时，仅只凭藉肉眼或机器比较图形往往会因为无法明确辨识出瑕疵而误判为合格，导致产品电性受损，后段各项制程良率亦同时降低。
发明内容
因此本发明的主要目的在于提供一种检视一半导体晶片上的一测试区(test key)内两导电层以判断主动区域内两导电层间是否发生桥梁(bridge)现象而导致电性瑕疵的方法，以解决上述习知检验方法无法有效判定极细微瑕疵的问题。
在本发明的最佳实施例中，一半导体晶片上包含有复数个主动区域以及该测试区。首先于该测试区内形成一第一导电层，再于该测试区内形成一介电层，并覆盖该第一导电层。接着于该介电层内形成一插塞洞(plughole)，通达至该第一导电层表面，并于该插塞洞内形成一导电插塞。之后于该测试区内的该导电插塞上方形成一第二导电层，以及于该测试区内距该第二导电层一预定距离的该介电层其他区域表面上形成一第三导电层，并同时于各该主动区域内形成与该第二导电层以及该第三导电层间隔相同距离的一第四导电层以及一第五导电层。最后利用一由一电子式扫描显微镜(scanning electron microscope，SEM)所产生的电子束(e-beam)，检视该第二导电层以及该第三导电层是否发生桥梁现象。
由于本发明的检验方法先于该第二导电层下方形成该以导电插塞与该第二导电层导通的第一导电层，使该第二导电层与该第三导电层因下方结构不同而具有不同颜色的电压反射图形，因此在利用一由一电子式扫描显微镜所产生的电子束射向该第二导电层以及该第三导电层以得到一电压反射图形后，可通过检视所得到的图形中该第二导电层以及该第三导电层所属区域的颜色是否互有差异，判定该第二导电层与该第三导电层之间，以及各该主动区域内的该第四导电层与该第五导电层之间是否发生桥梁现象。所以即使当该第二导电层以及该第三导电层相导通的部份极为细微时，亦可明确辨识出瑕疵，有效弥补了习知检验方法中以肉眼判定所造成的误差，因此可以确保产品电性正常，并提升后段各项制程良率。
附图说明
图1至图4为本发明检视测试区内两导电层间是否发生桥梁现象而导致电性瑕疵的方法示意图。
图示的符号说明
30  半导体晶片                         32  硅基底
34  主动区域                           36  测试区
38  第一导电层                         40  第一导电层
42  导电插塞                           44  第二导电层
46  第三导电层                         48  第四导电层
50  第五导电层
具体实施方式
请参考图1至图4，图1至图4为本发明检视一半导体晶片上的一测试区(test key)内两导电层间是否发生桥梁(bridge)现象而导致电性瑕疵的方法示意图。如图1所示，一半导体晶片30包含有一硅基底32，硅基底32又包含有复数个主动区域以及复数个测试区。图1中以一主动区域34以及一测试区36作说明。
如图2所示，首先于测试区36内的硅基底32上形成一第一导电层38，并随即同时于主动区域34以及测试区36内形成一介电层40，覆盖于主动区域34内的硅基底32表面以及测试区36内的第一导电层38表面。接着如图3所示，于测试区36内的介电层40内形成一插塞洞(plug hole)，通达至第一导电层38表面，且于该插塞洞内形成一导电插塞42。
之后如图4所示，于测试区36内的导电插塞42上方形成一第二导电层44，并于测试区36内距第二导电层44一预定距离L1的介电层40其他区域表面上形成一第三导电层46，同时于各主动区域34内，依相同步骤形成一第四导电层48以及一第五导电层50，且第四导电层48与第五导电层50之间的距离亦为L1。由于测试区36内的第二导电层44以及第三导电层46与主动区域34内的第四导电层48及第五导电层50利用同一步骤制作而成，因此可以用来检视各主动区域34内间隔距离同为L1的第四导电层48及第五导电层50是否发生桥梁现象而相互连接，造成产品电性瑕疵。
最后利用一由一电子式扫描显微镜(scanning electron microscope，SEM)所产生的电子束(e-beam)射向第二导电层44以及第三导电层46，以得到一电压反射图形。由于第二导电层44下方尚有导电插塞42以及第一导电层38，故在第二导电层44以及第三导电层46未有桥梁连接而导通的情况下，其电压反射图形所得的反差颜色应较第三导电层46的电压反射图形的颜色浅。相反地，当第二导电层44以及第三导电层46相导通而发生桥梁现象时，则两者的电压反射图形反差会近似或相同。通过检视所得到的图形中第二导电层44以及第三导电层46所属区域的颜色是否互有差异，即可轻易判定第二导电层44以及第三导电层46是否发生桥梁现象，亦即判定各主动区域34内的第四导电层48以及第五导电层50之间是否发生桥梁现象。
相较于习知技术，本发明的检验方法先于第二导电层44下方形成以导电插塞42与第二导电层44导通的第一导电层38，使第二导电层44与第三导电层46因下方结构不同而具有不同颜色的电压反射图形，因此在利用一由一电子式扫描显微镜所产生的电子束射向第二导电层44以及第三导电层46以得到一电压反射图形后，可通过检视所得到的电压反射图形中第二导电层44以及第三导电层46所属区域的颜色是否互有差异，判定第二导电层44与第三导电层46之间，以及各主动区域34内的第四导电层48与第五导电层50之间是否发生桥梁现象。所以即使当第二导电层44以及第三导电层46相导通的部份极为细微时，亦可明确辨识出瑕疵，有效弥补了习知检验方法中以肉眼判定所造成的误差，因此可以确保产品电性正常，并提升后段各项制程良率。
以上所述仅本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明专利的涵盖范围。

Claims (9)

1.一种检视一半导体晶片上的一测试区内两导电层间是否发生桥梁现象而导致电性瑕疵的方法，该半导体晶片上包含有复数个主动区域以及该测试区，其特征是：该方法包含有：
于该测试区内形成一第一导电层；
于该测试区内形成一介电层，并覆盖该第一导电层；
于该介电层内形成一插塞洞，通达至该第一导电层表面；
于该插塞洞内形成一导电插塞；
于该测试区内的该导电插塞上方形成一第二导电层，以及于该测试区内距该第二导电层一预定距离的该介电层其他区域表面上形成一第三导电层，并同时于各该主动区域内形成与该第二导电层以及该第三导电层间隔相同距离的一第四导电层以及一第五导电层；以及
利用一电子束检视该第二导电层以及该第三导电层是否发生桥梁现象。
2.如权利要求1所述的方法，其特征是：该半导体晶片上另包含有一硅基底。
3.如权利要求1所述的方法，其特征是：该测试区内的该第二导电层以及该第三导电层用来检视各该主动区域内间隔距离相同的该第四导电层以及该第五导电层是否发生桥梁现象相互连接而导致电性瑕疵。
4.如权利要求1所述的方法，其特征是：该电子束利用一电子式扫描显微镜产生。
5.一种检视一半导体晶片上的一测试区内的导电层电性瑕疵的方法，其特征是：该方法包含有：
于该测试区内形成一第一导电层；
于该测试区内形成一介电层，并覆盖该第一导电层；
于该介电层内形成一导电插塞，通达至该第一导电层表面；
于该测试区内的该导电插塞上方形成一第二导电层，以及于该测试区内距该第二导电层一预定距离的该介电层的其他区域表面上形成一第三导电层，且该第二导电层经由该导电插塞与该第一导电层电连接；以及
利用一电子束(E-beam)检视该第二导电层以及该第三导电层是否发生桥梁现象相互连接；
其中当该第二导电层以及该第三导电层发生桥梁现象时，该第一导电层、该第二导电层以及该第三导电层皆为相互电连接的状态，而当该第二导电层以及该第三导电层未发生桥梁现象时，仅该第一导电层以及该第二导电层为电连接的状态。
6.如权利要求5所述的方法，其特征是：该半导体晶片上另包含有一硅基底(silicon substrate)。
7.如权利要求5所述的方法，其特征是：该半导体晶片上另包含有复数个主动区域，且各该主动区域内设有与该测试区内的该第二导电层以及该第三导电层间隔相同距离的一第四导电层以及一第五导电层，该测试区内的该第二导电层以及该第三导电层用来检视该主动区域内的该第四导电层以及该第五导电层是否发生桥梁现象相互连接而导致电性瑕疵。
8.如权利要求5所述的方法，其特征是：该电子束利用一电子式扫描显微镜(scanning electron microscope，SEM)产生。
9.如权利要求8所述的方法，其特征是：当该第一导电层、该第二导电层以及该第三导电层皆为相互电连接的状态时，该电子式扫描显微镜所扫描该第一导电层、该第二导电层以及该第三导电层的影像反差皆为相同，而当仅该第一导电层以及该第二导电层为电连接的状态，该电子式扫描显微镜所扫描该第二导电层以及该第三导电层的影像反差不同。
CNB021407223A 2001-07-26 2002-07-12 检视测试区内导电层间电性瑕疵的方法 Expired - Lifetime CN1189932C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/682,138 US20030020026A1 (en) 2001-07-26 2001-07-26 Method of detecting pattern defects of a conductive layer in a test key area
US09/682,138 2001-07-26

Publications (2)

Publication Number Publication Date
CN1404122A true CN1404122A (zh) 2003-03-19
CN1189932C CN1189932C (zh) 2005-02-16

Family

ID=24738380

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021407223A Expired - Lifetime CN1189932C (zh) 2001-07-26 2002-07-12 检视测试区内导电层间电性瑕疵的方法

Country Status (2)

Country Link
US (1) US20030020026A1 (zh)
CN (1) CN1189932C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100414700C (zh) * 2005-03-08 2008-08-27 联华电子股份有限公司 测试键结构
CN101286467B (zh) * 2008-04-30 2012-07-04 上海集成电路研发中心有限公司 一种减小在线扫描电子显微镜误测定的方法
CN103531496A (zh) * 2012-07-03 2014-01-22 英飞凌科技奥地利有限公司 在半导体芯片器件中的集成缺陷检测及定位系统和方法
CN103630825A (zh) * 2012-08-29 2014-03-12 中芯国际集成电路制造(上海)有限公司 芯片测试电路及其形成方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060109014A1 (en) * 2004-11-23 2006-05-25 Te-Tsung Chao Test pad and probe card for wafer acceptance testing and other applications
PL2174456T3 (pl) * 2007-07-25 2011-10-31 Lukaszyk Szymon Sposób i system przesyłania wiadomości elektronicznych
US9372078B1 (en) * 2014-06-20 2016-06-21 Western Digital (Fremont), Llc Detecting thickness variation and quantitative depth utilizing scanning electron microscopy with a surface profiler

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100414700C (zh) * 2005-03-08 2008-08-27 联华电子股份有限公司 测试键结构
CN101286467B (zh) * 2008-04-30 2012-07-04 上海集成电路研发中心有限公司 一种减小在线扫描电子显微镜误测定的方法
CN103531496A (zh) * 2012-07-03 2014-01-22 英飞凌科技奥地利有限公司 在半导体芯片器件中的集成缺陷检测及定位系统和方法
CN103531496B (zh) * 2012-07-03 2017-01-18 英飞凌科技奥地利有限公司 在半导体芯片器件中的集成缺陷检测及定位系统和方法
US10168387B2 (en) 2012-07-03 2019-01-01 Infineon Technologies Austria Ag Integrated defect detection and location systems and methods in semiconductor chip devices
CN103630825A (zh) * 2012-08-29 2014-03-12 中芯国际集成电路制造(上海)有限公司 芯片测试电路及其形成方法
CN103630825B (zh) * 2012-08-29 2016-01-06 中芯国际集成电路制造(上海)有限公司 芯片测试电路及其形成方法

Also Published As

Publication number Publication date
US20030020026A1 (en) 2003-01-30
CN1189932C (zh) 2005-02-16

Similar Documents

Publication Publication Date Title
US7642106B2 (en) Methods for identifying an allowable process margin for integrated circuits
TWI433160B (zh) 積體電路製程中判定缺陷的結構與方法
KR100712561B1 (ko) 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치
US7733099B2 (en) Monitoring pattern for detecting a defect in a semiconductor device and method for detecting a defect
US8289508B2 (en) Defect detection recipe definition
TWI754151B (zh) 晶圓級測試方法及其測試結構
KR100356637B1 (ko) 시스템 ｌｓｉ 칩 및 그 제조 방법
CN1189932C (zh) 检视测试区内导电层间电性瑕疵的方法
JP3356056B2 (ja) 配線不良検出回路、配線不良検出用半導体ウェハ及びこれらを用いた配線不良検出方法
JPH04199651A (ja) 半導体装置およびその製造方法
US8102053B2 (en) Displacement detection pattern for detecting displacement between wiring and via plug, displacement detection method, and semiconductor device
CN1818694A (zh) 可实施老化与电性测试的晶圆及其实施方法
KR100295916B1 (ko) 최소 영역 디자인 룰 측정을 위한 테스트 구조 및 그 방법
JP2002043385A (ja) テストパターンを有する半導体ウェハ、半導体ウェハの検査方法、製造プロセス管理方法及び半導体の製造方法
CN100514628C (zh) 射频测试键结构
JP2001110867A (ja) 電子デバイスの製造方法および電子デバイスの品質管理システム
CN216288433U (zh) 测试结构以及测试系统
US6184569B1 (en) Semiconductor chip inspection structures
JP4087289B2 (ja) 半導体装置およびその検査方法
JP3707450B2 (ja) 半導体装置の製造工程管理方法
JP3786782B2 (ja) プロセス管理用半導体装置およびプロセス管理方法
JP4369002B2 (ja) 回路基板検査装置
JPS6167238A (ja) 半導体装置
JP2003051521A (ja) 接続孔モニタ及び半導体装置
JP3313684B2 (ja) 液晶表示基板、その配線検査方法およびその配線修理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180103

Address after: No. 88 Lianhua Avenue, Jinjiang City, Quanzhou, Fujian

Patentee after: FUJIAN JINHUA INTEGRATED CIRCUIT Co.,Ltd.

Address before: Hsinchu City, Taiwan, China

Patentee before: UNITED MICROELECTRONICS Corp.

TR01 Transfer of patent right
CX01 Expiry of patent term

Granted publication date: 20050216

CX01 Expiry of patent term