CN100414700C - 测试键结构 - Google Patents

测试键结构 Download PDF

Info

Publication number
CN100414700C
CN100414700C CNB2005100543117A CN200510054311A CN100414700C CN 100414700 C CN100414700 C CN 100414700C CN B2005100543117 A CNB2005100543117 A CN B2005100543117A CN 200510054311 A CN200510054311 A CN 200510054311A CN 100414700 C CN100414700 C CN 100414700C
Authority
CN
China
Prior art keywords
those
key structure
test key
substrate
doped regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100543117A
Other languages
English (en)
Other versions
CN1832161A (zh
Inventor
陈铭聪
龚佑仪
戎乐天
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CNB2005100543117A priority Critical patent/CN100414700C/zh
Publication of CN1832161A publication Critical patent/CN1832161A/zh
Application granted granted Critical
Publication of CN100414700C publication Critical patent/CN100414700C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种测试键结构，由基底、封闭回路、间隙壁、第一与第二掺杂区以及接触窗所构成。而封闭回路位于基底上，其中封闭回路具有两条导线以及两个连结部，各连结部连结于导线的一端并环绕一接触区域。间隙壁则设置于封闭回路边缘并覆盖于导线间的基底。再者，第一掺杂区是位于封闭回路以外与间隙壁以外的基底中，第二掺杂区则位于间隙壁底下的基底中。而接触窗是与各接触区域内的第一掺杂区电连接。由于本发明将间隙壁与导线加入测试键结构中，所以能更加符合实际的元件结构，而测得间隙壁对整个元件的影响。

Description

测试键结构
技术领域
本发明涉及一种测试键(test key)结构，特别是涉及一种检测间隙壁对整个元件的影响的测试键结构。
背景技术
为了增进产品的成品率，通常半导体制造业者在进行大量生产之前，都会对产品的各部位元件设计各种测试键，用以检测工艺中所无法预期的错误，以便针对故障的部位改良工艺。
图1是现有一种测试键结构的俯视图，而图2是图1的II-II线段的剖面示意图。
请参照图1与图2，现有用来测试轻掺杂漏极(lightly doped drain，LDD)区的测试键结构是由基底100、轻掺杂漏极区102、源极与漏极区104以及接触窗106a、106b所构成，而且通常在轻掺杂漏极区102表面会覆盖一层自行对准硅化金属阻挡层(silicide block layer)108，且于源极与漏极区104顶面有一层自行对准硅化金属层110。而轻掺杂漏极区102是位于源极与漏极区104之间。接触窗106a与106b则是分别与一侧的源极与漏极区104电连接。
不过由图1与图2可知，现有的测试键并未将一般半导体元件的多晶硅栅极与间隙壁纳入结构设计的考量范围内，因此无法得知间隙壁对整个元件的影响，例如沉积间隙壁时的热所造成的轻掺杂的结杂质(dopant)向外扩散(out-diffusion)问题。随着半导体元件朝小型化不断地发展，将无法忽视间隙壁所造成的效应。
发明内容
本发明的目的就是在提供一种测试键结构，以测得间隙壁对整个元件的影响。
本发明的另一目的是提供一种测试键结构，以配合元件小型化的发展制作出更加符合实际元件结构的测试键。
本发明提出一种测试键结构，包括基底、封闭回路、间隙壁、第一与第二掺杂区以及接触窗。而封闭回路位于基底上，其中封闭回路具有两条导线以及两个连结部，各连结部连结于导线的一端并环绕一接触区域。间隙壁则设置于封闭回路边缘并覆盖于导线间的基底。再者，第一掺杂区是位于封闭回路以外与间隙壁以外的基底中，第二掺杂区则位于间隙壁底下的基底中。而接触窗是与各接触区域内的第一掺杂区电连接。
依照本发明的第一实施例所述测试键结构，上述的第一掺杂区的掺杂浓度大于第二掺杂区的掺杂浓度。此外，第一掺杂区可包括重掺杂区(heavilydoped region)，而第二掺杂区可包括轻掺杂漏极(LDD)区。另外，各第二掺杂区也包括一轻掺杂漏极区以及一口袋注入区，其中口袋注入区位于轻掺杂漏极区与基底之间。
本发明还提出一种测试键结构，包括一基底、两条导线、间隙壁、第一与第二掺杂区以及接触窗。其中，两条导线并排于基底上，而各导线具有一中间部以及两个端部，且每一导线的中间部的间距小于每一导线的端部的间距。再者，间隙壁是设置于导线边缘并覆盖中间部间的基底。而第一掺杂区是位于导线以外与间隙壁以外的基底中，第二掺杂区则位于间隙壁底下的基底中。接触窗则与导线的端部间的第一掺杂区电连接。
依照本发明的第二实施例所述测试键结构，上述的第一掺杂区的掺杂浓度大于第二掺杂区的掺杂浓度。此外，第一掺杂区可包括重掺杂区，而第二掺杂区可包括轻掺杂漏极区。另外，各第二掺杂区也包括一轻掺杂漏极区以及一口袋注入区，其中口袋注入区位于轻掺杂漏极区与基底之间。
本发明因为将间隙壁与导线加入测试键结构中，所以能更加符合实际的元件结构，而测得间隙壁对整个元件的影响。
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图作详细说明如下。
附图说明
图1是现有一种测试键结构的俯视图。
图2是图1的II-II线段的剖面示意图。
图3是依照本发明的第一实施例的测试键结构的俯视图。
图4是图3的IV-IV线段的剖面示意图。
图5是依照本发明的第二实施例的测试键结构的俯视图。
简单符号说明
100、400：基底
102、320：轻掺杂漏极区
104：源极与漏极区
106a、106b、316a、316b、510a、510b：接触窗
108：自行对准硅化金属阻挡层
110：自行对准硅化金属层
300：封闭回路
302、500：导线
304：连结部
310：间隙壁
312：第一掺杂区
314：第二掺杂区
318：接触区域
322：口袋注入区
324：硅化金属层
326：保护层
502：中间部
504：端部
D1、D2：间距
具体实施方式
第一实施例
图3是依照本发明的第一实施例的测试键结构的俯视图，而图4是图3的IV-IV线段的剖面示意图。
请参照图3与图4，本实施例的测试键结构包括基底400、封闭回路300、间隙壁310、第一掺杂区312与第二掺杂区314以及接触窗316a、316b，其中封闭回路300例如是多晶硅层。前述封闭回路300位于基底400上，并具有两条导线302以及两个连结部304，其中各连结部304连结于导线302的一端并环绕一接触区域318，而这种封闭回路300的形状可以包括狗骨头状(dog-bone shape)或其它适合形状，且导线302不限定是直线，也可以是曲线或折线等。而间隙壁310则设置于封闭回路300边缘并覆盖于导线302间的基底。再者，第一掺杂区312是位于封闭回路300以外与间隙壁310以外的基底400中，第二掺杂区314则位于间隙壁310底下的基底400中。而接触窗316a、316b是与各接触区域318内的第一掺杂区312电连接。
请继续参照图4，上述测试键结构的第一掺杂区312的掺杂浓度可大于第二掺杂区314的掺杂浓度。此外，第一掺杂区312例如是作为源极与漏极的重掺杂区(heavily doped region)，而第二掺杂区314则可包括轻掺杂漏极(lightly doped drain，LDD)区。另外，各第二掺杂区314也可包括一轻掺杂漏极区320以及一口袋注入区322，其中口袋注入区322通常位于轻掺杂漏极区320与基底400之间。
此外，于图3与图4的测试键结构中还可包括位于第一掺杂区312的顶面以及封闭回路300的顶面的硅化金属层324。另外，于封闭回路300与间隙壁310之间也可包括一保护层326。
而在测试本实施例的测试键结构时，只需连接接触窗316a与316b即可测得导线302之间的间隙壁310底下的第二掺杂区314特性。
第二实施例
图5是依照本发明的第二实施例的测试键结构的俯视图，其与第一实施例的结构差异请参考以下描述。而且，图5中的部分图式标号使用第一实施例的相同标号，以代表相同的构件。
请参照图5，其中包括基底400、两条导线500、间隙壁310、第一掺杂区312与第二掺杂区314以及接触窗510a、510b其中，导线500可以是多晶硅层。而且，两条导线500是并排于基底400上，并具有一中间部502以及两个端部504，且每一导线500的中间部502的间距D1小于每一导线500的端部504的间距D2。再者，间隙壁310是设置于导线500边缘并覆盖中间部502间的基底400。因此，导线500的形状不限于图5所示，只要是中间部502的间距D1够小，以使间隙壁310能够完全覆盖住基底400者，均可列入本发明所要保护的范围内。而第一掺杂区312是位于导线500以外与间隙壁310以外的基底400中，第二掺杂区314则位于间隙壁310底下的基底400中。接触窗510a、510b则与导线500的端部504间的第一掺杂区312电连接。此外，在第一掺杂区312的顶面以及导线500的顶面还可包括一层硅化金属层324。
再者，本实施例的结构于导线500的中间部502的剖面实际上与第一实施例中的图4雷同，因此可藉由图4说明第二实施例中的第一掺杂区312与第二掺杂区314的范例。举例来说，第一掺杂区312的掺杂浓度大于第二掺杂区314的掺杂浓度，或者第一掺杂区312是重掺杂区、第二掺杂区314是轻掺杂漏极区。另外，请参考图4，每一个第二掺杂区314也可包括一轻掺杂漏极区320以及一口袋注入区322，其中口袋注入区322位于轻掺杂漏极区320与基底400之间。另外，于导线500与间隙壁310之间还可包括一保护层326。
而在测试本实施例的测试键结构时，因为图5的结构一般会被隔离结构包围，所以只需连接接触窗510a与510b即可测得导线500间受间隙壁310影响的第二掺杂区314的特性。
综上所述，在本发明的特点在于将间隙壁与导线加入测试键结构中，以更加符合实际的元件结构，而测得间隙壁对整个元件的影响。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (15)

1. 一种测试键结构，包括：
一基底；
一封闭回路，位于该基底上，其中该封闭回路具有两条导线以及两个连结部，各该连结部连结于该些导线的一端并环绕一接触区域；
多个间隙壁，设置于该封闭回路边缘并覆盖该些导线之间的该基底；
多个第一掺杂区，位于该封闭回路以外与该些间隙壁以外的该基底中；
多个第二掺杂区，位于该些间隙壁底下的该基底中；以及
多个接触窗，与各该接触区域内的该些第一掺杂区电连接。
2. 如权利要求1所述的测试键结构，其中该些第一掺杂区的掺杂浓度大于该些第二掺杂区的掺杂浓度。
3. 如权利要求1所述的测试键结构，其中该些第一掺杂区包括重掺杂区，而该些第二掺杂区包括轻掺杂漏极区。
4. 如权利要求1所述的测试键结构，其中各该第二掺杂区包括一轻掺杂漏极区以及一口袋注入区，该口袋注入区位于该轻掺杂漏极区与该基底之间。
5. 如权利要求1所述的测试键结构，还包括一硅化金属层，位于该些第一掺杂区的顶面以及该封闭回路的顶面。
6. 如权利要求1所述的测试键结构，还包括一保护层，位于该封闭回路与该些间隙壁之间。
7. 如权利要求1所述的测试键结构，其中该封闭回路的两条导线与两个连结部由多晶硅层制成。
8. 如权利要求1所述的测试键结构，其中该封闭回路的形状包括狗骨头状。
9. 一种测试键结构，包括：
一基底；
两条导线，并排于该基底上，其中各该导线具有一中间部以及两个端部，且各该导线的该中间部的间距小于各该导线的该些端部的间距；
多个间隙壁，设置于该些导线边缘并覆盖该中间部间的该基底；
多个第一掺杂区，位于该些导线以外与该些间隙壁以外的该基底中；
多个第二掺杂区，位于该些间隙壁底下的该基底中；以及
多个接触窗，与该些导线的该些端部间的该些第一掺杂区电连接。
10. 如权利要求9所述的测试键结构，其中该些第一掺杂区的掺杂浓度大于该些第二掺杂区的掺杂浓度。
11. 如权利要求9所述的测试键结构，其中该些第一掺杂区包括重掺杂区，而该些第二掺杂区包括轻掺杂漏极区。
12. 如权利要求9所述的测试键结构，其中各该第二掺杂区包括一轻掺杂漏极区以及一口袋注入区，该口袋注入区位于该轻掺杂漏极区与该基底之间。
13. 如权利要求9所述的测试键结构，还包括一硅化金属层，位于该些第一掺杂区的顶面以及该些导线的顶面。
14. 如权利要求9所述的测试键结构，还包括一保护层，位于该些导线与该些间隙壁之间。
15. 如权利要求9所述的测试键结构，其中该些导线的中间部及两个端部由多晶硅层制成。
CNB2005100543117A 2005-03-08 2005-03-08 测试键结构 Active CN100414700C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100543117A CN100414700C (zh) 2005-03-08 2005-03-08 测试键结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100543117A CN100414700C (zh) 2005-03-08 2005-03-08 测试键结构

Publications (2)

Publication Number Publication Date
CN1832161A CN1832161A (zh) 2006-09-13
CN100414700C true CN100414700C (zh) 2008-08-27

Family

ID=36994287

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100543117A Active CN100414700C (zh) 2005-03-08 2005-03-08 测试键结构

Country Status (1)

Country Link
CN (1) CN100414700C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137603B (zh) * 2011-11-23 2015-08-19 上海华虹宏力半导体制造有限公司 监控多晶硅侧墙下轻掺杂注入稳定性的测试结构及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1404122A (zh) * 2001-07-26 2003-03-19 联华电子股份有限公司 检视测试区内导电层间电性瑕疵的方法
CN1426098A (zh) * 2001-11-02 2003-06-25 联华电子股份有限公司 监测自行对准硅化物残留的测试窗结构
US6623995B1 (en) * 2002-10-30 2003-09-23 Taiwan Semiconductor Manufacturing Company Optimized monitor method for a metal patterning process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1404122A (zh) * 2001-07-26 2003-03-19 联华电子股份有限公司 检视测试区内导电层间电性瑕疵的方法
CN1426098A (zh) * 2001-11-02 2003-06-25 联华电子股份有限公司 监测自行对准硅化物残留的测试窗结构
US6623995B1 (en) * 2002-10-30 2003-09-23 Taiwan Semiconductor Manufacturing Company Optimized monitor method for a metal patterning process

Also Published As

Publication number Publication date
CN1832161A (zh) 2006-09-13

Similar Documents

Publication Publication Date Title
CN101714557B (zh) Y方向没有od间隙影响的标准单元
CN101819947B (zh) 形成集成电路结构的方法
US6521910B1 (en) Structure of a test key for monitoring salicide residue
TW200707654A (en) Method for fabricating a memory cell arrangement with a folded bit line arrangement, and corresponding memory cell arrangement with a folded bit line arrangement
US8759885B1 (en) Standard cell for semiconductor device
CN100414700C (zh) 测试键结构
CN103887283B (zh) 多晶硅残留监测结构
CN101739470B (zh) Mos晶体管多尺寸器件的工艺偏差模型的建立方法
CN101458720A (zh) 减小sram阱邻近效应的方法
US7279707B2 (en) Test key structure
CN104103628B (zh) 晶体管重叠电容的测试结构及其测试方法
US6723609B2 (en) Method of preventing leakage current of a metal-oxide semiconductor transistor
KR930014952A (ko) 집적 회로의 비트 라인 장치
US8674355B2 (en) Integrated circuit test units with integrated physical and electrical test regions
CN102790038B (zh) 监测闸极导体对深沟渠电容错位的测试方法
CN102142383B (zh) 阱区位置检测方法
US6838296B2 (en) Device and method for detecting alignment of deep trench capacitors and active areas in DRAM devices
JP6377193B2 (ja) 偽装機能を有する半導体装置
US7391226B2 (en) Contact resistance test structure and methods of using same
US6693834B1 (en) Device and method for detecting alignment of bit lines and bit line contacts in DRAM devices
CN205211742U (zh) FinFET检测结构
US9659921B2 (en) Power switch device
CN213660352U (zh) 一种sdb工艺的测试结构
CN101894826B (zh) 一种电路连接装置
CN105140231A (zh) 薄膜晶体管阵列基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant