CN205211742U - FinFET检测结构 - Google Patents

Abstract

本实用新型揭示了一种FinFET检测结构。所述FinFET检测结构包括多个检测部分，每个检测部分包括形成于一半导体基底上的鳍、横跨所述鳍的栅极、形成于所述鳍下方并位于所述栅极两侧的源漏区、位于源漏区上的插塞以及连接所述源漏区和插塞的金属硅化物层；所述多个检测部分至少源漏区的宽度和/或插塞的数量不同。与现有技术相比，本实用新型中能够检测源漏区应力及金属硅化物层的薄层电阻对FinFET各自产生的影响，从而有助于提高FinFET的性能。

Description

FinFET检测结构

技术领域

本实用新型涉及半导体技术领域，特别是涉及一种FinFET检测结构。

背景技术

在先进互补金属氧化物半导体(CMOS)产业中，随着22nm及更小尺寸的到来，为了改善短沟道效应并提高器件的性能，鳍式场效应晶体管(FinField-effecttransistor，FinFET)由于其独特的结构被广泛的采用。FinFET是一种特殊的金属氧化物半导体场效应管，其结构通常是在绝缘体上硅基片上形成，包括狭窄而独立的硅条，作为垂直的沟道结构，也称为鳍片，在鳍片的两侧设置有栅极结构。具体如图1所示，现有技术中的一种FinFET的结构包括：衬底10、源极11、漏极12、鳍片13及围绕在鳍片13两侧及上方的栅极14。

一般而言，FinFET具有更小的器件结构，且性能较好。但是业内也逐渐的发现这种结构尽管有效的提升了器件的性能，同时也存在诸多缺陷。例如，目前通常在源极11和漏极12上插塞(CCT)，所述插塞通过金属硅化物层与源极11和漏极12相连接。尤其是针对后金属硅化物工艺(silicidelastprocess)，如何控制金属硅化物层的Rs(薄层电阻)，使之维持较小的阻值，对于提升器件的性能就显得极为重要。

另外，源漏区的应力对FinFET也有着很大的影响，例如，金属硅化物层能够对沟道产生张应力，增大晶体管的跨导，但是跨导的大小需要根据实际需求而定，并非越大越好，此外，产生的张应力还会诱发错位等。而随着现有FinFET中的插塞结构更窄，如何降低源漏区应力对FinFET的影响，也同样是关系到器件的性能。

然而，目前尚未发现能够同时检测源漏区应力及金属硅化物层的薄层电阻对FinFET的影响的检测结构。

实用新型内容

本实用新型的目的在于提供一种FinFET检测结构，以同时检测源漏区应力及金属硅化物层的薄层电阻对FinFET的影响。

为解决上述技术问题，本实用新型提供一种FinFET检测结构，包括多个检测部分，每个检测部分包括形成于一半导体基底上的鳍、横跨所述鳍的栅极、形成于所述鳍下方并位于所述栅极两侧的源漏区、位于源漏区上的插塞以及连接所述源漏区和插塞的金属硅化物层；所述多个检测部分至少源漏区的宽度和/或插塞的数量不同。

可选的，对于所述的FinFET检测结构，所述多个检测部分组成相邻的第一检测区域和第二检测区域，所述第一检测区域中检测部分的数量多于第二检测区域中检测部分的数量。

可选的，对于所述的FinFET检测结构，所述第一检测区域中的检测部分呈阵列分布。

可选的，对于所述的FinFET检测结构，在每排中，每个检测部分插塞数量相同，源漏区的宽度逐渐增大。

可选的，对于所述的FinFET检测结构，在每列中，所述检测部分的数量递增。

可选的，对于所述的FinFET检测结构，第一列为一个检测部分。

可选的，对于所述的FinFET检测结构，自第二列起每列中每个检测部分源漏区的宽度相同，插塞的数量递增。

可选的，对于所述的FinFET检测结构，所述第二检测区域中包括两个检测部分。

可选的，对于所述的FinFET检测结构，所述两个检测部分皆是位于栅极两侧的插塞数量不同，所述两个检测部分彼此位于栅极异侧的插塞数量相同。

可选的，对于所述的FinFET检测结构，在一个检测部分中，栅极两侧的插塞数量分布为一个和两个。

本实用新型提供的FinFET检测结构，包括多个检测部分，每个检测部分包括形成于一半导体基底上的鳍、横跨所述鳍的栅极、形成于所述鳍下方并位于所述栅极两侧的源漏区、位于源漏区上的插塞以及连接所述源漏区和插塞的金属硅化物层；所述多个检测部分至少源漏区的宽度和/或插塞的数量不同。与现有技术相比，本实用新型中通过设置具有不同源漏区的宽度和/或插塞的数量的检测部分，能够检测源漏区应力及金属硅化物层的薄层电阻对FinFET各自产生的影响，从而有助于提高FinFET的性能。

附图说明

图1为现有技术中一种FinFET器件结构的结构示意图；

图2为本实用新型实施例中的FinFET检测结构中检测部分的结构示意图；

图3为本实用新型实施例中的FinFET检测结构的结构示意图。

具体实施方式

下面将结合示意图对本实用新型的FinFET检测结构进行更详细的描述，其中表示了本实用新型的优选实施例，应该理解本领域技术人员可以修改在此描述的本实用新型，而仍然实现本实用新型的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本实用新型的限制。

在下列段落中参照附图以举例方式更具体地描述本实用新型。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。

本实用新型的核心思想是，提供一种FinFET检测结构，包括多个检测部分，每个检测部分包括形成于一半导体基底上的鳍、横跨所述鳍的栅极、形成于所述鳍下方并位于所述栅极两侧的源漏区、位于源漏区上的插塞以及连接所述源漏区和插塞的金属硅化物层；所述多个检测部分至少源漏区的宽度和/或插塞的数量不同。通过设置具有不同源漏区的宽度和/或插塞的数量的检测部分，能够检测源漏区应力及金属硅化物层的薄层电阻对FinFET各自产生的影响，从而有助于提高FinFET的性能。

下面，请参考图2和图3，对本实用新型的FinFET检测结构进行详细说明。其中图2为本实用新型实施例中的FinFET检测结构中检测部分的结构示意图；图3为本实用新型实施例中的FinFET检测结构的结构示意图。

本实用新型提供的FinFET检测结构，包括多个检测部分，图2示出了1个检测结构100，每个检测部分100包括形成于一半导体基底(未图示)上的鳍102、横跨所述鳍102的栅极101、形成于所述鳍102下方并位于所述栅极101两侧的源漏区S/D、位于源漏区S/D上的插塞103以及连接所述源漏区S/D和插塞103的金属硅化物层(未图示)，由图2可见，所述鳍102的数量、插塞103的数量都是可以变动的，即在本实用新型中，所述鳍102的数量可以依据需要进行选择，而对于不同的检测部分100，还有着源漏区的宽度和/或插塞103的数量不同这一特点。

通常，所述半导体衬底可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)等。作为示例，在本实施例中，所述半导体衬底选用单晶硅材料构成。在所述半导体衬底中还可以形成有埋层等。由于是作为测试结构，因此，可以尽可能的采用与制造FinFET器件相同的半导体衬底。

在本实用新型中，通过设置多个检测部分100，并且使得每个检测部分至少在源漏区的宽度和/或插塞103的数量上有着不同，从而经过WAT测试，通过测试获得的电性参数，就能够分析出源漏区应力及金属硅化物层的薄层电阻对FinFET各自产生的影响。

下面请参考图3，对本实用新型的FinFET检测结构的优选实施例进行说明。

如图3所示，包括所述多个检测部分100组成相邻的第一检测区域200和第二检测区域300，所述第一检测区域200中检测部分100的数量多于第二检测区域300中检测部分100的数量。作为示例，这里的检测部分100示出了4个鳍102。

所述第一检测区域200中的检测部分100呈阵列分布，例如是m排n列(m、n为正整数)，并且，在每排(即每列)中，检测部分100的数量可以不同。在本实施例中，设置为第一排的数量最多。这一设计思想为在同一排中限制插塞的数量一致，源漏区的宽度不同；而在同一列中限制源漏区的宽度一致，插塞的数量不同。从而排列出具有不同规格参数的检测部分100。

具体的，在第一排中包括源漏区的宽度最小的检测部分100及源漏区的宽度最大的检测部分100，这n个检测部分100的源漏区的宽度逐渐增加，所述源漏区的宽度需满足相应产品的设计规则。并且，在第一排中，插塞103为在栅极101两侧各一个，且在每个检测部分100中，插塞103距离栅极101的距离是相同的。那么在第二排中，则是相比第一排在对应的每列上，检测部分100的插塞103不同，而由于第一排的第一个检测部分100的源漏区的宽度最小，只能够在栅极101两侧各形成一个插塞，故第二排的第一个检测部分100是对应于第一排的第二个检测部分100，因而相比第一排的检测部分100的数量要少一个。同样的，之后其余排也依据源漏区的宽度进行排列。当然，依据源漏区的宽度，插塞103的数量将进行增加，例如在本实施例中，第一排中第二个检测部分100的源漏区的宽度，可以满足最多在栅极101两侧各形成三个插塞103，故在第三排中检测部分100的数量与第二排中检测部分100的数量相同。

相应的，由图3可以看出，第一列为一个检测部分100，第二列为三个检测部分100，即每列中所述检测部分的数量递增。而且自第二列起每列中每个检测部分100源漏区的宽度相同，插塞103的数量递增。

在所述第一检测区域200中，每排中插塞103的数量一致，而源漏区的宽度不同，从而可以在经过WAT测试后，直观的得知源漏区应力对FinFET产生的影响。而在每列中，源漏区的宽度一致，插塞103的数量不同，从而可以在经过WAT测试后，直观的得知接金属硅化物层对FinFET产生的影响。进一步的，通过结合每行每列，可以得出源漏区应力和金属硅化物层对FinFET能够共同产生何种影响。

如图3所示，本实施例的FinFET检测结构还包括所述第二检测区域300。所述第二检测区域300包括第一检测部分301和第二检测部分302，二者皆是位于栅极101两侧的插塞103数量不同，并且二者同侧的插塞103数量也不同。优选的，第一检测部分301在栅极101第一侧(如图中左侧)处形成有两个插塞103，在栅极101第二侧(如图中右侧)处形成有一个插塞103；而第二检测部分301则正好相反，即在栅极101第一侧(如图中左侧)处形成有一个插塞103，在栅极101第二侧(如图中右侧)处形成有两个插塞103。由此，经过WAT测试后，能够得知金属硅化物层对栅极101两侧会产生何种影响。当然，所述第一检测部分301和第二检测部分302的插塞103的数量并不限于此，其他数量也都是可以的，且不会影响测试结果。

可见，本实用新型的FinFET检测结构，能够检测源漏区应力及金属硅化物层的薄层电阻对FinFET各自产生的影响，解决了现有技术中所需要解决的问题，从而有助于提高FinFET的性能。

显然，本领域的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型在内。

Claims (10)

1.一种FinFET检测结构，其特征在于，包括多个检测部分，每个检测部分包括形成于一半导体基底上的鳍、横跨所述鳍的栅极、形成于所述鳍下方并位于所述栅极两侧的源漏区、位于源漏区上的插塞以及连接所述源漏区和插塞的金属硅化物层，所述多个检测部分至少源漏区的宽度和/或插塞的数量不同。

2.如权利要求1所述的FinFET检测结构，其特征在于，所述多个检测部分组成相邻的第一检测区域和第二检测区域，所述第一检测区域中检测部分的数量多于第二检测区域中检测部分的数量。

3.如权利要求2所述的FinFET检测结构，其特征在于，所述第一检测区域中的检测部分呈阵列分布。

4.如权利要求3所述的FinFET检测结构，其特征在于，在每排中，每个检测部分插塞数量相同，源漏区的宽度逐渐增大。

5.如权利要求3所述的FinFET检测结构，其特征在于，在每列中，所述检测部分的数量递增。

6.如权利要求5所述的FinFET检测结构，其特征在于，第一列为一个检测部分。

7.如权利要求6所述的FinFET检测结构，其特征在于，自第二列起每列中每个检测部分源漏区的宽度相同，插塞的数量递增。

8.如权利要求2所述的FinFET检测结构，其特征在于，所述第二检测区域中包括两个检测部分。

9.如权利要求8所述的FinFET检测结构，其特征在于，所述两个检测部分皆是位于栅极两侧的插塞数量不同，所述两个检测部分彼此位于栅极异侧的插塞数量相同。

10.如权利要求9所述的FinFET检测结构，其特征在于，在一个检测部分中，栅极两侧的插塞数量分布为一个和两个。