CN106981484A - 利用局部互连缩小标准单元库面积的版图设计方法 - Google Patents
利用局部互连缩小标准单元库面积的版图设计方法 Download PDFInfo
- Publication number
- CN106981484A CN106981484A CN201710191901.7A CN201710191901A CN106981484A CN 106981484 A CN106981484 A CN 106981484A CN 201710191901 A CN201710191901 A CN 201710191901A CN 106981484 A CN106981484 A CN 106981484A
- Authority
- CN
- China
- Prior art keywords
- poly2
- drain
- source
- area
- active area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 30
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 230000004888 barrier function Effects 0.000 claims abstract description 6
- 238000000926 separation method Methods 0.000 claims abstract description 3
- 239000002184 metal Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 238000005516 engineering process Methods 0.000 abstract description 15
- 230000008569 process Effects 0.000 abstract description 6
- 230000035800 maturation Effects 0.000 abstract description 3
- 230000008901 benefit Effects 0.000 abstract description 2
- 230000006872 improvement Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910002091 carbon monoxide Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及一种利用局部互连缩小标准单元库面积的版图设计方法，标准单元版图中晶体管单元高度不变，将以接触孔做源、漏端的连线口，替换为半导体多晶硅POLY2做源、漏端的连线口，POLY2在栅GT的侧面有一层侧壁隔离膜，POLY2与源、漏端的有源区之间没有隔离层，POLY2与有源区直接相连，以此缩小栅GT到两边源、漏端的有源区的距离。与标准单元版图设计结合，通过局部互连的技术，在保证器件结构，电路设计基本不变，工艺改动非常之小，使得面积相比同技术节点的0.13 μm LL（低漏流）缩小了28 %，具有工程实用性和科学性。由于在成熟工艺节点上的改良，芯片的成品率得到了保障，在时间上比起传统的工艺来说具有很大的优势。
Description
技术领域
本发明涉及一种芯片设计技术，特别涉及一种利用局部互连缩小标准单元库面积的版图设计方法。
背景技术
随着微电子技术的快速发展，集成电路的特征尺寸持续缩减，短沟道效应变得非常严重。同时，由于不断变薄的栅氧化层厚度、结深的限制、载流子有效迁移率的严重降低、漏极感应势垒降低（Drain Induced Barrier Lowering，DIBL）效应、栅感应漏极漏电（Gated-induce Drain Leakage，GIDL）效应和热电子效应，这些因素使得集成电路的制造面临着严峻的挑战。如何降低开发成本、提高芯片的成品率、缩短设计周期是目前IC产业链相关人员共同面临的问题。
传统的平面结构晶体管在光刻、热处理等方面已经遇到瓶颈，难以突破新的可替代方案。业界分别在材料、工艺和结构上寻求各种解决途径。因此设计人员不得不采用特定的方法，比如光刻工艺修正（Optical and Process Correction，OPC）、可制造性设计（Design for Manufacturing，DFM）来规避工艺上可能带来的问题以降低风险，从而增加了大量的人力，物力和财力。而基于标准单元库的设计由于它的可制造性和可重复性，使得整个系统的设计时间大大减少，缩短了产品投放市场的时间。
集成电路掩模版图标准单元设计是实现集成电路制造所必不可少的设计环节，它不仅关系到集成电路的功能，而且对集成电路的性能和成本起决定作用。随着集成电路工艺的不断改进，版图标准单元面积的优化已经成为降低芯片制造成本，提高芯片集成度的重要课题。在同一工艺条件下，持续优化缩小面积，标准单元的高度不变，横向宽度减小，使得在减小电路寄生效应的同时达到了降低功耗的目的。在集成电路的实际开发和应用中，如何实现版图面积最优化而保持性能不变已成为芯片设计领域亟待解决的问题之一。
发明内容
本发明是针对芯片开发设计发展存在的问题，提出了一种利用局部互连缩小标准单元库面积的版图设计方法，在保持与尺寸缩小前芯片的性能一致的基础上，通过版图面积的缩小提升产品竞争力，同时缩短产品的开发周期，降低芯片的制造成本。适用于14 nm-0.18 μm的芯片制造工艺。
本发明的技术方案为：一种利用局部互连缩小标准单元库面积的版图设计方法，标准单元版图中晶体管单元高度不变，将以接触孔做源、漏端的连线口，替换为半导体多晶硅POLY2做源、漏端的连线口，半导体多晶硅POLY2在栅GT的侧面有一层侧壁隔离膜，半导体多晶硅POLY2与源、漏端的有源区之间没有隔离层，POLY2与有源区直接相连，以此缩小栅GT到两边源、漏端的有源区的距离。
利用局部互连缩小标准单元库面积的版图设计方法，当源或漏端的有源区需要被引出时，把半导体多晶硅POLY2扩展到源或漏侧壁的隔离区STI上，隔离区STI上的半导体多晶硅POLY2通过接触孔与金属层相连，半导体多晶硅POLY2充当了N/PMOS的共用漏连接，实现了局部互连。
本发明的有益效果在于：本发明利用局部互连缩小标准单元库面积的版图设计方法，与标准单元版图设计结合，通过局部互连的技术，在保证器件结构，电路设计基本不变，工艺改动非常之小，使得面积相比同技术节点的0.13 μm LL（低漏流）缩小了28 %，具有工程实用性和科学性。由于在成熟工艺节点上的改良，芯片的成品率得到了保障，在时间上比起传统的工艺来说具有很大的优势。
附图说明
图1为传统工艺下NMOS晶体管的剖面示意图；
图2为本发明改进型工艺下NMOS晶体管的剖面示意图；
图3为本传统工艺下反相器版图结构示意图；
图4为本发明改进型工艺下反相器版图结构示意图；
图5为本发明传统工艺下全加器版图结构示意图；
图6为本发明改进型工艺下全加器版图结构示意图。
具体实施方式
本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1及图2所示，将传统工艺与改进型工艺下NMOS晶体管的剖面示意图相对比。图1显示的是传统工艺下NMOS晶体管的剖面示意图，它的源/漏部分通过接触孔CT（Contact）连接到M1（金属线1）。在这种情况下，栅GT到两边有源区N+边缘的距离至少需要0.31 μm。图2显示的是改进型工艺下NMOS晶体管的剖面示意图，利用半导体多晶硅POLY2替代原本以接触孔CT做源、漏端的连线口。由于它无需CT，所以使得栅GT到两边有源区N+边缘的距离只需0.12 μm。运用POLY2替代原本以CT做源、漏端的连线口，有利于节约面积。由于POLY2多晶硅只在栅GT的侧面有一层侧壁隔离膜，而与源/漏端的有源区N+之间没有隔离层，多晶硅和体硅可以很好的接触，导电，所以POLY2充当了源、漏极的CT端口；而且POLY2可以扩展到浅沟槽隔离（Shallow trench isolation，STI）。这种局部互连方法使得整个晶体管的横向尺寸从0.75 μm缩小到0.37 μm。所述标准单元版图设计结合了0.13 μm改进型低漏流（Low Leakage， LL）工艺，通过保持单元高度不变，减小其横向宽度达到缩小库单元面积的目的。所述0.13 μm改进型低漏流工艺下晶体管的栅到两边有源区的距离为0.12 μm。但是当POLY2与金属层1相连时，是需要通过CT相连的,如图2中右半边示意图。图1和图2中Psubstrate为P型衬底。两端silicon oxide为硅氧化物。
如图3及图4所示，将传统工艺和改进型工艺下反相器版图结构示意图相对比。图3显示的是依照传统的工艺设计的反相器版图。由于CT（U101）必须被有源区N+（U104）和金属线M1（U105）完全包住，这样可以充分的接触。另外CT（U101）和多晶栅GT（U102）要保持一个合理的距离，用来避免在制作过程中的误差而使得接触孔和栅极串联在一起。传统工艺的栅GT（U102）到两边有源区N+（U104）边缘的距离至少要0.31 μm。图4 显示的是依照改进型工艺设计的反相器版图。由于半导体多晶硅POLY2（U203）和源/漏的有源区N+（U204）能很好地接触、导通，所以无需CT（U101）。运用改进型工艺，栅GT（U202）到两边有源区N+（U204）的距离只需0.12 μm。当源/漏端需要被引出时，可以把POLY2（U203）扩展到源/漏侧壁的隔离区STI上，隔离区STI上的POLY2通过CT（U201）与金属层1相连，另外POLY2（U203）充当了N/PMOS的共用漏连接，实现了局部互连。POLY2与有源区可以直接相连，无需CT，因此节省了库单元的面积。但是金属层1和栅相连需要CT，POLY2和金属层1相连需要CT。
如图5及图6所示，将传统工艺和改进型工艺下全加器版图结构示意图相对比。图5显示的是依照传统工艺设计的全加器版图。其中，A、B、CI是金属线版图的输入端端口，S、CO是金属线版图的输出端端口，VSS是接地端口，VDD是电源接口。传统工艺下CT保留，源/漏部分通过CT连接到金属线1（U105）。由于单元内的连线较多，导致金属线1（U105）绕线空间拥塞，所以使得版图面积较大，性能变差。图6显示的是依照改进型工艺设计的全加器版图。先进工艺下利用了POLY2（U203）作短距离的互连，使得版图的空间结构变得更紧凑，节约了金属线1的资源。从标准单元库的面积来看，由于POLY2充当了单元内的局部连接，省去了CT，使得在改良过的工艺下的库单元面积平均减少了28%。
综上所述，本发明提供的一种利用局部互连缩小标准单元库面积的版图设计方法，标准单元库面积上的缩小主要是依靠源/漏端CT的移除和利用POLY2作短距离的互连，节约了金属线1的资源。由于在成熟工艺节点上进行改良，芯片的成品率得到了保障，缩短了产品的开发周期，具有工程实用性和科学性。
本发明不仅适用于晶体管，还适用于数字芯片，因为数字芯片就是由大量晶体管集成的。即基于先进工艺的标准单元库中，POLY2可以与有源区相连，不需要通过CT，另外POLY2 还可以做短距离的互连，这样不仅节约了金属线1的资源，还减少了库单元的面积。可以运用于14 nm-0.18 μm的芯片制造工艺。
Claims (2)
1.一种利用局部互连缩小标准单元库面积的版图设计方法，其特征在于，标准单元版图中晶体管单元高度不变，将以接触孔做源、漏端的连线口，替换为半导体多晶硅POLY2做源、漏端的连线口，半导体多晶硅POLY2在栅GT的侧面有一层侧壁隔离膜，半导体多晶硅POLY2与源、漏端的有源区之间没有隔离层，POLY2与有源区直接相连，以此缩小栅GT到两边源、漏端的有源区的距离。
2.根据权利要求1所述利用局部互连缩小标准单元库面积的版图设计方法，其特征在于，当源或漏端的有源区需要被引出时，把半导体多晶硅POLY2扩展到源或漏侧壁的隔离区STI上，隔离区STI上的半导体多晶硅POLY2通过接触孔与金属层相连，半导体多晶硅POLY2充当了N/PMOS的共用漏连接，实现了局部互连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710191901.7A CN106981484A (zh) | 2017-03-28 | 2017-03-28 | 利用局部互连缩小标准单元库面积的版图设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710191901.7A CN106981484A (zh) | 2017-03-28 | 2017-03-28 | 利用局部互连缩小标准单元库面积的版图设计方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106981484A true CN106981484A (zh) | 2017-07-25 |
Family
ID=59339095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710191901.7A Pending CN106981484A (zh) | 2017-03-28 | 2017-03-28 | 利用局部互连缩小标准单元库面积的版图设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106981484A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109977540A (zh) * | 2019-03-26 | 2019-07-05 | 上海华力集成电路制造有限公司 | 集成电路标准单元库建立方法 |
| CN110120366A (zh) * | 2018-02-06 | 2019-08-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN110854115A (zh) * | 2019-11-26 | 2020-02-28 | 上海华力集成电路制造有限公司 | 一种基于FinFET工艺的标准单元衬底-耦合电容版图结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060006455A1 (en) * | 2003-11-17 | 2006-01-12 | Micron Technology, Inc. | Memory cell with polysilicon local interconnects |
| CN103871882A (zh) * | 2012-12-17 | 2014-06-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN106158826A (zh) * | 2015-04-16 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件制作方法、半导体器件及电子装置 |
-
2017
- 2017-03-28 CN CN201710191901.7A patent/CN106981484A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060006455A1 (en) * | 2003-11-17 | 2006-01-12 | Micron Technology, Inc. | Memory cell with polysilicon local interconnects |
| CN103871882A (zh) * | 2012-12-17 | 2014-06-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置及其制造方法 |
| CN106158826A (zh) * | 2015-04-16 | 2016-11-23 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件制作方法、半导体器件及电子装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110120366A (zh) * | 2018-02-06 | 2019-08-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN110120366B (zh) * | 2018-02-06 | 2021-03-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN109977540A (zh) * | 2019-03-26 | 2019-07-05 | 上海华力集成电路制造有限公司 | 集成电路标准单元库建立方法 |
| CN110854115A (zh) * | 2019-11-26 | 2020-02-28 | 上海华力集成电路制造有限公司 | 一种基于FinFET工艺的标准单元衬底-耦合电容版图结构 |
| CN110854115B (zh) * | 2019-11-26 | 2023-09-22 | 上海华力集成电路制造有限公司 | 一种基于FinFET工艺的标准单元版图结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104425493B (zh) | 具有3d沟道的半导体器件及其制造方法 | |
| US7919792B2 (en) | Standard cell architecture and methods with variable design rules | |
| CN105428349B (zh) | 集成电路结构 | |
| CN104752511B (zh) | 场效应半导体器件及其制造 | |
| US20080263492A1 (en) | 3-Dimensional Device Design Layout | |
| TW201913888A (zh) | 鰭式場效電晶體(finfet)技術之半導體佈局 | |
| US11881484B2 (en) | Semiconductor integrated circuit device | |
| CN103151268B (zh) | 一种垂直双扩散场效应管及其制造工艺 | |
| CN103560153B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| CN106981484A (zh) | 利用局部互连缩小标准单元库面积的版图设计方法 | |
| CN105612618A (zh) | 用于嵌入式动态随机存取存储器(eDRAM)的低泄漏非平面存取晶体管 | |
| US9704858B2 (en) | Integrated device having multiple transistors | |
| CN103700631A (zh) | 无结mos fet器件的制备方法 | |
| CN103354237B (zh) | 半导体器件 | |
| TW202224194A (zh) | 磷化鋁銦子鰭鍺通道電晶體 | |
| CN103311293B (zh) | 高压晶体管 | |
| KR20100090982A (ko) | 반도체 집적 회로 장치 | |
| CN105206608A (zh) | 一种双管芯的Trench MOSFET及其加工方法 | |
| CN105826315B (zh) | 版图设计方法以及版图设计单元集合 | |
| CN102623496B (zh) | 矩阵型mos场效应晶体管 | |
| CN108281425A (zh) | 存储器结构及其形成方法 | |
| CN203721734U (zh) | 一种低vf的功率mosfet器件 | |
| WO2022205731A1 (zh) | 半导体结构和半导体结构的形成方法 | |
| CN107871667B (zh) | 宽沟道高电压mos器件及其制作方法 | |
| CN107492569B (zh) | 栅控二极管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20170725 |