CN106158826A - 半导体器件制作方法、半导体器件及电子装置 - Google Patents

半导体器件制作方法、半导体器件及电子装置 Download PDF

Info

Publication number
CN106158826A
CN106158826A CN201510179812.1A CN201510179812A CN106158826A CN 106158826 A CN106158826 A CN 106158826A CN 201510179812 A CN201510179812 A CN 201510179812A CN 106158826 A CN106158826 A CN 106158826A
Authority
CN
China
Prior art keywords
polycrystalline silicon
stack
local interlinkage
silicon membrane
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510179812.1A
Other languages
English (en)
Other versions
CN106158826B (zh
Inventor
李敏
吴永玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510179812.1A priority Critical patent/CN106158826B/zh
Publication of CN106158826A publication Critical patent/CN106158826A/zh
Application granted granted Critical
Publication of CN106158826B publication Critical patent/CN106158826B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种半导体器件的制作方法，其包括：提供半导体衬底，在半导体衬底上形成栅极堆栈，并在所述栅极堆栈四周形成间隙壁；进行局部曝光，以定义要进行局部互连的栅极区域；形成覆盖所述栅极堆栈和间隙壁的光刻胶层，并对所述光刻胶层进行局部刻蚀以去除要进行局部互连的栅极区域内的间隙壁；在半导体衬底和栅极堆栈上沉积多晶硅膜层；刻蚀多晶硅膜层，以保留用于局部互连的多晶硅膜层，并去述多晶硅膜层的其余部分，其中，沿栅极堆栈方向，要进行局部互连的区域相对用于局部互连的多晶硅膜层具有一定延伸；在露出的部分栅极堆栈上形成硅化物，栅极堆栈与所述用于局部互连的多晶硅膜层通过硅化物连接。本发明提出的半导体器件的制作方法，所述栅极堆栈与用于局部互连的所述多晶硅膜层通过所述硅化物连接，因而具有较低的接触电阻。

Description

半导体器件制作方法、半导体器件及电子装置
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件制作方法、半导体器件及电子装置。
背景技术
存储器件广泛用于电子装置中以存储数据，比如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)。DRAM一般通过向存储器中重新写入数据使其周期性刷新来保持数据。而SRAM则不需要刷新电路即能保存它内部存储的数据，具有高速度、低功耗与标准工艺相兼容等优点，广泛应用于PC、个人通信、消费电子产品(智能卡、数码相机、多媒体播放器)等领域。
随着存储器件尺寸不断减小，一方面增加了器件密度，另一方面也降低了成本。但是接触孔(contact)尺寸、栅极尺寸、有源区尺寸限制了存储单元减小。SRAM的面积取决于有源区关键尺寸、栅极关键尺寸以及接触孔到栅极的距离，但这些都很难减小。目前一种方法是增加额外的蚀刻步骤来打开栅极间隙壁(sidewall)，然后用另一层多晶硅来形成栅极和栅极或栅极与源/漏极之间的局部互连(localinter-connect)，这样接触孔数量可减小，进而缩小芯片尺寸。如图1A～图1D所示，栅极100之间或栅极100与源/漏极101之间通过接触孔孔102和金属互连层103的连接转变为通过多晶硅形成的局部互连104，从而减小接触孔数量，缩小芯片尺寸。
但是，由于局部内置互连是通过多晶硅连接，因而栅极和栅极或栅极与源/漏极之间的电阻较高，因此期望获得一种电阻较小的局部互连内置结构。
因此，有必要提出一种新的制作方法，以解决上述存在的问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明一方面提供一种半导体器件的制作方法，其包括：步骤a：提供半导体衬底，在所述半导体衬底上形成栅极堆栈，并在所述栅极堆栈四周形成间隙壁；步骤b：形成覆盖所述栅极堆栈和间隙壁的光刻胶层，并对所述光刻胶层进行局部曝光，以定义要进行局部互连的栅极区域；步骤c：进行局部刻蚀以去除所述要进行局部互连的栅极区域内的间隙壁；步骤d：在所述半导体衬底和栅极堆栈上沉积多晶硅膜层；步骤e：刻蚀所述多晶硅膜层，以保留用于局部互连的所述多晶硅膜层，并去除所述多晶硅膜层的其余部分，其中，沿所述栅极堆栈方向，所述步骤b中定义的要进行局部互连的区域相对所述步骤e中用于局部互连的所述多晶硅膜层具有一定延伸，以在步骤e中刻蚀所述多晶硅膜层后，在所述步骤b中定义的要进行局部互连的区域中露出部分栅极堆栈；步骤f：在所述露出的部分栅极堆栈上形成硅化物，所述栅极堆栈与所述用于局部互连的所述多晶硅膜层通过所述硅化物连接。
优选地，所述步骤c中通过干法刻蚀或湿法刻蚀去除所述要进行局部互连的区域内的间隙壁。
优选地，所述多晶硅膜层厚度为
优选地，所述，所述步骤b中定义的要进行局部互连的区域尺寸为0.08μm～0.13μm。
优选地，所述用于局部互连的多晶硅膜层的尺寸为0.09μm～0.2μm。
优选地，沿所述栅极堆栈方向，所述步骤b中定义的要进行局部互连的区域相对所述步骤e中用于局部互连的所述多晶硅膜层延伸0.015μm～0.03μm。
本发明提出的半导体器件的制作方法，在要进行局部互连的栅极区域中露出部分栅极堆栈，并在所述露出的部分栅极堆栈上形成硅化物，这样所述栅极堆栈与所述用于局部互连的所述多晶硅膜层通过所述硅化物连接由于所述栅极堆栈与所述用于局部互连的所述多晶硅膜层通过所述硅化物连接，因而具有较低的接触电阻。
本发明另一方面提供一种半导体器件，其包括：半导体衬底，位于所述半导体衬底上的多个栅极堆栈，以及相应的源/漏区，所述栅极堆栈之间和/或所述栅极堆栈与所述源/漏区之间通过多晶硅膜层形成局部互连，其中所述局部互连通过上述方法形成，所述栅极堆栈与所述多晶硅膜层通过硅化物连接。
本发明提出的半导体器件，由于所述栅极堆栈与所述用于局部互连的所述多晶硅膜层通过所述硅化物连接，因而具有较低的接触电阻。
本发明再一方面提供一种电子装置，其包括本发明提供的上述半导体器件。
本发明提出的电子装置，由于具有上述半导体器件，因而具有类似的优点。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A～图1D示出了现有技术中栅极与栅极之间或栅极与源/漏极之间的常规连接方式和局部互连连接方式；
图2示出了本发明一实施方式的制作方法的流程图；
图3A～图3H示出了本发明一实施方式的制作方法依次实施各步骤所获得器件的剖面示意图；
图4用于说明本发明一实施方式的制作方法的示意图；
图5示出了根据本发明一实施方式的半导体器件结构示意图；
图6示出了根据本发明一实施方式的电子装置的示意图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
本发明提供一种半导体器件制作方法，如图2所示，该方法包括：步骤201：提供半导体衬底，在所述半导体衬底上形成栅极堆栈，并在所述栅极堆栈四周形成间隙壁；步骤202：形成覆盖所述栅极堆栈和间隙壁的光刻胶层，并对所述光刻胶层进行局部曝光，以定义要进行局部互连的栅极区域；步骤203：进行局部刻蚀以去除所述要进行局部互连的栅极区域内的间隙壁；步骤204：在所述半导体衬底和栅极堆栈上沉积多晶硅膜层；步骤205：刻蚀所述多晶硅膜层，以保留用于局部互连的所述多晶硅膜层，并去除所述多晶硅膜层的其余部分，其中，沿所述栅极堆栈方向，所述步骤b中定义的要进行局部互连的区域相对所述步骤e中用于局部互连的所述多晶硅膜层具有一定延伸，以在步骤e中刻蚀所述多晶硅膜层后，在所述步骤b中定义的要进行局部互连的区域中露出部分栅极堆栈；步骤206：在所述露出的部分栅极堆栈上形成硅化物，所述栅极堆栈与所述用于局部互连的所述多晶硅膜层通过所述硅化物连接。
本发明提出的半导体器件的制作方法，由于栅极与栅极或栅极与源/漏极通过局部互连连接，因而可减少接触孔数量，减小芯片尺寸，并且由于栅极与用于进行局部互连的多晶硅膜层通过硅化物连接，因而具有较小的接触电阻。
为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
下面结合以及图3A～图3H以及图4对本发明的半导体器件的制作方法做详细描述。
首先，如图3A所示，提供半导体衬底300，半导体衬底300上形成有源区301、隔离结构302、栅极堆栈303以及源/漏区304。
半导体衬底300可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。此外，半导体衬底上可以形成有其它器件，例如PMOS和NMOS晶体管。所述隔离结构302为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。半导体衬底中还可以形成有其他CMOS器件，CMOS器件例如是晶体管(例如，NMOS和/或PMOS)等。
堆栈303包括诸如栅极介电层、栅极材料层等，有源区301、隔离结构302、栅极堆栈303以及源/漏区304的形成采用本领域常用方法，在此不再赘述。
接着，如图3B所示，在所述栅极堆栈303四周形成间隙壁305，以保护栅极堆栈303，并使栅极堆栈303与其他部分隔离。
间隙305可采用氧化硅或氮化硅，并采用本领域常用的沉积方法，诸如物理气相沉积、化学气相沉积、原子层沉积等形成。
接着，如图3C所述，进行局部曝光，以定义要进行局部互连的栅极区域。具体地，在所述半导体衬底300和栅极堆栈303上涂覆光刻胶层306，并以相应的掩膜进行曝光、显影等操作，从而露出要进行局部互连的区域，如图3C中区域A。
作为示例，在本实施例中，要进行局部互连的区域，即区域A的尺寸为0.08μm～0.13μm。
接着，如图3D所述，进行局部刻蚀以去除所述要进行局部互连的区域内的间隙壁。具体地，以光刻胶306为掩膜，通过干法刻蚀或湿法刻蚀去除区域A内的间隙壁305，从而区域A的栅极堆栈露出。
如图3D所示，通过局部刻蚀后，栅极堆栈303分为两部分303A和303B，其中303A部分任由间隙壁305包围，而303B部分则没有间隙壁包围，用于进行局部互连。
接着，如图3E所示，在所述半导体衬底300和栅极堆栈303上形成多晶硅膜层307。多晶硅膜层307可通过诸如物理气相沉积、化学气相沉积、原子层沉积方法形成。
作为实例，在本实施中，多晶硅膜层307的厚度为
接着，如图3F所示，进行多晶硅薄膜的曝光。具体地，在半导体衬底300和栅极堆栈303上形成光刻胶层308，并以相应的掩膜进行曝光、显影等操作，以使剩余的光刻胶层308覆盖用于互连的多晶硅膜层307。
接着，如图3G所示，刻蚀所述多晶硅膜层，以保留用于局部互连的所述多晶硅膜层，并去除所述多晶硅膜层的其余部分。具体以光刻胶层308为掩膜，通过干法刻蚀或湿法刻蚀去除多晶硅膜层307中非用于局部互连的部分，保留用于互连的多晶硅膜层。其中，通过局部刻蚀去除多余多晶硅膜层的同时，使要进行局部互连的区域的栅极堆栈303B部分露出，即用于互连的多晶硅膜层未完全覆盖要进行互连的区域内的栅极堆栈。换句话说，如图4所示，沿所述栅极堆栈方向(图中箭头方向)，要进行局部互连的区域(区域A)相对用于局部互连的所述多晶硅膜层(图3G中的多晶硅膜层307)具有一定延伸，以在刻蚀所述多晶硅膜层后，在要进行局部互连的区域(区域A)中露出部分栅极堆栈309。
作为示例，用于局部互连的多晶硅膜层(图3G中的多晶硅膜层307)的尺寸为0.09μm～0.2μm，沿所述栅极堆栈方向，要进行局部互连的区域(区域A)相对用于局部互连的所述多晶硅膜层(图3G中的多晶硅膜层307)延伸0.015μm～0.03μm，即图3H中309部分的尺寸为0.015μm～0.03μm。
接着，如图3H所示，在所述露出的部分栅极堆栈上形成硅化物，所述栅极堆栈与所述用于局部互连的所述多晶硅膜层通过所述硅化物连接。具体地，如图3H所示，在栅极堆栈303B露出部分，即未被多晶硅膜层307覆盖的部分形成硅化物309，栅极堆栈303B与多晶硅膜层307通过硅化物309连接，因而具有较小的接触电阻。
至此，完成了本实施的半导体器件的制作方法，可以理解的是，本实施例提供的半导体器件的制作方法，不局限于上述步骤，比如上述各步骤的顺序可根据需要进行调整，或者还可后续或其他工艺步骤，比如P型或N型重掺杂区的形成。
实施例二
本发明还提供一种采用实施例一中所述的方法制作的半导体器件，如图5所示，该半导体器件包括：半导体衬底500，位于所述半导体衬底500上的多个栅极堆栈501，以及相应的源/漏区502，所述栅极堆栈501之间和/或所述栅极堆栈501与所述源/漏区502之间通过多晶硅膜层503形成局部互连，其中所述局部互连通过上述方法形成，所述栅极堆栈501与所述多晶硅膜层502通过硅化物504连接。
实施例三
本发明另外还提供一种电子装置，其包括前述的半导体器件。
由于包括的半导体器件采用晶圆级封装，因而具有该工艺带来的优点，并且由于采用上述方法进行封装，良品率较高，成本相对降低，因此该电子装置同样具有上述优点。
该电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是具有上述半导体器件的中间产品，例如：具有该集成电路的手机主板等。在本实施中以PDA为例进行示例，如图6所示。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (8)

1.一种半导体器件的制作方法，其特征在于，包括下述步骤：
步骤a：提供半导体衬底，在所述半导体衬底上形成栅极堆栈，并在所述栅极堆栈四周形成间隙壁；
步骤b：形成覆盖所述栅极堆栈和间隙壁的光刻胶层，并对所述光刻胶层进行局部曝光，以定义要进行局部互连的栅极区域；
步骤c：进行局部刻蚀以去除所述要进行局部互连的栅极区域内的间隙壁；
步骤d：在所述半导体衬底和栅极堆栈上沉积多晶硅膜层；
步骤e：刻蚀所述多晶硅膜层，以保留用于局部互连的所述多晶硅膜层，并去除所述多晶硅膜层的其余部分，
其中，沿所述栅极堆栈方向，所述步骤b中定义的要进行局部互连的区域相对所述步骤e中用于局部互连的所述多晶硅膜层具有一定延伸，以在步骤e中刻蚀所述多晶硅膜层后，在所述步骤b中定义的要进行局部互连的区域中露出部分栅极堆栈；
步骤f：在所述露出的部分栅极堆栈上形成硅化物，所述栅极堆栈与所述用于局部互连的所述多晶硅膜层通过所述硅化物连接。
2.根据权利要求1所述的制作方法，其特征在于，所述步骤c中通过干法刻蚀或湿法刻蚀去除所述要进行局部互连的区域内的间隙壁。
3.根据权利要求1所述的制作方法，其特征在于，所述多晶硅膜层厚度为
4.根据权利要求1所述的制作方法，其特征在于，所述，所述步骤b中定义的要进行局部互连的栅极区域尺寸为0.08μm～0.13μm。
5.根据权利要求1所述的制作方法，其特征在于，所述用于局部互连的多晶硅膜层的尺寸为0.09μm～0.2μm。
6.根据权利要求1所述的制作方法，其特征在于，沿所述栅极堆栈方向，所述步骤b中定义的要进行局部互连的栅极区域相对所述步骤e中用于局部互连的所述多晶硅膜层延伸为0.015μm～0.03μm。
7.一种半导体器件，其特征在于，包括：半导体衬底，位于所述半导体衬底上的多个栅极堆栈，以及相应的源/漏区，所述栅极堆栈之间和/或所述栅极堆栈与所述源/漏区之间通过多晶硅膜层形成局部互连，其中所述局部互连通过权利要求1-6之一所述的方法形成，所述栅极堆栈与所述多晶硅膜层通过硅化物连接。
8.一种电子装置，其特征在于，包括如权利要求7所述的半导体器件。
CN201510179812.1A 2015-04-16 2015-04-16 半导体器件制作方法、半导体器件及电子装置 Active CN106158826B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510179812.1A CN106158826B (zh) 2015-04-16 2015-04-16 半导体器件制作方法、半导体器件及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510179812.1A CN106158826B (zh) 2015-04-16 2015-04-16 半导体器件制作方法、半导体器件及电子装置

Publications (2)

Publication Number Publication Date
CN106158826A true CN106158826A (zh) 2016-11-23
CN106158826B CN106158826B (zh) 2019-01-22

Family

ID=58058637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510179812.1A Active CN106158826B (zh) 2015-04-16 2015-04-16 半导体器件制作方法、半导体器件及电子装置

Country Status (1)

Country Link
CN (1) CN106158826B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981484A (zh) * 2017-03-28 2017-07-25 上海理工大学 利用局部互连缩小标准单元库面积的版图设计方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0869555A2 (en) * 1997-04-01 1998-10-07 STMicroelectronics, Inc. Self-aligned contacts for semiconductor integrated circuits and method for producing the same
US20030049918A1 (en) * 1999-10-29 2003-03-13 Taiwan Semiconductor Manufacturing Company Method for improving the electrical isolation between the contact and gate in a self-aligned contact mosfet device structure
US6630718B1 (en) * 1999-07-26 2003-10-07 Micron Technology, Inc. Transistor gate and local interconnect
CN101252132A (zh) * 2007-02-22 2008-08-27 富士通株式会社 半导体存储器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0869555A2 (en) * 1997-04-01 1998-10-07 STMicroelectronics, Inc. Self-aligned contacts for semiconductor integrated circuits and method for producing the same
US6630718B1 (en) * 1999-07-26 2003-10-07 Micron Technology, Inc. Transistor gate and local interconnect
US20030049918A1 (en) * 1999-10-29 2003-03-13 Taiwan Semiconductor Manufacturing Company Method for improving the electrical isolation between the contact and gate in a self-aligned contact mosfet device structure
CN101252132A (zh) * 2007-02-22 2008-08-27 富士通株式会社 半导体存储器件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981484A (zh) * 2017-03-28 2017-07-25 上海理工大学 利用局部互连缩小标准单元库面积的版图设计方法

Also Published As

Publication number Publication date
CN106158826B (zh) 2019-01-22

Similar Documents

Publication Publication Date Title
US10439039B2 (en) Integrated circuits including a FinFET and a nanostructure FET
JP6211275B2 (ja) 電界効果トランジスタの製造方法
CN101213666B (zh) 包含垂直退耦电容器的半导体器件及其形成方法
US9653363B2 (en) Methods of fabricating FinFET semiconductor devices including dummy structures
CN104851807B (zh) 半导体器件及其制造方法
US9343464B2 (en) Implementing eDRAM stacked FET structure
US9558956B2 (en) Method for fabricating semiconductor device
US20160314983A1 (en) Method of forming patterns of a semiconductor device
CN103890930A (zh) 用于嵌入式dram的替代栅多栅晶体管
JP2004165317A (ja) 半導体装置およびその製造方法
TW201709343A (zh) 具有鰭狀場效電晶體的半導體元件的製造方法
CN102148147A (zh) 半导体元件金属栅极堆叠的制造方法
US20070164357A1 (en) Structure and method for MOSFET gate electrode landing pad
CN106257688A (zh) 半导体器件及其制造方法
CN105789188A (zh) Fdsoi电容器
KR20160066876A (ko) 반도체 장치 및 그 제조 방법
US9627389B1 (en) Methods to form merged spacers for use in fin generation in IC devices
US6893911B2 (en) Process integration for integrated circuits
CN105990222A (zh) 半导体器件制作方法、半导体器件及电子装置
CN105826365A (zh) 一种半导体器件及其制备方法、电子装置
CN106298520A (zh) 半导体器件制作方法、半导体器件及电子装置
CN106158826A (zh) 半导体器件制作方法、半导体器件及电子装置
CN106257672A (zh) 半导体器件制作方法、半导体器件及电子装置
US20090305470A1 (en) Isolating back gates of fully depleted soi devices
US10204914B2 (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant