CN102623496B - 矩阵型mos场效应晶体管 - Google Patents

Abstract

本发明提供一种矩阵型MOS场效应晶体管，属于MOS场效应晶体管技术领域。该MOS场效应晶体管包括形成于衬底之上的多个源端、多个漏端、多个体端和多条指条状的栅端，其中，多条所述栅介质层按纵向和横向交错构图分布，多个所述源端、漏端和体端交替分布于多个被所述栅端分隔形成的矩阵型的衬底区域中。该MOS场效应晶体管具有单元面积最大负载电流较大、CMP制备良率高、器件可靠性高的特点。

Description

矩阵型MOS场效应晶体管

技术领域

本发明属于MOS场效应晶体管技术领域，涉及一种用于驱动大电流的矩阵型的MOS场效应晶体管。

背景技术

在半导体器件的应用中，有一种应用需要器件能够承载非常巨大的电流，例如，电源管理类集成电路、音响功率放大器件等。为满足大电流驱动需要，往往采用倍增MOSFET(Metal-Oxide-SemiconductorField-Effect Transistor，金属-氧化物-半导体场效应晶体管)的沟道宽度(W)的方式来承载高电流负载。

图1所示为现有技术的用于驱动大电流的多指条(Multi-finger)栅MOS场效应晶体管的平面结构示意图。如图1所示，该MOS场效应晶体管10包括多个源端、多个漏端、多个指条状的栅端以及一个包围所有源端、漏端和栅的体端，该体端用于收集衬底电流。其中，多条栅并行排布，栅的两旁的衬底区域上形成源端或漏端，因此，源端和漏端也呈指条状交替并行分布。多个源端同时通过电极连接在一起，多个漏端通过电极同时连接在一起，多个栅极也同时通过电极连接在一起，因此，该MOS管的等效宽度大大增加。通常地，MOS器件的最大负载电流Imax通过以下公式(1)计算：

Imax＝I₁×W×N            (1)

其中，I₁为单位宽度饱和电流、W为栅指条的宽度、N为栅指条的数目。因此通过增加栅的指条数、或增加每个指条的宽度能够增加该MOS器件的最大负载电流。

图1所示的MOS器件的必须通过增加W或增加N来增加最大负荷电流，最大负载电流是随着W或N的增加而线性地增长。因此，这种器件结构同时会具有以下缺点：(1)最大负载电流只是伴随W或N在一维方向地增加而增长，增长的效率并不高，从而影响器件的单位面积最大负载电流；(2)W和N的设计的最大值受到设计规则的影响，不可能无限增加；并且由于随着W或N的增加，会造单个MOS器件的有源区的面积增加，而过大的有源区面积会造成图案密度不均匀，从而在制造过程中，浅沟槽隔离(STI)的化学机械研磨(CMP)工艺中会造成残膜厚度不均或者造成一些残留，因此该MOS器件的良率较低；(3)体端的有源区只是包围在源漏有源区的外围，随着W或N的增加、源漏有源区的面积增大时，体端收集衬底电流的能力大大减弱，容易触发该MOS器件发生Snapback(快速折回)效应，以致MOS器件损坏，从而降低MOS器件的可靠性。

图2所述为图1所示MOS场效应晶体管的改进式的平面结构示意图。为避免以上图1所示MOS器件的第(3)方面的不足，现有技术中将原来一个源漏有源区分隔成多个并列的有源区，同样在每个源漏有源区四周围上体端的有源区，从而防止Snapback效应。但是这种结构的MOS场效应晶体管20中，用于分隔源漏有源区的区域占据了一定面积，降低了面积利用率，明显地，其相对图1所示的MOS场效应晶体管10，其以上所描述的第(1)方面的不足进一步增加。

有鉴于此，有必要提出一种新型的用于驱动大电流的MOS场效应晶体管。

发明内容

为解决以上所描述的现有技术的不足，本发明提供一种MOS场效应晶体管，其包括形成于衬底之上的多个源端、多个漏端、多个体端和多条指条状的栅端；多条所述栅介质层按纵向和横向交错构图分布，多个所述源端、漏端和体端交替分布于多个被所述栅端分隔形成的矩阵型的衬底区域中。

按照本发明提供的MOS场效应晶体管的较佳实施例，所述源端与所述漏端结构对称。

优选地，多个所述源端、漏端和体端可以在纵向和在横向均按源端-漏端-源端-体端的排列方式依次交替分布；多个所述源端、漏端和体端也可以在纵向和在横向均按漏端-源端-漏端-体端的排列方式依次交替分布。

优选地，所述多个源端通过与所述条状栅端之间基本呈45°的条状源电极构图连接，所述多个漏端通过与所述条状栅端之间基本呈45°的条状漏电极构图连接，所述多个体端通过与所述条状栅端之间基本呈45°的条状体电极构图连接。

按照本发明提供的MOS场效应晶体管的又一较佳实施例，其中，所述栅端的边沿处分别与所述源端和所述漏端形成重叠区以形成连续的沟道区域并优化所述MOS场效应晶体管的器件特性。。

按照本发明提供的MOS场效应晶体管的再一较佳实施例，其中，每个所述体端的有源区被浅沟槽隔离场区环绕隔离。

优选地，所述栅端包括栅介质层和形成于该栅介质层上的多晶硅栅电极，所述多晶硅栅电极在两侧设置有侧墙。

优选地，每个所述MOS场效应晶体管四周设置浅沟槽隔离层以实现多个所述MOS场效应晶体管之间的相互隔离。

优选地，所述源端包括源端轻掺杂区和形成于该源端轻掺杂区中的源端重掺杂区，所述漏端包括漏端轻掺杂区和形成于该漏端轻掺杂区中的漏端重掺杂区。

优选地，所述源端、所述漏端、所述体端通过接触孔分别引出至源电极、漏电极和体电极。

本发明的技术效果是，首先，通过将多条所述栅介质层按纵向和横向交错构图分布，并将多个所述源端、漏端和体端交替分布于多个被所述栅端分隔形成的矩阵型的衬底区域中，从而该器件二维方向排列紧凑、面积利用率高，可以更有效地增加该MOS器件沟道宽度，在相同面积下可以大大提高其驱动的最大负载电流Imax以及单元面积最大负载电流。其次，体端有源区分布与源漏有源区中间，避免了源漏有源区面积过大，器件制备中CMP工艺性能好，因此制备良率高。再次，多个体端有源区交替分布于多个被所述栅端分隔形成的矩阵型的衬底区域中的结构，也提升其集衬底电流的能力，能防止发生Snapback效应，器件可靠性高。

附图说明

图1是现有技术的用于驱动大电流的多指条栅MOS场效应晶体管的平面结构示意图；

图2是图1所示MOS场效应晶体管的改进式的平面结构示意图；

图3是按照本发明实施例提供的MOS场效应晶体的前端平面结构示意图；

图4是图3所示的MOS场效应晶体管的局部区域的版图图层示意图；

图5是图4中的第一层金属的平面结构图；

图6是图3所示的MOS场效应晶体管的MOS管结构单元示意图；

图7是图6所示结构的A-A截面示意图；

图8是优选实施例提供的MOS场效应晶体管的有源区的平面结构示意图。

具体实施方式

现将参照附图更加完全地描述本发明，附图中示出了本发明的示例性实施例。但是，本发明可按照很多不同的形式实现，并且不应该被理解为限制于这些阐述的实施例。相反，提供这些实施例使得本公开变得彻底和完整，并将本发明的构思完全传递给本领域技术人员。在附图中，为了清楚起见，夸大了层和区域的厚度。在附图中，相同的标号指代相同的元件或部件，因此将省略对它们的描述。

在以下实施例中，X坐标的方向为“横向”，Y坐标的方向为“纵向”，Z坐标方向为垂直于衬底方向。但是，它们是相对的概念，其可以根据MOS场效应晶体管的放置方位不同而相应地变化。

图3所示为按照本发明实施例提供的MOS场效应晶体的前端平面结构示意图。为清楚地表示本发明，图3中仅示意出该MOS场效应晶体30的前端平面结构示意图，也即刚形成栅端后的俯视平面图，由此可以看出该MOS场效应晶体30的源端、漏端、体端和栅端在半导体衬底(例如Si)上的平面分布结构。

如图3所示，MOS场效应晶体30包括多个源端31、漏端32、体端33和栅端34，源端31、漏端32、体端33均通过构图掺杂形成于半导体衬底之上，栅端34通过先氧化形成栅介质层然后在该栅介质层上对准构图形成栅电极形成，同样地，栅端34呈指条状，多条指条状栅端34纵向地在X方向并行排列，多条指条状栅端34同时横向地在Y方向并行排列，因此，纵向栅端和横向栅端基本垂直地交错，从而将半导体衬底分隔形成多个衬底区域，从而多个被分隔的衬底区域依据指条状栅端呈二维矩阵型分布。在该实施例中，纵向的栅端和横向的栅端均为15条，因此其可以将衬底局域划分为矩阵型分布的17行×17列的方块形衬底区域。X方向排列的和/或Y方向排列的指状栅端的具体数量不受本发明实施例限制，其具体可以根据器件所要求负载的最大电流等因素来确定。需要指处的是，纵向的栅端和横向的栅端在形成时可以同时构图形成，因此，在其交错处并不是两层栅的重叠，其交错处与其它处的栅端结构类似。

在该发明中，栅端34所分隔的矩阵型衬底区域分别用来形成源端31、漏端32或体端33，如图3所示，在该实施例中，在X方向，每行按漏端-源端-漏端-体端的排列方式依次交替分布，在Y方向，每列按漏端-源端-漏端-体端的排列方式依次交替分布，因此，可以将MOS场效应晶体管30的源端31、漏端32和体端33按二维方向铺陈。具体地，每行每列的起始端的衬底区域的是源端、还是漏端或体端不是限制性的，例如，如果矩阵型的衬底区域的左上角点区域布置源端时，每行或每列的起始端的衬底区域的布置类型将在以上所述的排列方式下被确定(如图3所示)；同样地，每行每列的末端的衬底区域的布置类型也不是限制性的。因此，按照该方式布置时，通过控制栅端34，栅端34的左右(X方向)两端的源端31与漏端32之间可以形成沟道，栅端34的上下(Y方向)两端的源端31与漏端32之间也可以形成沟道。将所有栅端34电性连接在一起、所有源端31电性连接在一起(相互至之间的连接将在其后详细描述)、所有漏端电性连接在一起时，其形成为一个MOS场效应管30，该MOS场效应管的等效宽度被大大增加，因此能驱动很大的最大负载电流Imax(驱动电流的大小取决于该MOS场效应管的矩阵面积，最大通常可以达到几十安培)。并且该器件二维方向排列紧凑，面积利用率高，沟道电流流动时也是均匀分布于器件内，从而大大提高单元面积最大负载电流。

优选地，该MOS场效应晶体管30中的源端31与漏端32是结构对称，这样，沟道电流流动时在XY平面内分布更加均匀。源端31与漏端32是结构对称时，在实际使用时，源端可以当作漏端使用，漏端也可以当作源端使用，因此，在X方向，每行也可以按漏端-源端-漏端-体端的排列方式依次交替分布，在Y方向，每列也可以按漏端-源端-漏端-体端的排列方式依次交替分布。在此不再图示该实施例，需要理解的是，以下图示实施例中，在源端和漏端对称的结构中，漏端可以示意为源端、同时源端可以示意为漏端。

需要说明的是，图3中仅示出了一个MOS场效应晶体管，当多个该实施例的MOS场效应晶体管同时形成于同一衬底时，每个MOS场效应晶体管的四周设置包围该晶体管的STI层，从而实现MOS场效应晶体管之间的相互隔离。

图4所示为图3所示的MOS场效应晶体管的局部区域的版图图层示意图。图4中示出了4行4列的栅端对应的区域。如图4所示，所有栅端34通过接触孔引出共同连接于栅电极340，所有源端31通过接触孔引出共同连接于源电极310，所有漏端32通过接触孔引出共同连接于漏电极320，所有体端33通过接触孔引出共同连接于体电极330，因此，应用时，通过在栅电极340偏置电压以开启该MOS管、在源电极310和漏电极320之间偏置电压、同时体电极330上偏置电压以收集衬底电流，实现MOS管的正常工作。栅电极340、源电极310、漏电极320、体端33均构图形成成于后端结构的第一层金属。

图5所示为图4中的第一层金属的平面结构图。优选地，如图5所示，由于以图3所示的方式排列源端、漏端和体端时，在相对X方向或Y方向呈45度的斜线上的半导体衬底区域均为源端、或均为漏端、或均为体端，因此，源电极310以与横向(X方向)基本为45度的方向构图形成条状以连接该斜线上的源端31，漏电极320以与横向(X方向)基本为45度的方向(或斜对角方向)构图形成条状以连接该斜线上的漏端32，体电极330以与横向(X方向)基本为45度的方向构图形成条状以连接该斜线上的体端33。条状源电极310、漏电极320和体电极330的宽度尺寸受设计规则限制。

继续如图4所示，源漏有源区35在阱100上构图掺杂形成，体端有源区331也在阱100上构图掺杂形成，体端有源区331是形成于源漏的有源区35之中，其基本被源漏的有源区35包围，因此能防止源漏的有源区35的连续区域面积过大，在该体端有源区331中形成的体端对衬底电流收集能力强，能有效减少Snapback效应。

源端31通常地包括源端重掺杂区312和源端轻掺杂区313，在衬底上构图形成源端轻掺杂区313后，然后在源端轻掺杂区313内构图掺杂形成源端重掺杂区312，源端重掺杂区312上然后形成若干接触孔引出源端31。同样地，漏端32通常地包括漏端重掺杂区322和漏端轻掺杂区323，在衬底上构图形成漏端轻掺杂区323后，然后在漏端轻掺杂区323内构图掺杂形成漏端重掺杂区322，漏端重掺杂区322上然后形成若干接触孔引出漏端32。

优选地，如图5所示，栅端34分别与源端31、漏端32之间存在尺寸为D1的重叠区(即在Z方向重叠部分边沿区域)，这是为了形成连续的沟道区域并优化器件的特性。在后面将详细描述该优选实施例。

图6所示为图3所示的MOS场效应晶体管的MOS管结构单元示意图。在图3所示的MOS场效应晶体管10中，栅端34的两旁(左右两旁或上下两旁)可能分别分布为源端31和漏端32，源端31、栅端34和漏端32之间可以构图如图6所示的MOS管结构单元。图6所示实施例是以纵向的栅端两旁分别分布源端和漏端构成的MOS管结构单元的结构示意图，需要说明的是，在图3所示的对称结构的MOS场效应晶体管中，在横向的栅端两旁分别分布源端和漏端构成的MOS管结构单元的结构与之基本相同，只需要将X坐标与Y坐标对调即可示意横向的栅端形成的MOS管结构单元。

图7所示为图6所示结构的A-A截面示意图。结合图6和图7所示进行说明。参阅图6和图7，同样地，在半导体衬底(例如p型衬底)中形成阱，然后在阱中形成源端和漏端；源端中包括源端轻掺杂区313和源端重掺杂区312，源端重掺杂区312构图形成于源端轻掺杂区313中并且二者为相同掺杂类型；漏端32中包括漏端轻掺杂区323和漏端重掺杂区322，漏端重掺杂区322构图形成于漏端轻掺杂区323中并且二者为相同掺杂类型；源端31和漏端32基本分布于源漏有源区35。源端重掺杂区312和漏端重掺杂区322之间的硅区域被氧化以形成栅端的栅介质层341，在栅介质层341上构图形成栅电极340(例如多晶硅栅电极)。优选地，通过设计栅介质层341在X方向的宽度尺寸大于源端轻掺杂区313与漏端轻掺杂区323之间在X方向的间距，从而栅端与源端或漏端会在其边沿处形成重叠区，栅端与源端或漏端的重叠的尺寸为图中所示的D1，D1的具体大小并不是限制性的，其可以设计规则决定。通过设置该重叠区，可以形成连续的沟道区域并优化器件的特性。

在该实施例中，源端重掺杂区312和漏端重掺杂区322均与接触孔38形成欧姆接触，另外，还会源端和漏端的外侧形成STI 37以用于隔离。优选地，在形成多晶硅栅电极340时，在栅电极340的两侧形成侧墙39(例如其可以为氮化硅)。源端和漏端之上还留下有在氧化形成栅介质层341时用作掩膜的氮化硅层36。

另外，在图4中，优选地，其体端的有源区设置为被STI场区环绕隔离地形式。图8所示为优选实施例提供的MOS场效应晶体管的有源区的平面结构示意图。如图8所示，体端的每个有源区331均被STI场区334环绕隔离，体端有源区331和源漏有源区35之间形成隔离；同时其可以降低有源区的图案密度，从而可以进一步解决浅沟槽隔离(STI)的化学机械研磨(CMP)工艺中会造成残膜厚度不均或者造成一些残留的问题。在该实施例中，接触孔同样形成于有源区331上，其用于引出体端至后端的金属层。

以上例子主要说明了本发明的MOS场效应晶体管，尽管只对其中一些本发明的实施方式进行了描述，但是本领域普通技术人员应当了解，本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此，所展示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权利要求所定义的本发明精神及范围的情况下，本发明可能涵盖各种的修改与替换。

Claims (12)

1.一种MOS场效应晶体管，其包括形成于衬底之上的多个源端、多个漏端、多个体端和多条指条状的栅端，其特征在于，多条所述栅端的栅介质层按纵向和横向交错构图分布，多个所述源端、漏端和体端交替分布于多个被所述栅端分隔形成的矩阵型的衬底区域中。

2.如权利要求1所述的MOS场效应晶体管，其特征在于，所述源端与所述漏端结构对称。

3.如权利要求1或2所述的MOS场效应晶体管，其特征在于，多个所述源端、漏端和体端在纵向和在横向均按源端-漏端-源端-体端的排列方式依次交替分布。

4.如权利要求1或2所述的MOS场效应晶体管，其特征在于，多个所述源端、漏端和体端在纵向和在横向均按漏端-源端-漏端-体端的排列方式依次交替分布。

5.如权利要求3所述的MOS场效应晶体管，其特征在于，所述多个源端通过与所述条状栅端之间基本呈45°的条状源电极构图连接，所述多个漏端通过与所述条状栅端之间基本呈45°的条状漏电极构图连接，所述多个体端通过与所述条状栅端之间基本呈45°的条状体电极构图连接。

6.如权利要求4所述的MOS场效应晶体管，其特征在于，所述多个源端通过与所述条状栅端之间基本呈45°的条状源电极构图连接，所述多个漏端通过与所述条状栅端之间基本呈45°的条状漏电极构图连接，所述多个体端通过与所述条状栅端之间基本呈45°的条状体电极构图连接。

7.如权利要求1或2所述的MOS场效应晶体管，其特征在于，所述栅端的边沿处分别与所述源端和所述漏端形成重叠区以形成连续的沟道区域。

8.如权利要求1或2所述的MOS场效应晶体管，其特征在于，每个所述体端的有源区被浅沟槽隔离场区环绕隔离。

9.如权利要求1所述的MOS场效应晶体管，其特征在于，所述栅端包括栅介质层和形成于该栅介质层上的多晶硅栅电极，所述多晶硅栅电极在两侧设置有侧墙。

10.如权利要求1所述的MOS场效应晶体管，其特征在于，每个所述MOS场效应晶体管四周设置浅沟槽隔离层以实现多个所述MOS场效应晶体管之间的相互隔离。

11.如权利要求1所述的MOS场效应晶体管，其特征在于，所述源端包括源端轻掺杂区和形成于该源端轻掺杂区中的源端重掺杂区，所述漏端包括漏端轻掺杂区和形成于该漏端轻掺杂区中的漏端重掺杂区。

12.如权利要求1所述的MOS场效应晶体管，其特征在于，所述源端、所述漏端、所述体端通过接触孔分别引出至源电极、漏电极和体电极。