CN104617147A - 一种沟槽mosfet结构及其制作方法 - Google Patents

一种沟槽mosfet结构及其制作方法 Download PDF

Info

Publication number
CN104617147A
CN104617147A CN201510036951.9A CN201510036951A CN104617147A CN 104617147 A CN104617147 A CN 104617147A CN 201510036951 A CN201510036951 A CN 201510036951A CN 104617147 A CN104617147 A CN 104617147A
Authority
CN
China
Prior art keywords
type
doped layer
doped
groove structure
lightly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510036951.9A
Other languages
English (en)
Other versions
CN104617147B (zh
Inventor
白玉明
刘锋
张海涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi violet Micro Electronics Co., Ltd.
Original Assignee
Wuxi Tongfang Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Tongfang Microelectronics Co Ltd filed Critical Wuxi Tongfang Microelectronics Co Ltd
Priority to CN201510036951.9A priority Critical patent/CN104617147B/zh
Publication of CN104617147A publication Critical patent/CN104617147A/zh
Application granted granted Critical
Publication of CN104617147B publication Critical patent/CN104617147B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种沟槽MOSFET结构及其制作方法，该结构包括N型重掺杂衬底及形成于所述N型重掺杂衬底上的N型轻掺杂外延层；所述N型轻掺杂外延层中形成有若干元胞区沟槽结构及若干终端区沟槽结构，其中：至少一个终端区沟槽结构底部连接有P型掺杂结构。所述P型掺杂结构能够降低其所在区域的N型掺杂浓度，从而增大器件工作时该区域的耗尽程度，有助于提升中压MOSFET终端区的耐压能力。

Description

一种沟槽MOSFET结构及其制作方法
技术领域
本发明属于电子器件领域，涉及一种沟槽MOSFET结构及其制作方法。
背景技术
对于通常用在电力电子系统和电源管理中的半导体器件而言，功率金属氧化物半导体场效应晶体管MOSFET(Metal-Oxide-Semiconductor-Field-Effect-Transistor)，或绝缘栅场效应晶体管，被广泛引入。
沟槽型功率MOSFET是继MOSFET之后新发展起来的高效、功率开关器件，它采用沟槽型栅极结构场效应管，它不仅继承了MOS场效应管输入阻抗高(≥108Ω)、驱动电流小(0.1μA左右)的优点，还具有耐压高、工作电流大、输出功率高、跨导线性好、开关速度快等优良特性。正是由于它将电子管与功率晶体管的优点集于一身，因此在开关电源、逆变器、电压放大器、功率放大器等电路中获得广泛应用。因此，高击穿电压、大电流、低导通电阻是功率MOSFET的最为关键的指标。但是对功率MOSFET来说，几乎不可以同时获得高击穿电压和低导通电阻，从而达到在大电流工作时较小的功耗的目的，需要在击穿电压和导通电阻两个指标上互相妥协。
为了尽可能优化器件结构达到较高的击穿电压和低导通电阻的目的，分裂栅沟槽功率场效应管(Split Gate MOSFET)应运而生。其主要是通过在沟槽下部集成一个与源极短接的屏蔽栅的场板效应来提高击穿电压。因此，在相同击穿电压的要求下，可以通过增大硅外延层的掺杂浓度来降低功率MOSFET的导通电阻，从而降低大电流工作时的功耗。
如今，功率器件的元胞区已经能够通过设计使其达到较高的耐压水平，但是在实际的生产过程中，还需要考虑晶体管的边缘区域，对于垂直器件来说，一个芯片的边缘部分的元胞除了要承受垂直方向上的电压外还要承受水平方向上的电压，因此器件的终端边缘区域成为制约整个器件击穿电压的一个不可忽视的因素。
因此，提供一种新的沟槽MOSFET结构及其制作方法，以提高中压MOSFET终端区的耐压能力，从而提高晶体管的整体耐压能力，成为本领域技术人员亟待解决的一个重要技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种沟槽MOSFET结构及其制作方法，用于解决现有技术中沟槽MOSFET结构的终端区耐压能力不高的问题。
为实现上述目的及其他相关目的，本发明提供一种沟槽MOSFET结构，包括N型重掺杂衬底及形成于所述N型重掺杂衬底上的N型轻掺杂外延层；所述N型轻掺杂外延层中形成有若干元胞区沟槽结构及若干终端区沟槽结构，其中：至少一个终端区沟槽结构底部连接有P型掺杂结构。
可选地，所有终端区沟槽结构底部均连接有P型掺杂结构。
可选地，所述终端区沟槽结构包括形成于沟槽内表面的沟槽氧化层及填充于沟槽内的多晶硅层。
可选地，所述元胞区沟槽结构包括形成于沟槽内表面的栅氧化层及填充于沟槽内的多晶硅层。
可选地，所述元胞区沟槽结构为分裂栅，包括屏蔽栅及形成于所述屏蔽栅上方的控制栅，所述屏蔽栅与所述控制栅之间通过绝缘层隔离。
可选地，所述N型轻掺杂外延层包括第一N型轻掺杂层及第二N型轻掺杂层，其中，所述P型掺杂结构形成于所述第一N型轻掺杂层中，从所述第一N型轻掺杂层上表面往下延伸预设距离；所述终端区沟槽结构形成于所述第二轻掺杂层中，从所述第二N型轻掺杂层上表面往下延伸至所述第一N型轻掺杂层上表面。
可选地，所述第一N型轻掺杂层的掺杂浓度大于或等于所述第二N型轻掺杂层的掺杂浓度，或所述第一N型轻掺杂层的掺杂浓度小于所述第二N型轻掺杂层的掺杂浓度。
本发明还提供一种沟槽MOSFET结构的制作方法，至少包括以下步骤：
S1：提供一N型重掺杂衬底，在所述N型重掺杂衬底上外延第一N型轻掺杂层；
S2：进行P型离子注入，在所述第一N轻掺杂层上部形成至少一个P型掺杂结构；所述P型掺杂结构与未来形成终端区沟槽结构的位置相对应；
S3：在所述第一N型轻掺杂层表面外延第二N型轻掺杂层，并在所述第二N型轻掺杂层中形成若干元胞区沟槽结构及终端区沟槽结构，所述终端区沟槽结构底部与所述P型掺杂结构连接。
可选地，于所述步骤S2中，首先在所述第一N型轻掺杂层表面形成一掩膜层，并在所述掩膜层中形成至少一个开口，所述开口的位置与未来形成终端区沟槽结构的位置相对应；然后进行P离子注入，在所述开口区域形成所述P型掺杂结构。
可选地，所述开口的宽度小于或等于所述终端区沟槽结构的宽度。
可选地，于所述步骤S3中，首先在所述第二N型轻掺杂层中形成若干沟槽，然后在位于终端区的沟槽内依次沉积沟槽氧化层及多晶硅层，得到所述终端区沟槽结构；所述沟槽氧化层的厚度范围是2000～6000埃。
可选地，所述元胞区沟槽结构为分裂栅，包括屏蔽栅及形成于所述屏蔽栅上方的控制栅，所述屏蔽栅与所述控制栅之间通过绝缘层隔离。
如上所述，本发明的沟槽MOSFET结构及其制作方法，具有以下有益效果：(1)本发明通过在终端区沟槽结构底部形成P型掺杂结构，所述P型掺杂结构能够降低其所在区域的N型掺杂浓度，从而增大器件工作时该区域的耗尽程度，有助于提升中压MOSFET(＞150V)终端区的耐压能力；(2)终端区沟槽结构的沟槽氧化层采用厚氧化层(2000～6000埃)，可以进一步提高终端区耐压能力；(3)元胞区沟槽结构既可采用常规的沟槽栅结构，也可以采用耐压能力更高的分裂栅结构，从而满足不同的性能要求。
附图说明
图1显示为本发明的沟槽MOSFET结构在实施例一中的剖视图。
图2显示为本发明的沟槽MOSFET结构在实施例二中的剖视图。
图3显示为本发明的沟槽MOSFET结构的制作方法中在N型重掺杂衬底上外延第一N型轻掺杂层的示意图。
图4显示为本发明的沟槽MOSFET结构的制作方法中在第一N型轻掺杂层表面形成掩膜层并在掩膜层中形成开口的示意图。
图5显示为本发明的沟槽MOSFET结构的制作方法中进行P型离子注入形成P型掺杂结构的示意图。
图6显示为本发明的沟槽MOSFET结构的制作方法中在第一N型轻掺杂层表面外延第二N型轻掺杂层并在第二N型轻掺杂层中形成沟槽的示意图。
元件标号说明
I                      元胞区
II                     终端区
1                      N型重掺杂衬底
2                      N型轻掺杂外延层
21                     第一N型轻掺杂层
22                     第二N型轻掺杂层
3                      元胞区沟槽结构
31                     栅氧化层
32，42                 多晶硅层
33                     屏蔽栅
34                     控制栅
35                     绝缘层
4                      终端区沟槽结构
41                     沟槽氧化层
5                      P型掺杂结构
6                      掩膜层
7                      开口
8                      沟槽
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本发明提供一种沟槽MOSFET结构，请参阅图1，显示为该结构的剖视图，包括N型重掺杂衬底1及形成于所述N型重掺杂衬底1上的N型轻掺杂外延层2；所述N型轻掺杂外延层2中形成有若干元胞区沟槽结构3及若干终端区沟槽结构4，其中：至少一个终端区沟槽结构4底部连接有P型掺杂结构5。
所述元胞区沟槽结构3位于沟槽MOSFET结构的元胞区I，所述终端区沟槽结构4位于沟槽MOSFET结构的终端区II。
具体的，所述N型重掺杂衬底1作为沟槽MOSFET结构的漏区，所述N型轻掺杂外延层2作为沟槽MOSFET结构的漂移区。需要说明的是，沟槽MOSFET结构还包括沟道区(一般位于相邻元胞区沟槽结构之间，并位于漂移区上部，为P型掺杂)、源区(一般位于沟道区两端并与元胞区沟槽结构接触，为N型重掺杂)、栅极金属线(作用是将各栅极连接起来)等部件(未图示)，其结构及分布为本领域技术人员所熟知，此处不再赘述。
具体的，所述N型轻掺杂外延层2可分为上下两层，自下而上依次为第一N型轻掺杂层及第二N型轻掺杂层，所述第一N型轻掺杂层与所述第二N型轻掺杂层的浓度可以相同，也可以不同，即所述第一N型轻掺杂层的掺杂浓度可以大于或等于所述第二N型轻掺杂层的掺杂浓度，也可以小于所述第二N型轻掺杂层的掺杂浓度，可根据具体需求进行调整。其中，所述P型掺杂结构5形成于所述第一N型轻掺杂层中，从所述第一N型轻掺杂层上表面往下延伸预设距离；所述终端区沟槽结构4形成于所述第二轻掺杂层中，从所述第二N型轻掺杂层上表面往下延伸至所述第一N型轻掺杂层上表面。
具体的，所述终端区沟槽结构4包括形成于沟槽内表面的沟槽氧化层41及填充于沟槽内的多晶硅层42。所述沟槽氧化层42采用厚氧化层，可以提高终端区的耐压能力。本实施例中，所述沟槽氧化层42的厚度范围优选为2000～6000埃。所述元胞区沟槽结构3包括形成于沟槽内表面的栅氧化层31及填充于沟槽内的多晶硅层32。
特别的，所述终端区沟槽结构4底部的P型掺杂结构5能够降低其所在区域的N型掺杂浓度，从而增大器件工作时终端区沟槽结构表面的耗尽程度，有助于提升中压MOSFET(＞150V)终端区的耐压能力。所述P型掺杂结构5的宽度小于或等于所述终端区沟槽结构4的宽度，图1显示的为所述P型掺杂结构5的宽度略小于所述终端区4的宽度的情形。
一般情况下，终端区II包括多个沟槽栅，本发明中，可以是其中一部分终端区沟槽结构4底部连接有所述P型掺杂结构，另一部分没有连接所述P型掺杂结构。本实施例中，优选为所有终端区沟槽结构4底部均连接有所述P型掺杂结构5，如图1所示，可以尽可能地提升终端区的耐压能力。
实施例二
本实施例与实施例一采用基本相同的技术方案，不同之处在于，实施例一中，元胞区沟槽结构采用常规沟槽栅结构，而本实施例中，所述元胞区沟槽结构采用分裂栅结构。
请参阅图2，显示为本实施例中沟槽MOSFET结构的剖视图，包括N型重掺杂衬底1及形成于所述N型重掺杂衬底1上的N型轻掺杂外延层2；所述N型轻掺杂外延层2中形成有若干元胞区沟槽结构3及若干终端区沟槽结构4，其中：至少一个终端区沟槽结构4底部连接有P型掺杂结构5。
如图2所示，所述元胞区沟槽结构3为分裂栅，包括屏蔽栅33及形成于所述屏蔽栅33上方的控制栅34，所述屏蔽栅33与所述控制栅34之间通过绝缘层35隔离。另外，所述绝缘层35的一部分作为所述屏蔽栅33的沟槽氧化层(未标号)，一部分作为所述控制栅34的栅氧化层。
本实例中，沟槽MOSFET结构其余部分与实施例一基本相同，具体结构不再赘述。
由于而本实施例的沟槽MOSFET结构中，所述元胞区沟槽结构采用耐压能力更高的分裂栅结构，因此，沟槽MOSFET结构的整体耐压能力更高。
实施例三
本发明的沟槽MOSFET结构的一种制作方法如下，至少包括以下步骤：
首先请参阅图3，执行步骤S1：提供一N型重掺杂衬底1，在所述N型重掺杂衬底1上外延第一N型轻掺杂层21。
所述N型重掺杂衬底1作为沟槽MOSFET结构的漏区，所述N型轻掺杂外延层1作为沟槽MOSFET结构的漂移区的一部分。
然后请参阅图4及图5，执行步骤S2：进行P型离子注入，在所述第一N轻掺杂层21上部形成至少一个P型掺杂结构5；所述P型掺杂结构5与未来形成终端区沟槽结构的位置相对应。
具体的，如图4所示，首先在所述第一N型轻掺杂层21表面形成一掩膜层6，并在所述掩膜层6中形成至少一个开口7，所述开口7的位置与未来形成终端区沟槽结构的位置相对应。所述掩膜层6包括但不限于光刻胶，通过光刻、显影等常规半导体工艺在所述掩膜层6中形成所述开口7。
如图5所示，然后进行P离子注入，由于所述开口7周围被所述掩膜层6所阻挡，因此仅在所述开口7区域的第一N型轻掺杂层21上部形成所述P型掺杂结构5。本实施例中，进行P型离子注入后无需推阱。
需要指出的是，所述开口7的位置与未来形成终端区沟槽结构的位置相对应，但并非所有未来形成终端区沟槽结构的位置均需要形成所述开口7，即可以仅在部分未来形成终端区沟槽结构的位置形成所述开口7，也可以在所有未来形成终端区沟槽结构的位置形成所述开口7。
另外，所述开口7的宽度优选为小于或等于所述终端区沟槽结构的宽度。
再请参阅图6及图1，执行步骤S3：在所述第一N型轻掺杂层21表面外延第二N型轻掺杂层22，并在所述第二N型轻掺杂层22中形成若干元胞区沟槽结构3及终端区沟槽结构4，所述终端区沟槽结构4底部与所述P型掺杂结构5连接。
具体的，所述第一N型轻掺杂层21与所述第二N型轻掺杂层22的浓度可以相同，也可以不同。所述第一N型轻掺杂层21与所述第二N型轻掺杂层22共同作为N型轻掺杂外延层，作为沟槽MOSFET结构的漂移区。
具体的，如图6所示，首先在所述第二N型轻掺杂层22中形成若干沟槽8；如图1所示，然后在位于终端区II的沟槽内依次沉积沟槽氧化层41及多晶硅层42，得到所述终端区沟槽结构4；所述沟槽氧化层41的厚度范围是2000～6000埃。
所述沟槽氧化层42采用厚氧化层，可以提高终端区的耐压能力。由于所述终端区沟槽结构4底部连接有P型掺杂结构5，所述P型掺杂结构5能够降低其所在区域的N型掺杂浓度，从而增大器件工作时终端区沟槽结构4表面的耗尽程度，有助于提升中压MOSFET(＞150V)终端区的耐压能力。
由于所述开口7的宽度小于或等于所述终端区沟槽结构4的宽度，相应的，所述P型掺杂结构5的宽度也小于或等于所述终端区沟槽结构4的宽度，图1显示的为所述P型掺杂结构5的宽度略小于所述终端区4的宽度的情形。
此外，图1中显示的为所述元胞区沟槽结构3为普通沟槽栅的情形，包括形成于沟槽内表面的栅氧化层31及填充于沟槽内的多晶硅层32。当然，所述元胞区沟槽结构3也可以采用其它形式，如为分裂栅，如图2所示，所述元胞区沟槽结构3包括屏蔽栅33及形成于所述屏蔽栅33上方的控制栅34，所述屏蔽栅33与所述控制栅34之间通过绝缘层35隔离。普通沟槽栅及分裂栅的制作方法为本领域技术人员所熟知，此处不再赘述。
形成所述元胞区沟槽结构3及终端区沟槽结构4之后，采用常规工艺继续制作沟槽MOSFET结构的沟道区、源区、栅极金属线、源极金属线等，得到最终的沟槽MOSFET结构。当然，上述步骤的顺序可根据实际需要进行灵活调整，此处不应过分限制本发明的保护范围。
本发明的沟槽MOSFET结构的制作方法与CMOS工艺兼容，工艺步骤简单易行，可以制作出性能优异的耐高压沟槽MOSFET结构。
综上所述，本发明的沟槽MOSFET结构及其制作方法，具有以下有益效果：(1)本发明通过在终端区沟槽结构底部形成P型掺杂结构，所述P型掺杂结构能够降低其所在区域的N型掺杂浓度，从而增大器件工作时该区域的耗尽程度，有助于提升中压MOSFET(＞150V)终端区的耐压能力；(2)终端区沟槽结构的沟槽氧化层采用厚氧化层(2000～6000埃)，可以进一步提高终端区耐压能力；(3)元胞区沟槽结构既可采用常规的沟槽栅结构，也可以采用耐压能力更高的分裂栅结构，从而满足不同的性能要求。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种沟槽MOSFET结构，包括N型重掺杂衬底及形成于所述N型重掺杂衬底上的N型轻掺杂外延层；所述N型轻掺杂外延层中形成有若干元胞区沟槽结构及若干终端区沟槽结构，其特征在于：至少一个终端区沟槽结构底部连接有P型掺杂结构。
2.根据权利要求1所述的沟槽MOSFET结构，其特征在于：所有终端区沟槽结构底部均连接有P型掺杂结构。
3.根据权利要求1所述的沟槽MOSFET结构，其特征在于：所述终端区沟槽结构包括形成于沟槽内表面的沟槽氧化层及填充于沟槽内的多晶硅层。
4.根据权利要求3所述的沟槽MOSFET结构，其特征在于：所述元胞区沟槽结构包括形成于沟槽内表面的栅氧化层及填充于沟槽内的多晶硅层。
5.根据权利要求3所述的沟槽MOSFET结构，其特征在于：所述元胞区沟槽结构为分裂栅，包括屏蔽栅及形成于所述屏蔽栅上方的控制栅，所述屏蔽栅与所述控制栅之间通过绝缘层隔离。
6.根据权利要求1所述的沟槽MOSFET结构，其特征在于：所述N型轻掺杂外延层包括第一N型轻掺杂层及第二N型轻掺杂层，其中，所述P型掺杂结构形成于所述第一N型轻掺杂层中，从所述第一N型轻掺杂层上表面往下延伸预设距离；所述终端区沟槽结构形成于所述第二轻掺杂层中，从所述第二N型轻掺杂层上表面往下延伸至所述第一N型轻掺杂层上表面。
7.根据权利要求6所述的沟槽MOSFET结构，其特征在于：所述第一N型轻掺杂层的掺杂浓度大于或等于所述第二N型轻掺杂层的掺杂浓度，或所述第一N型轻掺杂层的掺杂浓度小于所述第二N型轻掺杂层的掺杂浓度。
8.一种沟槽MOSFET结构的制作方法，其特征在于，至少包括以下步骤：
S1：提供一N型重掺杂衬底，在所述N型重掺杂衬底上外延第一N型轻掺杂层；
S2：进行P型离子注入，在所述第一N轻掺杂层上部形成至少一个P型掺杂结构；所述P型掺杂结构与未来形成终端区沟槽结构的位置相对应；
S3：在所述第一N型轻掺杂层表面外延第二N型轻掺杂层，并在所述第二N型轻掺杂层中形成若干元胞区沟槽结构及终端区沟槽结构，所述终端区沟槽结构底部与所述P型掺杂结构连接。
9.根据权利要求8所述的沟槽MOSFET结构的制作方法，其特征在于：于所述步骤S2中，首先在所述第一N型轻掺杂层表面形成一掩膜层，并在所述掩膜层中形成至少一个开口，所述开口的位置与未来形成终端区沟槽结构的位置相对应；然后进行P离子注入，在所述开口区域形成所述P型掺杂结构。
10.根据权利要求9所述的沟槽MOSFET结构的制作方法，其特征在于：所述开口的宽度小于或等于所述终端区沟槽结构的宽度。
11.根据权利要求8所述的沟槽MOSFET结构的制作方法，其特征在于：于所述步骤S3中，首先在所述第二N型轻掺杂层中形成若干沟槽，然后在位于终端区的沟槽内依次沉积沟槽氧化层及多晶硅层，得到所述终端区沟槽结构；所述沟槽氧化层的厚度范围是2000～6000埃。
12.根据权利要求8所述的沟槽MOSFET结构的制作方法，其特征在于：所述元胞区沟槽结构为分裂栅，包括屏蔽栅及形成于所述屏蔽栅上方的控制栅，所述屏蔽栅与所述控制栅之间通过绝缘层隔离。
CN201510036951.9A 2015-01-23 2015-01-23 一种沟槽mosfet结构及其制作方法 Active CN104617147B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510036951.9A CN104617147B (zh) 2015-01-23 2015-01-23 一种沟槽mosfet结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510036951.9A CN104617147B (zh) 2015-01-23 2015-01-23 一种沟槽mosfet结构及其制作方法

Publications (2)

Publication Number Publication Date
CN104617147A true CN104617147A (zh) 2015-05-13
CN104617147B CN104617147B (zh) 2019-02-26

Family

ID=53151505

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510036951.9A Active CN104617147B (zh) 2015-01-23 2015-01-23 一种沟槽mosfet结构及其制作方法

Country Status (1)

Country Link
CN (1) CN104617147B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799602A (zh) * 2017-10-24 2018-03-13 贵州芯长征科技有限公司 能节省终端面积的屏蔽栅mosfet器件及其制备方法
CN113937149A (zh) * 2020-07-13 2022-01-14 苏州东微半导体股份有限公司 半导体功率器件的终端结构及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0813250A2 (en) * 1996-06-13 1997-12-17 Plessey Semiconductors Limited Trench semiconductor device
CN101385148A (zh) * 2006-03-10 2009-03-11 万国半导体股份有限公司 用肖特基源极触点实施的隔离栅极沟槽式金属氧化物半导体场效应晶体管记忆胞
CN102074561A (zh) * 2009-11-24 2011-05-25 力士科技股份有限公司 一种沟槽金属氧化物半导体场效应管及其制造方法
CN102318045A (zh) * 2008-02-14 2012-01-11 马克斯半导体股份有限公司 改良式击穿电压的边缘端点
CN102637595A (zh) * 2011-02-15 2012-08-15 陈自雄 沟槽式肖特基二极管及其制作方法
CN204424263U (zh) * 2015-01-23 2015-06-24 无锡同方微电子有限公司 一种沟槽mosfet结构

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0813250A2 (en) * 1996-06-13 1997-12-17 Plessey Semiconductors Limited Trench semiconductor device
CN101385148A (zh) * 2006-03-10 2009-03-11 万国半导体股份有限公司 用肖特基源极触点实施的隔离栅极沟槽式金属氧化物半导体场效应晶体管记忆胞
CN102318045A (zh) * 2008-02-14 2012-01-11 马克斯半导体股份有限公司 改良式击穿电压的边缘端点
CN102074561A (zh) * 2009-11-24 2011-05-25 力士科技股份有限公司 一种沟槽金属氧化物半导体场效应管及其制造方法
CN102637595A (zh) * 2011-02-15 2012-08-15 陈自雄 沟槽式肖特基二极管及其制作方法
CN204424263U (zh) * 2015-01-23 2015-06-24 无锡同方微电子有限公司 一种沟槽mosfet结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107799602A (zh) * 2017-10-24 2018-03-13 贵州芯长征科技有限公司 能节省终端面积的屏蔽栅mosfet器件及其制备方法
CN113937149A (zh) * 2020-07-13 2022-01-14 苏州东微半导体股份有限公司 半导体功率器件的终端结构及其制造方法
WO2022011834A1 (zh) * 2020-07-13 2022-01-20 苏州东微半导体有限公司 半导体功率器件的终端结构及其制造方法

Also Published As

Publication number Publication date
CN104617147B (zh) 2019-02-26

Similar Documents

Publication Publication Date Title
CN202695453U (zh) 一种横向晶体管
US11004971B2 (en) LDMOS transistor with gate structure having alternating regions of wider and narrower spacing to a body region
CN102169903A (zh) Ldmos器件
CN105070759A (zh) Nldmos器件及其制造方法
CN108400168B (zh) Ldmos器件及其制造方法
CN103855208A (zh) 一种高压ldmos集成器件
CN104617147A (zh) 一种沟槽mosfet结构及其制作方法
CN104638011A (zh) 一种沟槽mosfet器件及其制作方法
CN104779296A (zh) 一种非对称超结mosfet结构及其制作方法
CN204424263U (zh) 一种沟槽mosfet结构
CN111223931B (zh) 沟槽mosfet及其制造方法
CN112909093B (zh) 半导体器件
CN213958962U (zh) 屏蔽栅功率器件的版图结构
CN204361105U (zh) 一种沟槽mosfet器件
CN210156383U (zh) 一种超结功率半导体器件
CN103280455B (zh) 横向扩散型低导通电阻mos器件
CN102569404B (zh) 低导通电阻的横向扩散mos半导体器件
CN102903752B (zh) 高压元件及其制造方法
CN103996708B (zh) 高电压半导体元件及其制造方法
CN203242638U (zh) 横向扩散型低导通电阻mos器件
CN115472495B (zh) 一种功率芯片终结区的制备方法及功率芯片的制备方法
CN210015858U (zh) 超结器件结构
WO2023125145A1 (zh) 具有结型场板的dmos器件及其制造方法
CN219800851U (zh) 一种实现低导通电阻的n沟道增强型mosfet器件
CN103872112A (zh) 半导体结构及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 214135 D2 four, China International Innovation Network, China sensor network, No. 200 Linghu Avenue, new Wu District, Wuxi, Jiangsu.

Patentee after: Wuxi violet Micro Electronics Co., Ltd.

Address before: 214000 Second Floor, G8 International Innovation Park, China Sensor Network, 200 Linghu Avenue, Wuxi New District, Jiangsu Province

Patentee before: WUXI TONGFANG MICROELECTRONICS CO., LTD.