CN115472495B - 一种功率芯片终结区的制备方法及功率芯片的制备方法 - Google Patents

一种功率芯片终结区的制备方法及功率芯片的制备方法 Download PDF

Info

Publication number
CN115472495B
CN115472495B CN202210864614.9A CN202210864614A CN115472495B CN 115472495 B CN115472495 B CN 115472495B CN 202210864614 A CN202210864614 A CN 202210864614A CN 115472495 B CN115472495 B CN 115472495B
Authority
CN
China
Prior art keywords
type
ring
forming
field oxide
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210864614.9A
Other languages
English (en)
Other versions
CN115472495A (zh
Inventor
杨绍明
张庆雷
王波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Linzhong Electronic Technology Co ltd
Original Assignee
Shanghai Linzhong Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Linzhong Electronic Technology Co ltd filed Critical Shanghai Linzhong Electronic Technology Co ltd
Priority to CN202210864614.9A priority Critical patent/CN115472495B/zh
Publication of CN115472495A publication Critical patent/CN115472495A/zh
Application granted granted Critical
Publication of CN115472495B publication Critical patent/CN115472495B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种功率芯片终结区的制备及功率芯片的制备方法，终结区的制备方法包括以下步骤：提供一N型衬底；于所述N型衬底上形成一P+接地环；在所述N型衬底对应终结区位置对应形成一场氧化层；在未形成所述场氧化层位置依次形成P型环，所述P型环之间保持间隔设置。其技术方案的有益效果在于，P+接地环决定边角的第一个电场强度,可藉由第一个P型环P+接地环来调整的电场强度,可减少器件的对于满足崩溃电压增加场版结构带来的成本上升问题。

Description

一种功率芯片终结区的制备方法及功率芯片的制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种功率芯片终结区的制备方法及功率芯片的制备方法。
背景技术
绝缘栅双极型晶体管(IGBT)是一种MOS场效应与双极型晶体管复合的新型电力电子器件。它不但具有MOSFET输入电阻大、易于驱动、控制简单的优点；又具有双极型晶体管导通压降低、通态电流大的优点。在导通状态时，主要由元胞区传导电流；当阻断关闭时，器件需承受一定的耐压，其耐压能力取决于器件内部的电场分布在高电场尖峰发生累増崩溃的位置。现已成为现代电力电子电路中的核心元器件之一，广泛应用于交通、能源、工业、家用电器等领域。IGBT大部分的应用场景都是应用在大功率大电流下，很多时候需要多颗芯片并联，所以对参数的一致性要求很高。
然而，整个芯片的结构包含元胞区与终结区两个部分,在器件元胞区的设计规则是器件本身元胞区是在二维方向上重复组成的平面，但其元胞区的边失去其对称性，所以需要有终结区结构来消散其器件关断跨压承受的电场分布，使器件达到额定耐压需求。因此在器件的设计上需要注意电场在其元胞内部与终结区边界的分布,基于这一考虑目前现今技术主要终结区结构有:场版结构(Field Plate),浮动环(Floating Ring),接面边界延伸(Junction Termination Extension)和降低表面电场结构(ReSURF)，其主要就是将边界的接面空乏区尽可能的向外延伸,以达到边缘的崩溃电压值。但是这种设计方式对于额定电压较小的器件尚可应对，对额定电压更高的器件，使器件需要更长的终结区承受电场分布，进一步使芯片面积增大使成本会更高。
发明内容
针对现有技术中终结区存在的上述问题，现提供一种旨在大功率器件中提升终结区耐压的功率芯片终结区的制备方法。
本发明的另一目的在于提供一种大功率器件中提升终结区耐压的功率器件的制备方法。
具体技术方案如下：
一种功率芯片终结区的制备方法，其中，包括以下步骤：
提供一N型衬底；
于所述N型衬底上形成一P+接地环；
在所述N型衬底对应终结区位置对应形成一场氧化层；
在所述N型衬底上依次形成P型环，所述P型环在未形成所述场氧化层位置所述P型环之间保持间隔设置。
优选的，所述P型环包括表面线性P型环，所述表面线性P型环的制备方法包括：
提供一第一光罩，所述第一光罩对应所述P+接地环及所述P型环的形成位置开设有通槽；
植入第一预定剂量的P型离子，以在所述N型衬底上分别形成所述P+接地环及所述表面线性P型环。
优选的，所述终结区与元胞区之间的第一个P+接地环，所述第一个P+接地环在所述第一个在终结区的边角区与平边区的交汇处。
优选的，形成所述P+接地环的方法包括：
确定P+接地环域的第一位置；
采用第二光罩暴露所述第一位置；
对暴露的所述第一位置植入预定剂量的P型离子。
优选的，所述P型环包括埋入线性P型环，所述埋入线性P型环的制备方法包括：
提供一第三光罩，所述第三光罩对应所述P型环的形成位置开设有通槽；
注入第二预定剂量的P型离子；
继续通过第四光罩植入预定剂量的砷离子，以在所述N型衬底上分别形成所述埋入线性P型环。
优选的，形成所述场氧化层的方法包括：
确定场氧化层的第二位置；
采用第五光罩暴露所述第二位置；
对暴露的所述第二位置进行刻蚀形成第一沟槽；
于所述第一沟槽内沉积形成所述场氧化层。
优选的，所述P型离子的植入剂量在：boron/100KeV/4.0-8.0E14cm-2。
优选的，所述P型离子的植入剂量在：boron/100-360KeV/1.0-4.0E14cm-2。
还包括一种功率芯片的制备方法，其中，包括以下步骤：
提供一N型衬底；
于所述N型衬底上形成一P+接地环；
在所述N型衬底对应终结区位置对应形成一场氧化层；
对应所述场氧化层位置依次形成P型环，所述P型环之间保持间隔设置；
继续在所述衬底的顶部形成复晶硅层；
在所述衬底的底部背向所述复晶硅层的一面依次形成截止层及P型层；
继续在所述复晶硅层上进行金属层布局。
上述技术方案具有如下优点或有益效果：
P+接地环决定边角的第一个电场强度,可藉由第一个P型环P+接地环来调整的电场强度,如图10所示，使其设计可以使用较大的曲率,避开弯角造成的电力线拥挤使电场强度增大(P+接地环是等位环,所以要用大的区率半径,具体可通过把P型线性环位置拉开,面积变大,崩溃电压就变大.E*X＝V),因为大部分在弯角造成电压击穿完时,都以増加弯角弧度减少电场强度或是拉大终结区P型环的间距增加崩溃电压值，会増加芯片成本上升，但是此方式不需要再加P+接地环可以藉由在弯角P型环的浓度与光罩调整,増加P+浓度与间隔设计方式优化电场强度。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为本发明一种功率芯片终结区的制备方法实施例的流程示意图；
图2-5为本发明一种功率芯片终结区的制备方法实施例形成表面线性P型环的制程方法对应的结构示意图；
图5-8为本发明一种功率芯片终结区的制备方法实施例形成埋入线性P型环的制备方法对应的结构示意图；
图9为本发明一种功率芯片终结区的制备方法实施例中，关于终结区B与元胞区A的结构示意图；
图10为本发明一种功率芯片终结区的制备方法实施例中，关于边角区设计的仿真示意图。
附图标记表示：
1、衬底；2、P+接地环；3、场氧化层；61、表面线性P型环；62、埋入线性P型环。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
如图1所示，一种功率芯片终结区的制备方法首选的实施例，包括以下步骤：
包括以下步骤：
提供一N型衬底1；
于所述N型衬底1上形成一P+接地环；
在所述N型衬底1对应终结区位置对应形成一场氧化层3；
在所述N型衬底1上依次形成P型环，所述P型环在未形成所述场氧化层3位置所述P型环之间保持间隔设置。
功率半导体器件(Power semiconductor device)包括平面栅/沟槽栅MOSFET晶体管、绝缘栅双极晶体管(IGBT)、整流管与同步整流管等。这些半导体器件芯片(Die)以IGBT芯片之功能分为有源区、栅极区及场终结区三个部分。有源区和栅极区又称元胞区是芯片的功能区域，主要影响芯片的电压与电流相关参数等，如：导通电压、门极电压、开关与短路特性等。目前技术的场终结区是芯片的边缘区域主要普遍采用场限环(field limitingrings，FLRs)与场板(field plates，FPs)相结合的终端结构提供连接和沟道截止的无源区，主要使有源区周围的电场最小化并不用于传导电流，一般通过增大场限环个数、宽度以及场板的长度，即可提高器件耐压能力。另有，为了提高芯片高温性能，采用半绝缘材料如：掺氧半绝缘多晶硅(semi-insulating polycrystalline silicon，SIPOS)提高芯片的高温耐压性能有效阻挡离子对器件的污染，提高器件的可靠性。
现有技术中，设计具有比有源区更高的击穿电压能力的场终止区大都是选择合适的环宽、个数及场板的长度决定。但是，器件耐压能力与环数、环宽和场板长度之间存在非线性关系，其值随着器件额定电压越大，所需的场终止区耐压宽度必然增大，因此如何设计一个优化的终结区结构又可以提高抗离子能力是一大技术难点。
本申请正式为了应对器件额定电压越来越大，场终止区耐压宽度必然增大，进一步使器件越做越大成本上升的问题。其通过设置的P型环，增加P区域可空乏区域，所以可以缩短距离，进一步地在P型环的上方设置N离子层，N离子层可以有效地达到抑制硅/氧化层的界面电荷与移动离子能力等会造成崩溃电压下降。
在一种较优的实施方式中，P型环6在终结区在两个场氧化层3中间露出的硅表面内呈线性设置。
在一种较优的实施方式中，所述终结区B与元胞区A之间的第一个P+接地环，所述第一个P+接地环在所述第一个在终结区的边角区与平边区的交汇处。在本实施例中，边角区P+与平边区P+，因为曲率半径造成弯角电力线密集电场强度变更高,通过改进加大边角区P+以扩大曲率半径减小电场强度,配合与线性P型环6调整优化边角区电场强。现有的处理方式直接平区设计延伸到边角区,这就是目前常发生终结区失效点在边角区的交界处或是边角区上。
在一种较优的实施方式中，所述P型环包括表面线性P型环61，所述表面线性P型环61的制备方法包括：
提供一第一光罩，所述第一光罩对应所述P+接地环及所述P型环的形成位置开设有通槽；
植入第一预定剂量的P型离子，以在所述N型衬底上分别形成所述P+接地环及所述表面线性P型环61。
在一种较优的实施方式中，形成P+接地环的方法包括：确定P+接地环域的第一位置；采用光罩一暴露第一位置；对暴露的第一位置植入预定剂量的P型离子。优选的，P型离子的植入剂量在：boron/100KeV/4.0-8.0E14cm-2。
在一种较优的实施方式中，形成场氧化层3的方法包括：确定场氧化层3的第二位置；采用第五光罩暴露第二位置；对暴露的第二位置进行刻蚀形成第一沟槽；
于第一沟槽内沉积形成场氧化层3。在本实施例中，形成的第一沟槽可采用LOCOSFOX的制程工艺。
在一种较优的实施方式中，所述P型环包括埋入线性P型环62，所述埋入线性P型环62的制备方法包括：
先制备P+接地环；
制备P+接地环后，继续提供一第三光罩，所述第三光罩对应所述P型环的形成位置开设有通槽；
注入第二预定剂量的P型离子；
继续通过第四光罩植入预定剂量的砷离子，以在所述N型衬底上分别形成所述埋入线性P型环62。
其中，第二预定剂量大于第一预定剂量，在制备埋入线性P型环62时注入的PP型离子的植入剂量在：boron/360KeV/4.0-8.0E14cm-2。而在制备表面线性P型环61是注入P型离子的植入剂量在：boron/100KeV/4.0-8.0E14cm-2，制备表面线性P型环61的较为突出的优点是，仅使用一个光罩，同时形成所述P+接地环及所述表面线性P型环61，相比埋入式节省一个光罩的使用。
对应两种P型环的制备方法进行说明：
实施例一
S11、提供一N型衬底1；
S12、提供一第一光罩，所述第一光罩对应所述P+接地环及所述P型环的形成位置开设有通槽；
S13、植入第一预定剂量的P型离子，以在所述N型衬底上分别形成所述P+接地环及所述表面线性P型环61；
S14、在所述N型衬底1对应终结区位置对应形成一场氧化层3；
S15、所述P型环在未形成所述场氧化层3位置所述P型环之间保持间隔设置。
实施例二
S21、提供一N型衬底1；
S22、于所述N型衬底1上形成一P+接地环；
S23、在所述N型衬底1对应终结区位置对应形成一场氧化层3；
S24、继续提供一第三光罩，所述第三光罩对应所述P型环的形成位置开设有通槽；
S25、注入第二预定剂量的P型离子；
S26、继续通过第四光罩植入预定剂量的砷离子，以在所述N型衬底上分别形成所述埋入线性P型环62。
如图前面箭头处就是开始位置,蓝色代表平区,红色3D就是边角,所以要放宽间隔,在边角区域,才可以达到崩溃电压值.只要把P型线性环位置拉开,面积变大,崩溃电压就变大.E*X＝V
本发明的技术方总共还包括一种功率芯片的制备方法的实施例，其中，包括以下步骤：
提供一N型衬底1；
于N型衬底1上形成一P+接地环；
在N型衬底1对应终结区位置对应形成一场氧化层3；
对应场氧化层3位置依次形成P型环，P型环之间保持间隔设置
继续在衬底1的顶部(STI或是LOCOS场氧化层3上方)形成复晶硅层，其目的是为了将在线性P型环61上的电场强度峰值,因为复晶场板的效果将电场尖峰引到场氧化层3进而降低直接跨压在P型环61上结构布局设计的终结环的电场强度更低；
在衬底1的底部背向复晶硅层的一面依次形成截止层及P型层；
继续在复晶硅层上进行金属层布局。
在本实施例中，终结区的制备工艺在上述的终结区的制备工艺中已做详细阐述，此处不再赘述；需要说明的是，P型环之后的制备工艺为现有的常规制备工艺，不做较为详细的展开。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (7)

1.一种功率芯片终结区的制备方法，其特征在于，包括以下步骤：
提供一N型衬底；
于所述N型衬底上形成一P+ 接地环；
在所述N型衬底对应终结区位置对应形成一场氧化层；
在所述N型衬底上依次形成P型环，所述P型环在未形成所述场氧化层位置所述P型环之间保持间隔设置；
所述终结区与元胞区之间的第一个P+ 接地环，所述第一个P+ 接地环在所述第一个在终结区的边角区与平边区的交汇处；所述P型环包括表面线性P型环，所述表面线性P型环的制备方法包括：
提供一第一光罩，所述第一光罩对应所述P+ 接地环及所述P型环的形成位置开设有通槽,
植入第一预定剂量的P型离子，以在所述N型衬底上分别形成所述P+ 接地环及所述表面线性P型环。
2.根据权利要求1所述的制备方法，其特征在于，形成所述P+ 接地环的方法包括：
确定P+ 接地环域的第一位置；
采用第二光罩暴露所述第一位置；
对暴露的所述第一位置植入预定剂量的P型离子。
3.根据权利要求2所述的制备方法，其特征在于，所述P型环包括埋入线性P型环，所述埋入线性P型环的制备方法包括：
提供一第三光罩，所述第三光罩对应所述P型环的形成位置开设有通槽；
注入第二预定剂量的P型离子；
继续通过第四光罩植入预定剂量的砷离子，以在所述N型衬底上分别形成所述埋入线性P型环。
4.根据权利要求1所述的制备方法，其特征在于，形成所述场氧化层的方法包括：
确定场氧化层的第二位置；
采用第五光罩暴露所述第二位置；
对暴露的所述第二位置进行刻蚀形成第一沟槽；
于所述第一沟槽内沉积形成所述场氧化层。
5.根据权利要求2所述的制备方法，其特征在于，所述P型离子的植入剂量在：boron /100KeV /4.0-8.0E14cm-2。
6.根据权利要求4所述的制备方法，其特征在于，所述P型离子的植入剂量在：boron /100-360KeV /1.0-4.0E14cm-2。
7.一种功率芯片的制备方法，其特征在于，包括以下步骤：
提供一N型衬底；
于所述N型衬底上形成一P+ 接地环；
在所述N型衬底对应终结区位置对应形成一场氧化层；
对应所述场氧化层位置依次形成P型环，所述P型环之间保持间隔设置；
继续在所述衬底的顶部形成复晶硅层；
在所述衬底的底部背向所述复晶硅层的一面依次形成截止层及P型层；
继续在所述复晶硅层上进行金属层布局。
CN202210864614.9A 2022-07-21 2022-07-21 一种功率芯片终结区的制备方法及功率芯片的制备方法 Active CN115472495B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210864614.9A CN115472495B (zh) 2022-07-21 2022-07-21 一种功率芯片终结区的制备方法及功率芯片的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210864614.9A CN115472495B (zh) 2022-07-21 2022-07-21 一种功率芯片终结区的制备方法及功率芯片的制备方法

Publications (2)

Publication Number Publication Date
CN115472495A CN115472495A (zh) 2022-12-13
CN115472495B true CN115472495B (zh) 2024-05-31

Family

ID=84367847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210864614.9A Active CN115472495B (zh) 2022-07-21 2022-07-21 一种功率芯片终结区的制备方法及功率芯片的制备方法

Country Status (1)

Country Link
CN (1) CN115472495B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016562A (ja) * 2006-07-04 2008-01-24 Rohm Co Ltd 半導体装置
CN104103691A (zh) * 2013-04-15 2014-10-15 英飞凌科技奥地利有限公司 具有补偿区的半导体器件
CN104465773A (zh) * 2014-11-10 2015-03-25 深圳深爱半导体股份有限公司 金属氧化物半导体场效应管的终端结构及其制造方法
WO2015062411A1 (zh) * 2013-10-30 2015-05-07 无锡华润上华半导体有限公司 高压半导体器件、高压半导体器件终端及其制造方法
CN104934469A (zh) * 2014-03-18 2015-09-23 国家电网公司 一种igbt终端结构及其制造方法
CN111344866A (zh) * 2017-09-14 2020-06-26 株式会社电装 半导体装置及其制造方法
CN113394264A (zh) * 2020-03-12 2021-09-14 珠海格力电器股份有限公司 一种平电场沟槽半导体芯片终端结构及其制备方法
EP3951841A1 (en) * 2020-08-07 2022-02-09 Hitachi Energy Switzerland AG Power semiconductor devices with edge termination and method of manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7737469B2 (en) * 2006-05-16 2010-06-15 Kabushiki Kaisha Toshiba Semiconductor device having superjunction structure formed of p-type and n-type pillar regions

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016562A (ja) * 2006-07-04 2008-01-24 Rohm Co Ltd 半導体装置
CN104103691A (zh) * 2013-04-15 2014-10-15 英飞凌科技奥地利有限公司 具有补偿区的半导体器件
WO2015062411A1 (zh) * 2013-10-30 2015-05-07 无锡华润上华半导体有限公司 高压半导体器件、高压半导体器件终端及其制造方法
CN104934469A (zh) * 2014-03-18 2015-09-23 国家电网公司 一种igbt终端结构及其制造方法
CN104465773A (zh) * 2014-11-10 2015-03-25 深圳深爱半导体股份有限公司 金属氧化物半导体场效应管的终端结构及其制造方法
CN111344866A (zh) * 2017-09-14 2020-06-26 株式会社电装 半导体装置及其制造方法
CN113394264A (zh) * 2020-03-12 2021-09-14 珠海格力电器股份有限公司 一种平电场沟槽半导体芯片终端结构及其制备方法
EP3951841A1 (en) * 2020-08-07 2022-02-09 Hitachi Energy Switzerland AG Power semiconductor devices with edge termination and method of manufacturing the same

Also Published As

Publication number Publication date
CN115472495A (zh) 2022-12-13

Similar Documents

Publication Publication Date Title
CN101461065B (zh) 具有改进的边缘终端的功率器件
CN110556388B (zh) 一种可集成功率半导体器件及其制造方法
US10861965B2 (en) Power MOSFET with an integrated pseudo-Schottky diode in source contact trench
CN102184944B (zh) 一种横向功率器件的结终端结构
EP3465761A1 (en) Electric field shielding in silicon carbide metal-oxide-semiconductor (mos) devices having an optimization layer
US11888022B2 (en) SOI lateral homogenization field high voltage power semiconductor device, manufacturing method and application thereof
CN108682624B (zh) 一种具有复合栅的igbt芯片制作方法
CN112117332A (zh) Ldmos器件及工艺方法
KR20140124950A (ko) 반도체 전력소자
CN114050187A (zh) 一种低特征导通电阻的集成型沟槽栅功率半导体晶体管
CN116469910A (zh) 一种igbt器件
CN106158927B (zh) 一种优化开关特性的超结半导体器件及制造方法
CN102263125A (zh) 一种横向扩散金属氧化物功率mos器件
CN115472495B (zh) 一种功率芯片终结区的制备方法及功率芯片的制备方法
CN110212026A (zh) 超结mos器件结构及其制备方法
CN115547838A (zh) 金属氧化物半导体器件的制备方法及器件
CN115498013B (zh) 一种功率芯片终结区的制备方法、终结区的结构及功率芯片
TWI740719B (zh) 高壓半導體裝置
CN113410299B (zh) 一种高耐压的n沟道LDMOS器件及其制备方法
CN112349769A (zh) 改善雪崩能力的超结终端结构及制造方法
WO2021030490A1 (en) High density power device with selectively shielded recessed field plate
CN107863378B (zh) 超结mos器件及其制造方法
CN112002751A (zh) 碳化硅vdmosfet器件的元胞结构、其制备方法及碳化硅vdmosfet器件
CN114649407B (zh) 一种igbt器件结构
CN113410300B (zh) 一种高耐压的p沟道LDMOS器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant