CN1426098A - 监测自行对准硅化物残留的测试窗结构 - Google Patents

监测自行对准硅化物残留的测试窗结构 Download PDF

Info

Publication number
CN1426098A
CN1426098A CN02146221A CN02146221A CN1426098A CN 1426098 A CN1426098 A CN 1426098A CN 02146221 A CN02146221 A CN 02146221A CN 02146221 A CN02146221 A CN 02146221A CN 1426098 A CN1426098 A CN 1426098A
Authority
CN
China
Prior art keywords
zone
polysilicon lines
testing window
diffusion zone
window structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02146221A
Other languages
English (en)
Inventor
林政男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of CN1426098A publication Critical patent/CN1426098A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种监测自行对准硅化物残留的测试窗结构，该测试窗结构包含有一硅基底；复数列扩散区域互相平行设置于该硅基底表面；复数行多晶硅线，横跨于该复数列扩散区域上，且该复数行多晶硅线将该复数列扩散区域区隔出复数个接触洞区域，其中各该接触洞区域皆包含有一离子井；一介电层覆盖该复数行多晶硅线以及该复数列扩散区域上；以及复数列金属测试指，接近正交于该复数行多晶硅线，设置于该介电层上，且各该金属测试指经由一接触插塞与各该离子井电连接；因本发明具有三层结构的设计，因此能够灵敏的测出单边金属物残留衍生漏电流，尤其对于金属硅化物后清洗制程的清洗效果能有较好的评估。

Description

监测自行对准硅化物残留的测试窗结构
技术领域
本发明涉及半导体这些技术领域，尤其是一种监测自行对准硅化物残留的测试窗(test key)结构，尤指一种高灵敏度的测试窗结构，能够于一晶片可接受度测试(wafer acceptance test，WAT)过程中，侦测出单边多晶硅线侧壁子金属残留衍生(induced)漏电流。
背景技术
在传统的半导体前段制程(front-end-of-line，FEOL)中，自行对准金属硅化物(self-aligned silicide，salicide)制程是一个常被用来降低字元线(word line)/栅极电阻以及源极(source)/漏极(drain)片电阻(sheetresistance)的技术手段。习知自行对准金属硅化物制程大致上包括有下列步骤：(1)全面性地(globally)沉积一金属层，例如钴(cobalt)或钛(titanium)；(2)进行一热制程(通常为快速热制程)，使先前沉积的金属层选择性地与接触到的硅基底或多晶硅栅极反应成金属硅化物；以及(3)进行一后清洗制程，将未反应的金属层洗去。此自行对准金属硅化物制程以及后清洗制程方法可以参考美国专利第6,221,766号以及第5,316,977号，在此不再赘述。
然而，经过清洗制程之后的半导体晶片表面仍然无法保证完全干净，而无金属残留问题。若是清洗制程作的不够彻底，则会在字元线两侧的侧壁子上形成金属残留缺陷，并且导致可能影响整个集成电路运作效能的衍生漏电流(induced leakage current)。随着制程最小线宽发展至次波长(subwavelength)世代(＜0.15微米)，以及线距(spacing)的缩小，金属残留衍生漏电流现象已经无法忽略，有时甚至可能导致整批晶圆报废。因此，为了能够有效评估(assess)金属硅化物制程之后清洗(post-clean)效果，通常会在清洗后进行一所谓的晶片可接受度测试(wafer acceptance test，WAT)。
晶片可接受度测试(WAT)基本上是利用形成于一晶方(die)周边区域(periphery region)的复数个测试窗(test key)进行电性测试。测试窗通常是形成于一切割道(scribe line)上，且每一测试窗用来监测晶圆的特性目的不尽相同，例如栅极电压(threshold voltage)、饱和电流(saturatedcurrent)、栅极氧化层厚度以及漏电流等等。其中用来监测金属硅化物制程后清洗漏电流情形的测试窗构造显示在图1(a)以及图1(b)中。
图1(a)以及图1(b)分别为测试扩散区域上金属残留的测试窗部份布局以及测试多晶硅线侧壁子上金属残留的测试窗部份布局。习知用来监测金属硅化物制程后金属残留衍生漏电流的测试窗至少有两个：第一个，如图1(a)所示，测试扩散区域上金属残留的测试窗包括有复数个交错排列的长条扩散区域12(又可称为扩散测试指(diffusion test finger))形成于硅基底10上，长条扩散区域12之间则为一浅沟绝缘(shallow trench isolation，STI)区域14。部份的长条扩散区域12与A端电路电连接，而剩下的长条扩散区域12则是与B端电压电连接。举例而言，A端通常外接一读出电路(read out circuit)并被提供一1.5伏特的偏压，而B端接地(grounded)。当金属残留16在各长条扩散区域12两侧累积至一程度，使相邻的两扩散区域12导通时，读出电路即可读到一漏电流值。
如图1(b)所示，第二个是测试多晶硅线侧壁子上金属残留的测试窗，其包括有复数个交错排列的长条多晶硅线区域22(又可称为多晶硅测试指(polysilicon test finger))形成于硅基底10上，长条扩散区域22之间则为一浅沟绝缘(STI)区域24。同样地，部份的长条多晶硅线区域22与A′端电路电连接，而剩下的长条多晶硅线区域22则是与B′端电压电连接。举例而言，A′端通常外接一读出电路并被提供一1.5伏特的偏压，而B′端接地(grounded)。当金属残留26在各长条扩散区域22两侧累积至一程度，使相邻的两多晶硅线区域22导通时，读出电路即可读到一漏电流值。
然而，习知测试窗布局结构的缺点是不够灵敏。如前所述，在图1(b)中，唯有当金属残留26在各长条扩散区域22两侧累积至一程度，使相邻的两多晶硅线区域22导通时，与A′端相连接的读出电路才可以读到一漏电流值。如此一来，对于只有单边残留有金属物的情形，习知测试窗结构则无法侦测。
发明内容
因此，本发明的主要目的在于提供一种高灵敏度的测试窗布局结构，用以灵敏监测金属硅化物制程后清洗残留衍生漏电流。
本发明的另一目的在于提供一种测试窗布局，以有效侦测单边残留有金属物的情形。
依据本发明的较佳实施例，本发明一种监测自行对准硅化物(self-aligned silicide，salicide)残留的测试窗(test key)结构包含有：一硅基底，其上至少具有一第一扩散区域以及一第二扩散区域横向设置于该第一扩散区域的一侧；一第一多晶硅线以及一第二多晶硅线，横跨于该第一扩散区域以及该第二扩散区域上，且该第一多晶硅线以及该第二多晶硅线分别于该第一扩散区域区隔出一第一接触洞区域以及于该第二扩散区域区隔出一第二接触洞区域，其中该第一接触洞区域包含有一第一离子井，该第二接触洞区域包含有一第二离子井；至少一介电层覆盖该第一多晶硅线、该第二多晶硅线、该第一扩散区域以及该第二接触洞区域上；以及一第一金属测试指(testfinger)以及一第二金属测试指，接近正交于该第一多晶硅线以及该第二多晶硅线，设置于该介电层上，且该第一金属测试指经由一第一接触插塞与该第一离子井电连接，该第二金属测试指则经由一第二接触插塞与该第二离子井电连接。
其中该第一多晶硅线以及该第二多晶硅线皆具有两接近垂直侧壁以及一侧壁子(spacer)形成于各该侧壁上。
另外，本发明还提出一种测试窗阵列，其包含有：一硅基底；复数列扩散区域互相平行设置于该硅基底表面；复数行多晶硅线，横跨于该复数列扩散区域上，且该复数行多晶硅线将该复数列扩散区域区隔出复数个接触洞区域，其中各该接触洞区域皆包含有一离子井；一介电层覆盖该复数行多晶硅线以及该复数列扩散区域上；以及复数列金属测试指，设置于该介电层上，且各该金属测试指经由一接触插塞与各该离子井电连接。
相较于习知的测试窗结构，本发明由于具有三层结构的设计，因此能够灵敏的测出单边金属物残留衍生漏电流，尤其对于金属硅化物后清洗制程的清洗效果能有较好的评估。
附图说明
图1(a)为测试扩散区域上金属残留的测试窗部份布局；
图1(b)为测试多晶硅线侧壁子上金属残留的测试窗部份布局；
图2为本发明测试窗部份布局的示意图。
图示的符号说明
10硅基底                  12长条扩散区域
14STI区域                 16金属残留
22多晶硅线区域            24 STI区域
26金属残留                100硅基底
102扩散区域               103接触洞区域
104a，b多晶硅线           106a，b金属测试指
108接触插塞               210a，b残留的金属物
300测试窗
具体实施方式
请参照图2，图2为本发明测试窗部份布局的示意图。如图2所示，本发明的测试窗(test key)结构300包含有一硅基底100，其上至少具有复数个扩散区域102水平形成于硅基底100上。扩散区域102之间为一STI区域108。复数条第一多晶硅线104a以及复数条第二多晶硅线104b，则横跨于扩散区域102以及STI区域108上。第一多晶硅线104a以及第二多晶硅线104b皆为凹凸曲折的布局图形，如此一来，使得第一多晶硅线104a以及第二多晶硅线104b能与扩散区域102区隔出复数个接触洞区域103，其中每一接触洞区域103的硅基底100表面皆包含有一离子井(未显示)。第一多晶硅线104a以及第二多晶硅线104b皆具有两接近垂直侧壁以及一侧壁子(spacer)(未显示)形成于各侧壁上。离子井的植入在侧壁子的形成后进行。侧壁子的形成与一般的MOS晶体管制程类似，其材质一般为氮化硅所构成。此外，图2中，接触洞区域103的硅基底100表面以及第一多晶硅线104a以及第二多晶硅线104b各另有一金属硅化物层(silicide layer)(未显示)。
在本发明的较佳实施例中，扩散区域102的距离w1约为0.2微米左右，而第一多晶硅线104a以及复数条第二多晶硅线104b的线宽约为0.12微米左右。由第一多晶硅线104a以及第二多晶硅线104b所构成凹凸曲折的布局图形中，最短距离w2约为0.2微米左右。
本发明的测试窗(test key)结构300另包含有一介电层(未显示)覆盖第一多晶硅线104a、第二多晶硅线104b、扩散区域102以及STI区域108上。介电层的形成在完成金属硅化物制程后清洗之后，利用传统的化学气相沉积(CVD)法形成。举例而言，介电层可以为二氧化硅层、BPSG层、PSG层或低介电常数材料(FSG等等)。在完成介电层的沉积之后测试窗300中于后清洗制程中所残留的金属物210a以及210b，被包覆在介电层中。一第一金属测试指(testfinger)106a以及一第二金属测试指106b，接近正交于第一多晶硅线104a以及第二多晶硅线104b，设置于介电层上。第一金属测试指106a以及第二金属测试指106b经由接触插塞108与接触洞区域103内的离子井电连接。接触插塞108的形成以及金属测试指106a以及106b，皆为习知该所述技艺者所熟知，因此不再赘述。
由上述的结构描述可知，本发明测试窗300为一三层结构(扩散区域102、多晶硅线104a以及104b、金属测试指106a以及106b)。因此，需等到完成第一层金属导线的定义之后，才进行金属硅化物残留衍生漏电流测试。而当进行漏电流监测步骤时，第一多晶硅线104a以及第二多晶硅线104b分别被施以不同的电压：A点以及B点偏压。举例而言，第一多晶硅线104a外接一A点读出电路，并提供一1.5伏特偏压，而第二多晶硅线104b接地。第一金属测试指106a以及第二金属测试指106b分别被施以不同的电压：C点以及D点偏压。举例而言，第一金属测试指106a外接一C点读出电路，并提供一1.5伏特偏压，而与第二金属测试指106b相偕的D点则为接地。因此，AB点能够测出单边金属残留210a的漏电流，CD点则能够测出单边金属残留210b的漏电流。
上述实施例仅为一个测试窗的结构，本发明另一实施例还可包括由复数个上述测试窗组成的一种测试窗阵列，该测试窗阵列具体包含有：一硅基底；复数列扩散区域互相平行设置于该硅基底表面；复数行多晶硅线，横跨于该复数列扩散区域上，且该复数行多晶硅线将该复数列扩散区域区隔出复数个接触洞区域，其中各该接触洞区域皆包含有一离子井；一介电层覆盖该复数行多晶硅线以及该复数列扩散区域上；以及复数列金属测试指，设置于该介电层上，且各该金属测试指经由一接触插塞与各该离子井电连接。因该第二实施例是由第一实施例的每一个测试窗所组成，所以其他细节和图示不再赘述。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明专利的涵盖范围。

Claims (14)

1.一种监测自行对准硅化物残留的测试窗结构，其特征是：该测试窗结构包含有：
一硅基底，其上至少具有一第一扩散区域以及一第二扩散区域横向设置于该第一扩散区域的一侧；
一第一多晶硅线以及一第二多晶硅线，横跨于该第一扩散区域以及该第二扩散区域上，且该第一多晶硅线以及该第二多晶硅线分别于该第一扩散区域区隔出一第一接触洞区域以及于该第二扩散区域区隔出一第二接触洞区域，其中该第一接触洞区域包含有一第一离子井，该第二接触洞区域包含有一第二离子井；
至少一介电层覆盖该第一多晶硅线、该第二多晶硅线、该第一扩散区域以及该第二扩散区域上；以及
一第一金属测试指以及一第二金属测试指，接近正交于该第一多晶硅线以及该第二多晶硅线，设置于该介电层上，且该第一金属测试指经由一第一接触插塞与该第一离子井电连接，该第二金属测试指则经由一第二接触插塞与该第二离子井电连接。
2.如权利要求1所述的测试窗结构，其特征是：该第一多晶硅线以及该第二多晶硅线皆具有两接近垂直侧壁以及一侧壁子形成于各该侧壁上。
3.如权利要求2所述的测试窗结构，其特征是：该侧壁子由氮化硅所构成。
4.如权利要求1所述的测试窗结构，其特征是：该第一接触洞区域以及该第二接触洞区域的该硅基底表面各包含有一金属硅化物层。
5.如权利要求1所述的测试窗结构，其特征是：该测试窗结构形成于一晶圆的切割道上。
6.如权利要求1所述的测试窗结构，其特征是：该第一扩散区域以及该第二扩散区域由一浅沟绝缘区域隔离。
7.如权利要求1所述的测试窗结构，其特征是：该第一金属测试指以及该第二金属测试指外接一测试电路，用来量测一金属硅化物残留衍生漏电流。
8.一种测试窗阵列，其特征是：该测试窗阵列包含有：
一硅基底；
复数列扩散区域互相平行设置于该硅基底表面；
复数行多晶硅线，横跨于该复数列扩散区域上，且该复数行多晶硅线将该复数列扩散区域区隔出复数个接触洞区域，其中各该接触洞区域皆包含有一离子井；
一介电层覆盖该复数行多晶硅线以及该复数列扩散区域上；以及
复数列金属测试指，设置于该介电层上，且各该金属测试指经由一接触插塞与各该离子井电连接。
9.如权利要求8所述的测试窗阵列，其特征是：该各该多晶硅线皆具有两接近垂直侧壁以及一侧壁子形成于各该侧壁上。
10.如权利要求9所述的测试窗阵列，其特征是：该侧壁子由氮化硅所构成。
11.如权利要求8所述的测试窗阵列，其特征是：各该接触洞区域的该硅基底表面皆包含有一金属硅化物层。
12.如权利要求8所述的测试窗阵列，其特征是：该测试窗阵列形成于一晶圆的切割道。
13.如权利要求8所述的测试窗阵列，其特征是：该复数列扩散区域由一浅沟绝缘区域隔离。
14.如权利要求8所述的测试窗阵列，其特征是：该复数列金属测试指接近正交于该复数行多晶硅线。
CN02146221A 2001-11-02 2002-10-16 监测自行对准硅化物残留的测试窗结构 Pending CN1426098A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/682,946 US6521910B1 (en) 2001-11-02 2001-11-02 Structure of a test key for monitoring salicide residue
US09/682,946 2001-11-02

Publications (1)

Publication Number Publication Date
CN1426098A true CN1426098A (zh) 2003-06-25

Family

ID=24741897

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02146221A Pending CN1426098A (zh) 2001-11-02 2002-10-16 监测自行对准硅化物残留的测试窗结构

Country Status (2)

Country Link
US (1) US6521910B1 (zh)
CN (1) CN1426098A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100383945C (zh) * 2004-10-25 2008-04-23 中芯国际集成电路制造(上海)有限公司 测试半导体器件内的通孔中的残留物的测试结构
CN100414700C (zh) * 2005-03-08 2008-08-27 联华电子股份有限公司 测试键结构
CN100452391C (zh) * 2005-12-22 2009-01-14 上海华虹Nec电子有限公司 半导体对准测试结构
CN102760725A (zh) * 2011-04-26 2012-10-31 中芯国际集成电路制造(上海)有限公司 金属硅化物桥连测试结构、形成方法和测试方法
CN102034794B (zh) * 2009-09-28 2012-10-31 中芯国际集成电路制造(上海)有限公司 测试结构及测试半导体衬底的方法
CN103915417A (zh) * 2014-04-10 2014-07-09 上海和辉光电有限公司 一种测试器件群测试键
CN103943608A (zh) * 2014-02-21 2014-07-23 上海华力微电子有限公司 一种检测多晶硅残留的测试结构
CN104701300A (zh) * 2013-12-10 2015-06-10 中芯国际集成电路制造(上海)有限公司 一种金属层间介质测试结构及测试方法
CN105448890A (zh) * 2014-07-04 2016-03-30 上海和辉光电有限公司 一种测试器件群测试键

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6623995B1 (en) * 2002-10-30 2003-09-23 Taiwan Semiconductor Manufacturing Company Optimized monitor method for a metal patterning process
US7098049B2 (en) * 2003-11-18 2006-08-29 Nanya Technology Corp. Shallow trench isolation void detecting method and structure for the same
US20060109014A1 (en) * 2004-11-23 2006-05-25 Te-Tsung Chao Test pad and probe card for wafer acceptance testing and other applications
US7501651B2 (en) * 2004-11-30 2009-03-10 Samsung Electronics Co., Ltd. Test structure of semiconductor device
US7416986B2 (en) * 2006-09-05 2008-08-26 International Business Machines Corporation Test structure and method for detecting via contact shorting in shallow trench isolation regions
US7749778B2 (en) * 2007-01-03 2010-07-06 International Business Machines Corporation Addressable hierarchical metal wire test methodology
US8084769B2 (en) * 2007-02-16 2011-12-27 United Microelectronics Corp. Testkey design pattern for gate oxide
US8179155B2 (en) * 2009-06-29 2012-05-15 United Microelectronics Corp. Layout structure of electronic elements and method for addressing to detect electronic elements
TWI490877B (zh) * 2009-06-30 2015-07-01 United Microelectronics Corp 電子元件之佈局結構以及定址以偵測電子元件之方法
US9252202B2 (en) * 2011-08-23 2016-02-02 Wafertech, Llc Test structure and method for determining overlay accuracy in semiconductor devices using resistance measurement
US8906710B2 (en) * 2011-12-23 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Monitor test key of epi profile
CN103887280B (zh) * 2012-12-20 2016-08-03 武汉新芯集成电路制造有限公司 对层间电介质进行可靠性分析的测试结构及测试方法
US9111757B2 (en) * 2013-04-25 2015-08-18 Apple Inc. Display having a backplane with interlaced laser crystallized regions
CN103887283B (zh) * 2014-03-27 2017-04-05 上海华力微电子有限公司 多晶硅残留监测结构
US9691671B2 (en) 2014-08-28 2017-06-27 United Microelectronics Corp. Test key array
US9786571B1 (en) * 2017-02-17 2017-10-10 United Microelectronics Corp. Test key
CN113192931B (zh) * 2021-04-27 2024-04-16 上海华虹宏力半导体制造有限公司 残留多晶硅监测结构、结构版图、方法及半导体器件
CN114664798B (zh) * 2022-05-26 2022-09-13 合肥晶合集成电路股份有限公司 测试结构

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4835466A (en) * 1987-02-06 1989-05-30 Fairchild Semiconductor Corporation Apparatus and method for detecting spot defects in integrated circuits
JPH08148537A (ja) * 1994-11-18 1996-06-07 Toshiba Corp 半導体集積回路
US6001663A (en) * 1995-06-07 1999-12-14 Advanced Micro Devices, Inc. Apparatus for detecting defect sizes in polysilicon and source-drain semiconductor devices and method for making the same
US5889410A (en) * 1996-05-22 1999-03-30 International Business Machines Corporation Floating gate interlevel defect monitor and method
US5872018A (en) * 1997-05-05 1999-02-16 Vanguard International Semiconductor Corporation Testchip design for process analysis in sub-micron DRAM fabrication
US5970311A (en) * 1997-10-31 1999-10-19 Advanced Micro Devices Method and structure for optimizing the performance of a semiconductor device having dense transistors
US5952674A (en) * 1998-03-18 1999-09-14 International Business Machines Corporation Topography monitor
US5956566A (en) * 1998-12-17 1999-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method and test site to monitor alignment shift and buried contact trench formation
US6165807A (en) * 1999-01-25 2000-12-26 Taiwan Smiconductor Manufacturing Company Method for forming junction leakage monitor for mosfets with silicide contacts
US6403482B1 (en) * 2000-06-28 2002-06-11 International Business Machines Corporation Self-aligned junction isolation

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100383945C (zh) * 2004-10-25 2008-04-23 中芯国际集成电路制造(上海)有限公司 测试半导体器件内的通孔中的残留物的测试结构
CN100414700C (zh) * 2005-03-08 2008-08-27 联华电子股份有限公司 测试键结构
CN100452391C (zh) * 2005-12-22 2009-01-14 上海华虹Nec电子有限公司 半导体对准测试结构
CN102034794B (zh) * 2009-09-28 2012-10-31 中芯国际集成电路制造(上海)有限公司 测试结构及测试半导体衬底的方法
CN102760725A (zh) * 2011-04-26 2012-10-31 中芯国际集成电路制造(上海)有限公司 金属硅化物桥连测试结构、形成方法和测试方法
CN102760725B (zh) * 2011-04-26 2014-12-03 中芯国际集成电路制造(上海)有限公司 金属硅化物桥连测试结构、形成方法和测试方法
CN104701300A (zh) * 2013-12-10 2015-06-10 中芯国际集成电路制造(上海)有限公司 一种金属层间介质测试结构及测试方法
CN104701300B (zh) * 2013-12-10 2017-09-22 中芯国际集成电路制造(上海)有限公司 一种金属层间介质测试结构及测试方法
CN103943608A (zh) * 2014-02-21 2014-07-23 上海华力微电子有限公司 一种检测多晶硅残留的测试结构
CN103943608B (zh) * 2014-02-21 2016-06-08 上海华力微电子有限公司 一种检测多晶硅残留的测试结构
CN103915417B (zh) * 2014-04-10 2016-08-17 上海和辉光电有限公司 一种测试器件群测试键
CN103915417A (zh) * 2014-04-10 2014-07-09 上海和辉光电有限公司 一种测试器件群测试键
CN105448890A (zh) * 2014-07-04 2016-03-30 上海和辉光电有限公司 一种测试器件群测试键
CN105448890B (zh) * 2014-07-04 2018-04-17 上海和辉光电有限公司 一种测试器件群测试键

Also Published As

Publication number Publication date
US6521910B1 (en) 2003-02-18

Similar Documents

Publication Publication Date Title
CN1426098A (zh) 监测自行对准硅化物残留的测试窗结构
EP1347407B1 (en) Capacitance detection type sensor and manufacturing method thereof
US5736863A (en) Abatement of electron beam charging distortion during dimensional measurements of integrated circuit patterns with scanning electron microscopy by the utilization of specially designed test structures
KR101333760B1 (ko) 반도체 웨이퍼의 전자빔 검사용 반도체 집적 테스트 구조
US7439538B2 (en) Multi-purpose poly edge test structure
US6934206B2 (en) Test structure for detecting bridging of DRAM capacitors
US7381577B2 (en) Early detection test for identifying defective semiconductor wafers in a front-end manufacturing line
JP4664688B2 (ja) 工業製品の製造方法
US9786571B1 (en) Test key
US5596207A (en) Apparatus and method for detecting defects in insulative layers of MOS active devices
CN101295624A (zh) 缺陷的检测结构及其制作方法、检测方法
CN1819126B (zh) 制造具有侧壁间隔层的半导体器件的方法
CN101022105B (zh) 半导体器件的测试装置和用于制造测试装置的基版
CN109300878B (zh) 界面缺陷表征结构的形成方法
EP1408442A2 (en) Fingerprint detector with improved sensing surface layer
US6461880B1 (en) Method for monitoring silicide failures
KR100913328B1 (ko) 반도체 소자의 테스트 패턴 및 그의 형성 방법과 테스트방법
CN109192676B (zh) 界面缺陷的表征方法
US6191602B1 (en) Wafer acceptance testing method and structure of a test key used in the method
TW502324B (en) Structure of a test key for monitoring salicide residue
US6414334B2 (en) Semi-conductor device with test element group for evaluation of interlayer dielectric and process for producing the same
JP3728389B2 (ja) 表面カバーを備えた半導体チップ
US20080048272A1 (en) Silicidation monitoring pattern for use in semiconductor manufacturing process
Wang Detection of and protection against plasma charging damage in modern IC technology
CN108922857B (zh) 界面缺陷表征结构及界面缺陷检测装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication