TWI490877B - 電子元件之佈局結構以及定址以偵測電子元件之方法 - Google Patents

Description

電子元件之佈局結構以及定址以偵測電子元件之方法

本發明係關於一種電子元件之佈局結構及一種定址以偵測電子元件之方法。特定言之，本發明係關於一種電子元件之高密度佈局結構，以及在此電子元件之高密度佈局結構中所使用之一種使用定址技術以偵測電子元件之方法。

在標準的半導體製程中，為了要評估每個製程的效率以及確認元件在通過製程後的性能，會對晶圓進行晶圓接受度測試(WAT,Wafer Acceptance Test)。晶圓接受度測試包含對分布於晶粒週邊區域之測試墊進行電性測試。晶圓接受度測試的主要目的，是要確認半導體製程的穩定性及增進產品良率。在晶圓接受度測試下，可確保晶圓某個程度上的品質與穩定性。

為了能順利進行晶圓接受度測試，分布於晶粒週邊區域的測試鍵(test key)扮演著關鍵性的角色。為此，在電子元件之佈局結構中，即會設計有與電子元件電連接之測試鍵。測試鍵通常位於晶粒之間的切割道(scribe line)上，經由測試墊(pad)而與電子元件電連接。測試鍵之佈局形式通常與電子元件的電極數量有關。視乎電子元件的電極數量多寡，一個電子元件可能與2-4個測試墊電連接。

第1圖例示一種目前已知之測試鍵配合電子元件之佈局形式。電子元件10分別與4個測試墊21/22/23/24電連接。在測試墊的有限面積中，晶圓接受度測試通常在一排(linear section)中，其可為行亦可以為列，最多允許安排20個測試墊，所以每一排中最多允許安排5個電子元件10。若是電子元件10可以允許有共極時，電子元件的數量最多還可以加倍。現在假設測試鍵的尺寸為1540微米(μm)*52.6μm=51004μm² ，則每個電子元件10平均所佔有的面積為51004/5=16200.8μm² 。

為了降低生產成本，晶圓中電子元件的臨界尺寸日漸縮小，進而導致測試鍵區域的可用面積也日益減小，而漸漸感到有所不足。如何提出一種高密度電子元件之佈局結構，以更經濟的方式容置更多待測電子元件並使用測試鍵區域中日益減小的可用面積，成為本領域明顯的當務之急。

本發明於是提出一種高密度電子元件之佈局結構。本發明之高密度電子元件佈局結構，可以以更經濟的方式充分使用測試鍵區域中有限的面積，而在相同面積中容納更多的電子元件以及對應的測試墊。本發明又提出一種在此高密度電子元件之佈局結構中，使用定址技術以偵測電子元件之方法。本發明之方法可以確保晶圓中之電子元件在某個程度上的品質與穩定性。

本發明首先提出一種電子元件之佈局結構，包含排列成一矩陣之M*N個電子元件；位於矩陣之第一側邊上之第一測試墊群，且矩陣同排之所有電子元件均與第一測試墊群中之一對應測試墊電連接；以及位於矩陣之第二側邊上之第二測試墊群，且矩陣同排之所有電子元件均與第二測試墊群中之一對應測試墊電連接。於本發明一實施例中，第一測試墊群與第二測試墊群係分別與一源極、一汲極、一閘極與一基極之其中一者電連接。

本發明又提出一種定址以偵測電子元件之方法。首先，提供一佈局結構，其包含排列成一矩陣之M*N個電子元件、位於矩陣之第一側邊上之第一測試墊群，且矩陣同排之所有電子元件均與第一測試墊群中之一對應測試墊電連接、以及位於矩陣之第二側邊上之第二測試墊群，且矩陣同排之所有電子元件均與第二測試墊群中之一對應測試墊電連接。其次，電連接第一測試墊群中之對應測試墊，以活化矩陣同排之所有電子元件。然後，電連接第二測試墊群中之對應測試墊，以定址而選出一特定電子元件。於是，偵測到特定電子之元件。於本發明另一實施例中，佈局結構更包含位於矩陣之第三側邊上之第三測試墊群。且第一測試墊群、第二測試墊群與第三測試墊群皆不相同。

本發明首先提供一種高密度電子元件之佈局結構。本發明之高密度電子元件佈局結構，可以更經濟的方式充分使用測試鍵區域中有限的面積，而在相同面積中容納更多的電子元件以及對應的測試墊來進行晶圓接受度測試。第2A、2B、2C圖例示本發明一種高密度電子元件佈局結構之示意圖。請參閱第2A圖，本發明電子元件之佈局結構200，包含M*N個電子元件206，其排列成一矩陣207形式、位於矩陣207之第一側邊201上之第一測試墊群210以及位於矩陣207之第二側邊上202之第二測試墊群220。視情況需要，本發明電子元件之佈局結構200還可以包含位於矩陣207之第三側邊203上之第三測試墊群230以及/或是位於矩陣207之第四側邊204上之第四測試墊群240。

在矩陣207中，M*N個電子元件206可以排列成M行以及N列。M與N分別為一整數。M與N可以相同，也可以不相同。在一實施態樣中，位於矩陣207之第一側邊201上之第一測試墊群210中之任一測試墊211，即與M行中某一行之所有電子元件206電連接。或是，N列中某一列之所有電子元件206，會與位於矩陣207之第二側邊202上第二測試墊群220之中，對應此列之某一測試墊221電連接。換言之，同排之電子元件206可以視為共用同一極。任一測試墊群中之測試墊數量，通常不會小於矩陣207的行數或是列數，而可用作備份(redundancy)之用。

如果電子元件206是一種雙極形式之電子元件，請參閱第2B圖，例如電阻，則各電子元件206之兩極即分別與第一測試墊群210中之某一測試墊211，以及第二測試墊群220之中之某一測試墊221電連接。如果電子元件206是一種三極形式之電子元件，例如電晶體，則各電子元件206之三極即分別與第一測試墊群210中之某一測試墊211、第二測試墊群220之中之某一測試墊221以及第三測試墊群230之中之某一測試墊231電連接，或是浮置(floating)。此時，第三測試墊群230與第四測試墊群240中任何一者即可以視為偽測試墊群，或是可以不存在。第2圖例示雙極形式之電子元件，第三測試墊群230為偽測試墊群，第四測試墊群240視為不存在。另一方面，請參閱第2C圖，如果電子元件206是一種四極形式之電子元件，則各電子元件206之四極即分別與第一測試墊群210中之某一測試墊211、第二測試墊群220之中之某一測試墊221、第三測試墊群230之中之某一測試墊231以及第四測試墊群240之中之某一測試墊241電連接。電子元件206因此可能為雙極形式之電子元件、三極形式之電子元件、或是四極形式之電子元件。第2D圖例示四極形式之電子元件。

例如，如果電子元件206為一種四極形式之電子元件，而包含源極252、汲極251、閘極253與基極254時，第一測試墊群210、第二測試墊群220、第三測試墊群230與第四測試墊群240即分別與各電子元件206之源極252、汲極251、閘極253與基極254之其中一者電連接。無論電子元件206有多少極，第一測試墊群210、第二測試墊群220、視情況需要之第三測試墊群230與視情況需要之第四測試墊群240皆不相同。當電子元件為二極形式之電子元件時，第一測試墊群210與第二測試墊群220中，所有測試墊211、221之總數為選自M+N、2N和2M之其中之一。當電子元件為三極形式之電子元件時，第一測試墊群210、第二測試墊群220與第三測試墊群230中，所有測試墊211、221、231之總數為選自2M+N和2N+M之其中之一。當電子元件為四極形式之電子元件時，第一測試墊群210、第二測試墊群220、第三測試墊群230中與第四測試墊群240中所有測試墊211、221、231、241之總數為2(M+N)。本發明電子元件之佈局結構200中之導線，可以以彼此絕緣的方式交錯排列。例如，使用半導體製程中習知之多層金屬層(M1,M2...Mn)和金屬插塞，來作為電子元件之佈局結構200中之導線和測試墊。

因為第一測試墊群210、第二測試墊群220、視情況需要之第三測試墊群550與視情況需要之第四測試墊群240會分別位於矩陣207之四邊，因此各別測試墊群間之相對關係可能彼此垂直或是平行，端視各別測試墊群間之相對位置而訂。

由於電子元件206可以視為共用同一極，本發明之高密度電子元件佈局結構，可以更經濟的方式充分使用測試鍵區域中有限的面積，而在相同面積中容納更多的電子元件以及對應的測試墊。例如，測試鍵的尺寸為1540μm*1540μm=2371600μm² ，但是每一測試墊群仍然是由20個測試墊所組成，也就是在任一排中，仍然只允許最多安排20個測試墊，所以總共有400個電子元件206。每個電子元件206平均所佔有的面積為2371600/400=5929μm² 。相較習知技藝之佈局，每個電子元件206平均所佔有的面積只有原來的73%而已。

本發明又提供一種定址以偵測電子元件之方法。第3-5圖例示本發明定址以偵側電子元件之方法。如第3圖所示，首先，提供一佈局結構300，其包含排列成一矩陣307之M*N個電子元件306。佈局結構300中另外還包含位於矩陣307之第一側邊301上之第一測試墊群310以及位於矩陣307之第二側邊上302之第二測試墊群320。視情況需要，本發明電子元件之佈局結構300還可以包含位於矩陣307之第三側邊303上之第三測試墊群330以及/或是位於矩陣307之第四側邊304上之第四測試墊群340。

在矩陣307中，M*N個電子元件306可以排列成M行以及N列。M與N分別為一整數。M與N可以相同，也可以不相同。在一實施態樣中，位於矩陣307之第一側邊301上之第一測試墊群310中之任一測試墊311，即與M行中某一行之所有電子元件306電連接。或是，N列中某一列之所有電子元件306，會與位於矩陣307之第二側邊302上第二測試墊群320之中，對應此列之某一測試墊321電連接，視情況需要之第三測試墊群330以及第四測試墊群340亦同。換言之，同排之電子元件306可以視為共用同一極。任一測試墊群中之測試墊數量，通常不會小於矩陣307的行數或是列數，而可用作備份之用。

電子元件306可能為雙極形式之電子元件、三極形式之電子元件、或是四極形式之電子元件。如果電子元件306是一種雙極形式之電子元件，例如電阻，則各電子元件306之兩極即分別與第一測試墊群310中之某一測試墊311，以及第二測試墊群320之中之某一測試墊321電連接。如果電子元件306是一種三極形式之電子元件，例如電晶體，或是一種四極形式之電子元件，則各電子元件306之各極即分別與測試墊群中之某一測試墊電連接，或是浮置。此時，視情況需要第三測試墊群330與第四測試墊群340中任何一者可以為偽測試墊群，或是可以不存在。第3圖例示四極形式之電子元件。

如果電子元件306為一種多極形式之電子元件，而包含源極S、汲極D、閘極G及/或基極B時，第一測試墊群310、第二測試墊群320、第三測試墊群330與第四測試墊群340即分別與各電子元件306之源極S、汲極D、閘極G及/或基極B之其中一者電連接。無論電子元件306有多少極，第一測試墊群310、第二測試墊群320、第三測試墊群330與第四測試墊群340皆不相同。當電子元件為二極形式之電子元件時，第一測試墊群310與第二測試墊群320中，所有測試墊311、321之總數為選自M+N、2N和2M之其中之一。當電子元件為三極形式之電子元件時，第一測試墊群310、第二測試墊群320與 第三測試墊群330中，所有測試墊311、321、331之總數為選自2M+N和2N+M之其中之一。當電子元件為四極形式之電子元件時，第一測試墊群310、第二測試墊群320、第三測試墊群330中與第四測試墊群340中所有測試墊311、321、331、341之總數為2(M+N)。本發明電子元件之佈局結構300中之導線，可以以彼此絕緣的方式交錯排列。例如，使用半導體製程中習知之多層金屬層(M1,M2...Mn)和金屬插塞，來作為電子元件之佈局結構300中之導線和測試墊。因為第一測試墊群310、第二測試墊群320、視情況需要之第三測試墊群330與視情況需要之第四測試墊群340會分別位於矩陣307之四邊，因此各別測試墊群間之相對關係可能彼此垂直或是平行，端視各別測試墊群間之相對位置而訂。

其次，如第4圖所示，電連接第一測試墊群310中之某一對應測試墊311，以活化矩陣307同排之所有電子元件306。此時，祇有被選出的同排電子元件306才會被活化。然後，如第5圖所示，電連接第二測試墊群320中之某一對應測試墊321，即可以定址而選出一特定電子元件306’。由於先前所被選出的同排電子元件306係各別且獨立地電連接至第二測試墊群320中之某一對應測試墊321，因此第二測試墊群320中之某一對應測試墊321被電連接時，同排電子元件306中祇有某一個特定的電子元件306’會被影響。於是，特定的電子之元件306’即被偵測到。如果電子元件306為一種三極或是四極形式之電子元件，可以使用類似之步驟開啟並偵測任意一個特定的電子元件，例如，電連接第三測試墊群330中之某一對應測試墊，及/或電連接第四測試墊群340中之某一對應測試墊以偵測一特定電子元件，而不影響相同矩陣中所有其他的電子元件。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

10．．．電子元件

21/22/23/24．．．測試墊

200,300．．．佈局結構

201,301．．．第一側邊

202,302．．．第二側邊

203,303．．．第三側邊

204,304．．．第四側邊

206,306,306’‧‧‧電子元件

207,307‧‧‧矩陣

210,310‧‧‧第一測試墊群

211,221,231,241,311,321,331,341‧‧‧測試墊

220,320‧‧‧第二測試墊群

230,330‧‧‧第三測試墊群

240,340‧‧‧第四測試墊群

252,S‧‧‧源極

251,D‧‧‧汲極

253,G‧‧‧閘極

254,B‧‧‧基極

第1圖例示一種目前已知之測試鍵配合電子元件之佈局形式。

第2A/2B/2C/2D圖例示本發明一種高密度電子元件佈局結構之示意圖。

第3-5圖例示本發明定址以偵測電子元件之方法。

200．．．佈局結構

201．．．第一側邊

202．．．第二側邊

203．．．第三側邊

204．．．第四側邊

206．．．電子元件

207．．．矩陣

210．．．第一測試墊群

211,221,231,241．．．測試墊

220．．．第二測試墊群

230．．．第三測試墊群

240．．．第四測試墊群

Claims (33)

1. 一種電子元件之佈局結構，包含：M*N個電子元件，排列成一矩陣；一第一測試墊群，位於該矩陣之一第一側邊上，且該矩陣同排之所有該電子元件均與該第一測試墊群中之一對應測試墊電連接；一第二測試墊群，位於該矩陣之一第二側邊上，且該矩陣同排之所有該電子元件均與該第二測試墊群中之一對應測試墊電連接；一第三測試墊群，位於該矩陣之一第三側邊上，且該矩陣同排之所有該電子元件與該第三測試墊群中之一對應之該第三測試墊電連接，其中該第一測試墊群、該第二測試墊群與該第三測試墊群皆相異；以及一第四測試墊群，位於該矩陣之一第四側邊上，且該矩陣同排之所有該電子元件均與該第四測試墊群中之一對應測試墊電連接，其中該第一測試墊群、該第二測試墊群、該第三測試墊群與該第四測試墊群皆相異。
2. 如請求項1之電子元件之佈局結構，其中該第一側邊與該第二側邊垂直。
3. 如請求項1之電子元件之佈局結構，其中該第一側邊與該第二側邊平行。
4. 如請求項1之電子元件之佈局結構，其中該第一測試墊群與該第二測試墊群係分別為一源極、一汲極、一閘極與一基極之其中一者電連接。
5. 如請求項1之電子元件之佈局結構，其中該電子元件為二極形式之電子元件，該第一測試墊群與該第二測試墊群中，所有測試墊之總數為M+N、2N和2M之其中之一。
6. 如請求項1之電子元件之佈局結構，其中該第一側邊與該第三側邊垂直。
7. 如請求項1之電子元件之佈局結構，其中該第一側邊與該第三側邊平行。
8. 如請求項1之電子元件之佈局結構，其中該第三測試墊群為一源極、一汲極、一閘極與一基極之其中一者電連接。
9. 如請求項1之電子元件之佈局結構，其中該第三測試墊群為一偽測試墊群。
10. 如請求項1之電子元件之佈局結構，其中該電子元件為三極形式之電子元件，該第一測試墊群、該第二測試墊群與該第三測試墊群中，所有測試墊之總數為2M+N和2N+M之其中之一。
11. 如請求項1之電子元件之佈局結構，其中該第四測試墊群與一源極、一汲極、一閘極與一基極之其中一者電連接。
12. 如請求項1之電子元件之佈局結構，其中該第四測試墊群為一偽測試墊群。
13. 如請求項1之電子元件之佈局結構，其中該電子元件為四極形式之電子元件，該第一測試墊群、該第二測試墊群、該第三測試墊群與該第四測試墊群中，所有測試墊之總數為2(M+N)。
14. 如請求項1之電子元件之佈局結構，其中該第一測試墊群中之測試墊係設置於不同之金屬層。
15. 如請求項1之電子元件之佈局結構，其中該第二測試墊群中之測試墊係設置於不同之金屬層。
16. 如請求項1之電子元件之佈局結構，其中該第三測試墊群中之測試墊係設置於不同之金屬層。
17. 如請求項1之電子元件之佈局結構，其中該第四測試墊群中之測試墊係設置於不同之金屬層。
18. 一種定址以偵測電子元件之方法，包含： 提供一佈局結構，其包含：M*N個電子元件，排列成一矩陣；一第一測試墊群，位於該矩陣之一第一側邊上，且該矩陣同排之所有該電子元件均與該第一測試墊群中之一對應測試墊電連接；一第二測試墊群，位於該矩陣之一第二側邊上，且該矩陣同排之所有該電子元件均與該第二測試墊群中之一對應測試墊電連接；一第三測試墊群，位於該矩陣之一第三側邊上，且該矩陣同排之所有該電子元件均與該第三測試墊群中之一對應測試墊電連接，其中該第一測試墊群、該第二測試墊群與該第三測試墊群皆相異；以及一第四測試墊群，位於該矩陣之一第四側邊上，且該矩陣同排之所有該電子元件均與該第四測試墊群中之一對應測試墊電連接，其中該第一測試墊群、該第二測試墊群、該第三測試墊群與該第四測試墊群皆相異；電連接該第一測試墊群中之該對應測試墊，以活化該矩陣同排之所有該電子元件；電連接該第二測試墊群中之該對應測試墊，以定址而選出一特定電子元件；以及偵測該特定電子元件。
19. 如請求項18之方法，其中該第一側邊與該第二側邊垂直。
20. 如請求項18之方法，其中該第一側邊與該第二側邊平行。
21. 如請求項18之方法，其中該第一測試墊群與該第二測試墊群係分別與一源極、一汲極、一閘極與一基極之其中一者電連接。
22. 如請求項18之方法，其中該第一側邊與該第三側邊垂直。
23. 如請求項18之方法，其中該第一側邊與該第三側邊平行。
24. 如請求項18之方法，其中該第三測試墊群與一源極、一汲極、一閘極與一基極之其中一者電連接。
25. 如請求項18之方法，其中該第三測試墊群為一偽測試墊群。
26. 如請求項18之方法，更包含：電連接該第三測試墊群中之該對應測試墊，以偵測該特定電子元件。
27. 如請求項18之方法，其中該第四測試墊群與一源極、一汲極、一閘極與一基極之其中一者電連接。
28. 如請求項18之方法，其中該第四測試墊群為一偽測試墊群。
29. 如請求項18之方法，更包含：電連接該第四測試墊群中之該對應測試墊，以偵測該特定電子元件。
30. 如請求項18之方法，其中該第一測試墊群中之測試墊係設置於不同之金屬層。
31. 如請求項18之方法，其中該第二測試墊群中之測試墊係設置於不同之金屬層。
32. 如請求項18之方法，其中該第三測試墊群中之測試墊係設置於不同之金屬層。
33. 如請求項18之方法，其中該第四測試墊群中之測試墊係設置於不同之金屬層。