CN102760725B - 金属硅化物桥连测试结构、形成方法和测试方法 - Google Patents

金属硅化物桥连测试结构、形成方法和测试方法 Download PDF

Info

Publication number
CN102760725B
CN102760725B CN201110105087.5A CN201110105087A CN102760725B CN 102760725 B CN102760725 B CN 102760725B CN 201110105087 A CN201110105087 A CN 201110105087A CN 102760725 B CN102760725 B CN 102760725B
Authority
CN
China
Prior art keywords
metal silicide
side wall
wall layer
active area
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110105087.5A
Other languages
English (en)
Other versions
CN102760725A (zh
Inventor
刘金华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110105087.5A priority Critical patent/CN102760725B/zh
Publication of CN102760725A publication Critical patent/CN102760725A/zh
Application granted granted Critical
Publication of CN102760725B publication Critical patent/CN102760725B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种金属硅化物桥连测试结构、形成方法和测试方法，根据本发明所提供的金属硅化物桥连测试结构，依次在每相邻的两个衬垫之间施加电压，如果两个相邻衬垫之间的电流值大于0，则判定两个相邻衬垫之间的侧壁层之上存在金属硅化物；如果两个相邻衬垫之间的电流值等于0，则判定两个相邻衬垫之间的侧壁层之上不存在金属硅化物。采用本发明的方案能够同时检测金属硅化物是否位于栅极前、后、左和右的侧壁层之上。

Description

金属硅化物桥连测试结构、形成方法和测试方法
技术领域
本发明涉及半导体技术，特别涉及一种金属硅化物桥连测试结构、形成方法和测试方法。
背景技术
随着半导体制造工艺的发展，半导体器件尺寸缩小带来了相对接触电阻的提升，为了降低相对接触电阻，金属硅化物(silicide)的形成工艺得到了广泛的应用。
在实际应用中，由于所形成的接触孔的底部为金属硅化物，而接触孔的位置只能位于栅极之上或者源、漏极之上，接触孔不可能形成于侧壁层之上，因此，在理想情况下，我们并不期望侧壁层之上覆盖有金属硅化物。换句话说，在恰当的工艺参数下，金属硅化物不可能产生于侧壁层之上，但是，在不恰当的工艺参数下，金属硅化物可能覆盖在侧壁层之上。金属硅化物桥连(silicide bridging)测试方法就是用于检测侧壁层之上是否覆盖有金属硅化物，以确定当前的工艺参数是否恰当，以进一步对工艺参数进行优化和修正。
图1～图4为现有技术中金属硅化物桥连测试方法的过程剖面示意图，该方法主要包括：
步骤101，参见图1，提供一半导体衬底1001，在半导体衬底1001表面生长栅氧化层1002，并沉积多晶硅，利用光刻、刻蚀和离子注入等工艺形成栅极结构。
本步骤中，首先进行栅氧化层1002的生长；然后，通过化学气相沉积工艺，在晶片表面淀积一层多晶硅1003，厚度约为500～2000埃；之后，通过光刻、刻蚀和离子注入等工艺，制作出栅极结构，本发明所述栅极结构包括由多晶硅构成的栅极1003和位于栅极下方的栅氧化层1002。
另外，需要说明的是，图1示出的半导体衬底1001为有源区，有源区1001还与其他器件以隔离区(图1未示出)相隔。在半导体技术领域，将晶片上做有源器件的区域称为有源区。
步骤102，参见图2，在半导体衬底1001表面依次沉积二氧化硅(SiO2)和氮化硅(SiN)，然后采用干法刻蚀工艺进行刻蚀，形成第二侧壁层1004和第一侧壁层1005，第一侧壁层1005和第二侧壁层1004共同构成半导体器件的侧壁层1010。
另外，在现有技术中可能还包括形成侧壁层的其他方法，例如：侧壁层还有可能是NON结构，也就是说侧壁层包括：第一侧壁层、第二侧壁层和第三侧壁层，其中，第一侧壁层和第三侧壁层为氮化硅，第二侧壁层是二氧化硅，形成方法为：在沉积氮化硅，然后采用干法刻蚀工艺刻蚀氮化硅，刻蚀后的氮化硅覆盖栅极结构表面，形成第三侧壁层；依次沉积二氧化硅和氮化硅，采用干法刻蚀工艺刻蚀氮化硅，采用湿法刻蚀工艺刻蚀二氧化硅，刻蚀后的氮化硅和二氧化硅覆盖在第三侧壁层表面，形成第一侧壁层和第二侧壁层，第一侧壁层为刻蚀后的氮化硅，第二侧壁层为刻蚀后的二氧化硅。
图2所示侧壁层的形成方法仅为举例说明，并非用于限定本发明。
步骤103，参见图3，沉积金属，然后进行快速退火处理(RTA)，由于金属可与硅反应，但是不会与硅氧化物如二氧化硅、硅氮化物如氮化硅反应，所以金属只会与暴露出的半导体衬底1001表面或栅极1003表面发生反应形成金属硅化物1006，在恰当的工艺参数下，金属硅化物1006不可能形成于侧壁层之上。
在本步骤中，沉积的金属可为镍(Ni)、钛(Ti)或者钴(Co)等任一种金属，相应地，所形成的金属硅化物1006可为镍基硅化物、钛基硅化物或钴基硅化物等，金属硅化物1006是由金属和硅经过物理化学反应形成的一种化合态，其导电特性介于金属和硅之间。
步骤104，参见图4，分别在栅极1003两侧的金属硅化物1006之上连接第一金属线1007和第二金属线1008，第一金属线1007的末端为第一衬垫(pad 1)，第二金属线1008的末端为第二衬垫(pad 2)，在栅极的金属硅化物1006之上连接第三金属线1009，第三金属线1009的末端为第三衬垫(pad 3)。
上述衬垫可为金属(例如，金属铝)片，衬垫为现有半导体器件制作中的常用连通结构，此处不再详细描述，可参考相应的内容以知晓其制作方法。
测试的方法为：在第一衬垫和第三衬垫之间施加电压，如果栅极左侧的侧壁层之上存在金属硅化物1006，则栅极左侧半导体衬底1001上的金属硅化物1006、栅极左侧的侧壁层上的金属硅化物1006、以及栅极1003上的金属硅化物1006将形成一通路，且有电流流过，因此，通过检测第一衬垫和第三衬垫之间是否有电流，可判定栅极1003左侧的侧壁层之上是否存在金属硅化物1006。
类似地，在第二衬垫和第三衬垫之间施加电压，如果栅极1003右侧的侧壁层之上存在金属硅化物1006，则栅极1003右侧半导体衬底1001上的金属硅化物1006、栅极右侧的侧壁层上的金属硅化物1006、以及栅极1003上的金属硅化物1006将形成一通路，且有电流流过，因此，检测第二衬垫和第三衬垫之间是否有电流，可判定栅极1003右侧的侧壁层之上是否存在金属硅化物1006。
至此，本流程结束。
可选地，在侧壁层形成之前，还可向半导体衬底1001进行轻掺杂漏(LDD)注入，在栅极结构两侧的半导体衬底1001上形成轻掺杂漏极和轻掺杂源极。在侧壁层形成之后，还可向半导体衬底1001进行离子注入，从而形成漏极和源极。但是，需要说明的是，上述轻掺杂漏极、轻掺杂源极、漏极和源极并非为金属硅化物桥连测试结构的必要结构。
另外，为了清楚地对图4所示出的结构进行说明，图5为现有技术中金属硅化物桥连测试结构的俯视图。假设图4所示剖面位于xy平面，则图5所示俯视图为xz平面的结构，其中x、y、z轴互相垂直。如图5所示，侧壁层1010(包括第一侧壁层1005和第二侧壁层1004)位于栅极1003两侧，且栅极1003和侧壁层1010沿z轴分布。半导体衬底1001位于栅极1003和侧壁层1010之下，且半导体衬底1001沿x轴分布。半导体衬底1001为一有源区，半导体衬底1001还与其他器件以隔离区1011(图5中的空白区域)相隔。第一衬垫(pad 1)与栅极1003左侧的半导体衬底1001之上的金属硅化物(图5未示出)通过金属线相连，第二衬垫(pad 2)与栅极1003右侧的半导体衬底1001之上的金属硅化物(图5未示出)通过金属线相连，第三衬垫(pad 3)与栅极1003之上的金属硅化物(图5未示出)通过金属线相连。
需要说明的是，在图5所示测试结构中，要求栅极1003在z轴方向的长度D必须大于等于半导体衬底1001在z轴方向的长度d，这是因为：假设栅极1003在z轴方向的长度D小于半导体衬底1001在z轴方向的长度d，由于金属硅化物是可导电的，半导体衬底上的所有金属硅化物相当于是连通的导体，即使在第一衬垫和第三衬垫之间施加电压后，第一衬垫和第三衬垫之间有电流流过，难以判定到底是栅极左侧还是右侧的侧壁层之上存在金属硅化物。可见，栅极1003在z轴方向的长度D必须大于等于半导体衬底1001在z轴方向的长度d，才能保证准确判定出金属硅化物到底存在于栅极1003左侧还是右侧的侧壁层1010之上。
可见，上述现有技术的金属硅化物桥连测试结构和方法只能判定出金属硅化物存在于栅极左侧还是右侧的侧壁层之上，因此，根据上述测试的结果对工艺参数进行修正仅能够保证修正后的工艺参数使金属硅化物不会形成于栅极左侧和右侧的侧壁层之上。但是，在实际的半导体器件的生产过程中，如果工艺参数不恰当，金属硅化物还可能位于栅极前侧和后侧的侧壁层之上，现有技术中的上述测试结构方法难以同时检测金属硅化物是否位于栅极前、后、左和右的侧壁层之上。
发明内容
有鉴于此，本发明提供一种金属硅化物桥连测试结构、形成方法和测试方法，能够同时检测金属硅化物是否位于栅极前、后、左和右的侧壁层之上。
为解决上述技术问题，本发明的技术方案是这样实现的：
一种金属硅化物桥连测试结构，该结构包括：
位于半导体衬底内的第一、二、三、四有源区，所述第一、二、三、四有源区均以隔离区彼此相隔、
位于半导体衬底之上的栅极结构，所述栅极结构与所述第一、二、三、四有源区均存在重叠部分、
位于半导体衬底之上、且分别位于栅极结构前、后、左、右侧的第一、二、三、四侧壁层，每相邻侧壁层均未相连、
覆盖在所述第一、二、三、四有源区之上的金属硅化物，以及覆盖在所述栅极结构之上的金属硅化物、
分别与所述第一、二、三、四有源区的金属硅化物相连的第一、二、三、四金属线，所述第一、二、三、四金属线末端分别连接有第一、二、三、四衬垫。
所述栅极结构包括：栅极以及栅极下方的栅氧化层。
一种金属硅化物桥连测试结构形成方法，该方法包括：
提供一半导体衬底，在半导体衬底内定义第一、二、三、四有源区和隔离区，所述第一、二、三、四有源区均以所述隔离区彼此相隔；
在半导体衬底之上形成栅极结构，所述栅极结构与所述第一、二、三、四有源区均存在重叠部分；
在半导体衬底之上形成第一、二、三、四侧壁层，所述第一、二、三、四侧壁层分别位于所述栅极结构前、后、左、右侧，并对第一、二、三、四侧壁层进行刻蚀，使得每相邻侧壁层均未相连；
形成金属硅化物，所述金属硅化物覆盖在所述第一、二、三、四有源区之上，以及覆盖在所述栅极结构之上；
分别在所述第一、二、三、四有源区的金属硅化物之上连接第一、二、三、四金属线，所述第一、二、三、四金属线末端分别连接第一、二、三、四衬垫。
所述栅极结构的形成方法包括：
在半导体衬底之上形成栅氧化层；
在所述栅氧化层之上形成栅极。
所述金属硅化物的形成方法包括：
沉积金属；
进行快速退火处理。
所述沉积的金属为镍Ni、钛Ti或者钴Co；
所述金属硅化物为镍基硅化物、钛基硅化物或钴基硅化物。
所述第一、二、三、四侧壁层包括：二氧化硅和氮化硅；
所述对第一、二、三、四侧壁层进行刻蚀的方法包括：采用氢氟酸HF对二氧化硅进行刻蚀，采用磷酸H3PO4对氮化硅进行刻蚀。
一种金属硅化物桥连测试方法，该方法包括：依次在每相邻的两个衬垫之间施加电压，如果所述两个相邻衬垫之间的电流值大于0，则判定所述两个相邻衬垫之间的侧壁层之上存在金属硅化物；如果所述两个相邻衬垫之间的电流值等于0，则判定所述两个相邻衬垫之间的侧壁层之上不存在金属硅化物。
可见，基于本发明所提供的金属硅化物桥连测试结构，依次在每相邻的两个衬垫之间施加电压，如果两个相邻衬垫之间的电流值大于0，则判定两个相邻衬垫之间的侧壁层之上存在金属硅化物；如果两个相邻衬垫之间的电流值等于0，则判定两个相邻衬垫之间的侧壁层之上不存在金属硅化物，因此，采用本发明的方案能够同时检测金属硅化物是否位于栅极前、后、左和右的侧壁层之上。
附图说明
图1～图4为现有技术中金属硅化物桥连测试方法的过程剖面示意图。
图5为现有技术中金属硅化物桥连测试结构的俯视图。
图6为本发明所提供的金属硅化物桥连测试结构实施例的俯视图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明所述方案作进一步地详细说明。
图6为本发明所提供的金属硅化物桥连测试结构实施例的俯视图，如图6所示，测试结构包括：
位于半导体衬底内的第一有源区1012、第二有源区1013、第三有源区1014和第四有源区1015，所述第一有源区1012、第二有源区1013、第三有源区1014和第四有源区1015均以隔离区1011彼此相隔；
位于半导体衬底之上的栅极结构，所述栅极结构与所述第一有源区1012、第二有源区1013、第三有源区1014和第四有源区1015均存在重叠部分，其中，栅极结构包括栅极1003和位于栅极1003之下的栅氧化层(图6未示出)；
位于半导体衬底之上、且分别位于栅极结构前、后、左、右侧的第一侧壁层1016、第二侧壁层1017、第三侧壁层1018和第四侧壁层1019，每相邻侧壁层均未相连；
覆盖在所述第一有源区1012、第二有源区1013、第三有源区1014和第四有源区1015之上的金属硅化物(图6未示出)，以及覆盖在栅极结构之上的金属硅化物(图6未示出)；
分别与第一有源区1012、第二有源区1013、第三有源区1014和第四有源区1015的金属硅化物相连的第一金属线、第二金属线、第三金属线和第四金属线(图6未示出)，所述第一金属线、第二金属线、第三金属线和第四金属线分别连接有第一衬垫(pad 1)、第二衬垫(pad 2)、第三衬垫(pad 3)和第四衬垫(pad 4)。
基于图6所示金属硅化物桥连测试结构实施例，本发明所提供的金属硅化物桥连测试结构形成方法的实施例主要包括如下步骤：
步骤201，提供一半导体衬底1001，在半导体衬底1001内定义第一有源区1012、第二有源区1013、第三有源区1014和第四有源区1015所在的区域，第一有源区1012、第二有源区1013、第三有源区1014和第四有源区1015以隔离区1011彼此相隔。
这四个有源区彼此之间均存在隔离区1011相隔，例如，第一有源区1012与第二有源区1013存在隔离区1011相隔、第一有源区1012与第三有源区1014存在隔离区1011相隔，且第一有源区1012与和第四有源区1015存在隔离区1011相隔。
步骤202，在半导体衬底1001表面生长栅氧化层1002，并沉积多晶硅，利用光刻、刻蚀和离子注入等工艺形成栅极结构，栅极结构包括栅极1003和位于栅极1003之下的栅氧化层1002，栅极结构与第一有源区1012、第二有源区1013、第三有源区1014和第四有源区1015均存在重叠部分。
步骤203，在栅极结构前、后、左、右侧形成第一侧壁层1016、第二侧壁层1017、第三侧壁层1018和第四侧壁层1019，并对第一侧壁层1016、第二侧壁层1017、第三侧壁层1018和第四侧壁层1019进行刻蚀，使刻蚀后的每相邻两个侧壁层均不相连。
侧壁层的形成方法可参考现有技术的内容，此处不再详述。
需要说明的是，需保证每相邻侧壁层均未相连，否则后续难以判定究竟在哪个侧壁层之上覆盖有金属硅化物。保证每相邻侧壁层均未相连的方法为：本领域技术人员可以理解，在栅极结构前、后、左、右侧形成第一侧壁层1016、第二侧壁层1017、第三侧壁层1018和第四侧壁层1019为环绕栅极结构的环状结构，然后对该环状结构进行刻蚀，使每相邻两个侧壁层均不相连。
刻蚀的方法可以为湿法，例如，当侧壁层包括二氧化硅和氮化硅时，采用氢氟酸(HF)对二氧化硅进行刻蚀，采用磷酸(H3PO4)对氮化硅进行刻蚀。
当然，当侧壁层为其他结构或成分时，可采用现有技术中的相应方法进行刻蚀，此处不再一一举例说明。
步骤204，沉积金属，然后进行快速退火处理(RTA)，金属只会与暴露出硅发生反应形成金属硅化物1006，在恰当的工艺参数下，金属硅化物不可能形成于侧壁层之上，因此，在理想情况下，金属硅化物1006覆盖在第一有源区1012、第二有源区1013、第三有源区1014和第四有源区1015之上，以及覆盖在栅极1003之上。
步骤205，在第一有源区1012、第二有源区1013、第三有源区1014和第四有源区1015之上的金属硅化物分别连接第一金属线、第二金属线、第三金属线和第四金属线，第一金属线、第二金属线、第三金属线和第四金属线分别连的末端分别为第一衬垫(pad 1)、第二衬垫(pad 2)、第三衬垫(pad3)和第四衬垫(pad 4)。
其中，金属线的连接方法以及衬垫制作方法为现有技术的内容，此处不予赘述。
至此，本流程结束。
基上述金属硅化物桥连测试结构实施例、金属硅化物桥连测试结构形成方法的实施例，下面对本发明所提供的金属硅化物桥连测试方法进行说明。
本发明所提供的金属硅化物桥连测试方法包括：依次在每相邻的两个衬垫之间施加电压，如果所述两个相邻衬垫之间的电流值大于0，则判定所述两个相邻衬垫之间的侧壁层之上存在金属硅化物；如果所述两个相邻衬垫之间的电流值等于0，则判定所述两个相邻衬垫之间的侧壁层之上不存在金属硅化物。
举例说明，假设在第三衬垫和第四衬垫之间施加电压，如果栅极1003前侧的第一侧壁层1016之上存在金属硅化物，则第三有源区1014上的金属硅化物、栅极前侧的第一侧壁层1016之上的金属硅化物、以及第四有源区1015上的金属硅化物将形成一通路，且有电流流过，因此，通过检测第三衬垫和第四衬垫之间是否有电流，可判定栅极1003前侧的第一侧壁层1016之上是否存在金属硅化物。
按照这种方法能够依次判断出四个侧壁层之上是否存在金属硅化物。
综上，基于本发明所提供的金属硅化物桥连测试结构，依次在每相邻的两个衬垫之间施加电压，如果两个相邻衬垫之间的电流值大于0，则判定两个相邻衬垫之间的侧壁层之上存在金属硅化物；如果两个相邻衬垫之间的电流值等于0，则判定两个相邻衬垫之间的侧壁层之上不存在金属硅化物，因此，采用本发明的方案能够同时检测金属硅化物是否位于栅极前、后、左和右的侧壁层之上。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种金属硅化物桥连测试结构，该结构包括：
位于半导体衬底内的第一、二、三、四有源区，所述第一、二、三、四有源区均以隔离区彼此相隔；
位于半导体衬底之上的栅极结构，所述栅极结构与所述第一、二、三、四有源区均存在重叠部分；
位于半导体衬底之上、且分别位于栅极结构前、后、左、右侧的第一、二、三、四侧壁层，每相邻侧壁层均未相连；
覆盖在所述第一、二、三、四有源区之上的金属硅化物，以及覆盖在所述栅极结构之上的金属硅化物；
分别与所述第一、二、三、四有源区的金属硅化物相连的第一、二、三、四金属线，所述第一、二、三、四金属线末端分别连接有第一、二、三、四衬垫。
2.根据权利要求1所述的金属硅化物桥连测试结构，其特征在于，所述栅极结构包括：栅极以及栅极下方的栅氧化层。
3.一种金属硅化物桥连测试结构形成方法，该方法包括：
提供一半导体衬底，在半导体衬底内定义第一、二、三、四有源区和隔离区，所述第一、二、三、四有源区均以所述隔离区彼此相隔；
在半导体衬底之上形成栅极结构，所述栅极结构与所述第一、二、三、四有源区均存在重叠部分；
在半导体衬底之上形成第一、二、三、四侧壁层，所述第一、二、三、四侧壁层分别位于所述栅极结构前、后、左、右侧，并对第一、二、三、四侧壁层进行刻蚀，使得每相邻侧壁层均未相连；
形成金属硅化物，所述金属硅化物覆盖在所述第一、二、三、四有源区之上，以及覆盖在所述栅极结构之上；
分别在所述第一、二、三、四有源区的金属硅化物之上连接第一、二、三、四金属线，所述第一、二、三、四金属线末端分别连接第一、二、三、四衬垫。
4.根据权利要求3所述的方法，其特征在于，所述栅极结构的形成方法包括：
在半导体衬底之上形成栅氧化层；
在所述栅氧化层之上形成栅极。
5.根据权利要求3所述的方法，其特征在于，所述金属硅化物的形成方法包括：
沉积金属；
进行快速退火处理。
6.根据权利要求5所述的方法，其特征在于，
所述沉积的金属为镍Ni、钛Ti或者钴Co；
所述金属硅化物为镍基硅化物、钛基硅化物或钴基硅化物。
7.根据权利要求3所述的方法，其特征在于，
所述第一、二、三、四侧壁层包括：二氧化硅和氮化硅；
所述对第一、二、三、四侧壁层进行刻蚀的方法包括：采用氢氟酸HF对二氧化硅进行刻蚀，采用磷酸H3PO4对氮化硅进行刻蚀。
8.一种金属硅化物桥连测试方法，该方法应用于如权利要求1所述的金属硅化物桥连测试结构，该方法包括：依次在每相邻的两个衬垫之间施加电压，如果所述两个相邻衬垫之间的电流值大于0，则判定所述两个相邻衬垫之间的侧壁层之上存在金属硅化物；如果所述两个相邻衬垫之间的电流值等于0，则判定所述两个相邻衬垫之间的侧壁层之上不存在金属硅化物。
CN201110105087.5A 2011-04-26 2011-04-26 金属硅化物桥连测试结构、形成方法和测试方法 Active CN102760725B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110105087.5A CN102760725B (zh) 2011-04-26 2011-04-26 金属硅化物桥连测试结构、形成方法和测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110105087.5A CN102760725B (zh) 2011-04-26 2011-04-26 金属硅化物桥连测试结构、形成方法和测试方法

Publications (2)

Publication Number Publication Date
CN102760725A CN102760725A (zh) 2012-10-31
CN102760725B true CN102760725B (zh) 2014-12-03

Family

ID=47055118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110105087.5A Active CN102760725B (zh) 2011-04-26 2011-04-26 金属硅化物桥连测试结构、形成方法和测试方法

Country Status (1)

Country Link
CN (1) CN102760725B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110364561B (zh) * 2018-04-11 2023-03-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112687664B (zh) * 2020-12-23 2022-07-19 华虹半导体(无锡)有限公司 半导体测试结构和包含其的晶圆

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087189A (en) * 1997-04-24 2000-07-11 National Science Council Test structure for monitoring overetching of silicide during contact opening
US6559475B1 (en) * 2000-05-25 2003-05-06 Hyundai Electronics Industries Co., Ltd. Test pattern for evaluating a process of silicide film formation
CN1426098A (zh) * 2001-11-02 2003-06-25 联华电子股份有限公司 监测自行对准硅化物残留的测试窗结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087189A (en) * 1997-04-24 2000-07-11 National Science Council Test structure for monitoring overetching of silicide during contact opening
US6559475B1 (en) * 2000-05-25 2003-05-06 Hyundai Electronics Industries Co., Ltd. Test pattern for evaluating a process of silicide film formation
CN1426098A (zh) * 2001-11-02 2003-06-25 联华电子股份有限公司 监测自行对准硅化物残留的测试窗结构

Also Published As

Publication number Publication date
CN102760725A (zh) 2012-10-31

Similar Documents

Publication Publication Date Title
US8120100B2 (en) Overlapping trench gate semiconductor device
CN102820326B (zh) 半导体器件及其制造方法
CN104078462A (zh) 半导体器件及其制造方法
CN108074910A (zh) 半导体器件及其制造方法
CN106206273A (zh) 半导体装置的制造方法
TW201324619A (zh) 溝渠式蕭基二極體及其製作方法
CN101930941A (zh) 浅沟槽隔离结构的制造方法
CN101286473B (zh) 半导体器件的制造方法
CN102760725B (zh) 金属硅化物桥连测试结构、形成方法和测试方法
JP2013135233A (ja) 半導体素子及びその形成方法
CN205645810U (zh) 集成电子器件
CN102646591B (zh) 晶体管的制造方法
CN107871706B (zh) 浅沟槽隔离结构及其制作方法
US20100224952A1 (en) Schottky barrier diode and method of producing the same
US9236315B2 (en) Electrical test structure for devices employing high-k dielectrics or metal gates
CN105529265A (zh) Mos晶体管的制作方法及mos晶体管
US7851310B2 (en) Method for forming semiconductor device
US9224687B2 (en) Programmable fuse structure and methods of forming
CN109887840A (zh) 沟槽式栅极金氧半场效晶体管的制造方法
US9263281B2 (en) Contact plug and method for manufacturing the same
CN106257642A (zh) 在例如在soi衬底上尤其是fdsoi衬底上制造的集成电路的有源区上制造接触的方法以及对应的集成电路
US20230137811A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN102222617B (zh) 高密度沟槽式功率半导体结构的制造方法
TWI845134B (zh) 半導體裝置及其製造方法
CN102054733A (zh) 形成浅沟槽隔离结构的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant