CN112687664B - 半导体测试结构和包含其的晶圆 - Google Patents

Abstract

本申请公开了一种半导体测试结构和包含其的晶圆，该测试结构包括：有源区，其包括沿顺时针方向依次形成的第一有源区、第二有源区、第三有源区和第四有源区，连接第一有源区和第二有源区第一沟道区，连接第二有源区和第三有源区的第二沟道区，连接第三有源区和第四有源区的第三沟道区，以及连接第四有源区和第一有源区的第四沟道区；栅极，其包括形成于第一有源区和第二有源区之间的第一栅极，形成于第二有源区和第三有源区之间的第二栅极，形成于第三有源区和第四有源区之间的第三栅极，形成于第四有源区和第一有源区之间的第四栅极。本申请能够更加全面地考虑到各种参数与栅极端帽长度的关系对漏电流的影响。

Description

半导体测试结构和包含其的晶圆

技术领域

本申请涉及半导体制造技术领域，具体涉及一种半导体测试结构和包含其的晶圆。

背景技术

在半导体工艺制程中，栅极端帽的长度(即栅极超出有源区的长度)控制是一项关键参数：栅极端帽的长度太长会增大结构布局的面积，栅极端帽的长度太短则会导致器件的源极和漏极两端漏电，引起器件失效。鉴于此，验证栅极端帽的最短尺寸是半导体工艺制程中的重要环节。

参考图1，其示出了相关技术中提供的半导体测试结构的俯视示意图，如图1所示，该半导体测试结构包括多个横向排列或纵向排列半导体测试器件110，多个半导体测试器件110形成于共同的有源区120上，每个半导体测试器件110包括栅极111和位于栅极111两侧的源极和漏极，栅极111以及位于其两侧的源极、漏极可通过接触通孔(contact，CT)113(图1中虚线方框所示)和位于接触通孔113上的金属层114引出。

相关技术中，可通过对栅极111的端帽长度c，以及有源区120的宽度a(通过调节宽度a即可实现对半导体测试器件111的沟道宽度的调节)进行调节，测试不同沟道宽度下的不同栅极端帽长度的漏电现象，从而确定栅极端帽长度的有效值区间。

然而，相关技术中提供的半导体测试结构由于仅考虑到沟道宽度对栅极端帽长度的影响，对于栅极端帽长度和周边图形的相关性考虑的并不全面，从而导致测试结果准确度较差。

发明内容

本申请提供了一种半导体测试结构和包含其的晶圆，可以解决相关技术中的半导体测试结构对于栅极端帽长度和周边图形的相关性考虑的并不全面从而导致测试结果准确度较差的问题。

一方面，本申请实施例提供了一种半导体测试结构，所述结构包括：

有源区，所述有源区包括沿顺时针方向依次形成的第一有源区、第二有源区、第三有源区和第四有源区，连接所述第一有源区和所述第二有源区第一沟道区，连接所述第二有源区和所述第三有源区的第二沟道区，连接所述第三有源区和所述第四有源区的第三沟道区，以及连接所述第四有源区和所述第一有源区的第四沟道区；

栅极，所述栅极包括形成于所述第一有源区和所述第二有源区之间的第一栅极，形成于所述第二有源区和所述第三有源区之间的第二栅极，形成于所述第三有源区和所述第四有源区之间的第三栅极，形成于所述第四有源区和所述第一有源区之间的第四栅极；

其中，所述第一栅极与所述第一沟道区具有交叠区域，所述第二栅极与所述第二沟道区具有交叠区域，所述第三栅极与所述第三沟道区具有交叠区域，所述第四栅极与所述第四沟道区具有交叠区域；

所述第一栅极、所述第一沟道区和位于所述第一栅极两侧的所述第二有源区和所述第一有源区形成第一测试器件，所述第二栅极、所述第二沟道区和位于所述第二栅极两侧的所述第三有源区和所述第二有源区形成第二测试器件，所述第三栅极、所述第三沟道区和位于所述第三栅极两侧的所述第四有源区和所述第三有源区形成第三测试器件，所述第四栅极、所述第四沟道区和位于所述第四栅极两侧的所述第一有源区和所述第四有源区形成第四测试器件。

可选的，所述栅极还包括形成于所述第一有源区、第二有源区、第三有源区和第四有源区所环绕的区域的中心的第五栅极；

所述第五栅极不与所述有源区交叠且其分别与所述第一栅极、所述第二栅极、所述第三栅极和所述第四栅极具有间距。

可选的，所述第五栅极为十字形；

所述第五栅极和所述第一栅极、所述第二栅极、所述第三栅极和所述第四栅极之间的间距用于测试栅极间距和栅极端帽的长度对器件漏电流的影响。

可选的，所述第一栅极、所述第二栅极、所述第三栅极和所述第四栅极的宽度用于测试栅极宽度和栅极端帽的长度对器件漏电流的影响。

可选的，所述第一有源区、所述第二有源区、所述第三有源区和所述第四有源区用于测试有源区的面积占比和栅极端帽的长度对器件漏电流的影响。

可选的，所述测试结构的周侧形成有第一金属层，所述第一金属层将所述测试结构环绕在内；

所述第一栅极、所述第二栅极、所述第三栅极和所述第四栅极上的接触通孔与所述第一金属层连接。

可选的，所述测试结构上还形成有第二金属层，所述第二金属层与所述第一金属层不接触；

所述第一有源区、所述第三有源区上的接触通孔与所述第二金属层连接。

可选的，所述测试结构上还形成有第三金属层，所述第三金属层、所述第二金属层和所述第一金属层之间两两不接触；

所述第二有源区、所述第四有源区上的接触通孔与所述第三金属层连接。

另一方面，本申请实施例提供了一种晶圆，所述晶圆上形成有如上任一所述的半导体测试结构。

本申请技术方案，至少包括如下优点：

本申请通过设置环形的有源区以及不同方向摆放的栅极，能够通过调节有源区面积、沟道宽度和栅极宽度，测试有源区面积、沟道宽度、栅极宽度和栅极端帽长度的关系，能够更加全面地考虑到各种参数与栅极端帽长度的关系，从而更加准确地确定栅极端帽长度的有效区间。

附图说明

为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是相关技术中提供的半导体测试结构的俯视示意图；

图2是本申请一个示例性实施例提供的半导体测试结构的俯视示意图。

具体实施方式

下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。

在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。

此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

半导体制造过程中，由于栅极端帽尺寸太短，从而导致漏电，进而引起器件失效的原因主要有以下几方面：

对化学机械研磨(chemical mechanical polishing，CMP)工艺的影响：CMP工艺受到有源区(active area，AA)的面积占比影响，在有源区的面积占比适中、且较为均匀的区域，研磨的较为平整；但在有源区的面积占比较小的区域隔离区会相对低些，有源区占比比较大的区域隔离区会相对高些；

对有源区与栅极的光刻工艺的影响：(1)有源区与栅极在半导体制造过程中会受到周边图形的影响，包括周围的有源区、隔离区的距离，周围的有源区、隔离区表面的高低落差，栅极的形状、栅极之间的距离等；(2)光学邻近校正(optical proximitycorrection，OPC)由于周边复杂的环境因素存在修正不良；(3)刻蚀过程中，受OPC修正不良、周边图形环境，和图形本身形状的影响，在一定程度上造成图形在刻蚀中出现过刻或粘连等情况。

由上述可知，影响栅极端帽的有效区间的因素包括有源区的面积占比、沟道宽度、栅极的形状以及栅极之间的距离等。

参考图2，其示出了本申请一个示例性实施例提供的半导体测试结构的俯视示意图，如图2所示，该半导体测试结构可通过半导体制造工序形成于晶圆上，其包括：

有源区，其包括沿顺时针方向依次形成的第一有源区211、第二有源区212、第三有源区213和第四有源区214，连接第一有源区211和第二有源区212的第一沟道区221，连接第二有源区212和第三有源区213的第二沟道区222，连接第三有源区213和第四有源区214的第三沟道区223，以及连接第四有源区214和第一有源区211的第四沟道区224。

需要说明的是，本申请实施例中，以半导体测试结构所在的平面定义X轴和Y轴，将该半导体测试结构上的各个图形(各个栅极、各个金属层等)的厚度所在的方向定义为Y轴。

如图2所示，沿顺时针方向依次形成的第一有源区211、第一沟道区221、第二有源区212、第二沟道区222、第三有源区213、第三沟道区223、第四有源区214以及第四沟道区224构成环形的有源区，上述有源区和沟道区掺杂有相同类型的离子。

栅极，其包括形成于第一有源区211和第二有源区212之间的第一栅极231，形成于第二有源区212和第三有源区213之间的第二栅极232，形成于第三有源区213和第四有源区214之间的第三栅极233，形成于第四有源区214和第一有源区211之间的第四栅极224。

如图2所示，第一栅极231位于三点钟方向，第二栅极232位于六点钟方向，第三栅极233位于九点钟方向，第四栅极234位于十二点钟方向，四个栅极之间两两垂直，上述任一栅极两侧的有源区可以是该栅极的源极和漏极。

第一栅极231与第一沟道区221具有交叠区域，第二栅极232与第二沟道区222具有交叠区域，第三栅极233与第三沟道区223具有交叠区域，第四栅极234第四沟道区224具有交叠区域。

第一栅极231、第一沟道区221和位于第一栅极231两侧的第二有源区212和第一有源区211形成第一测试器件；第二栅极232、第二沟道区222和位于第二栅极232两侧的第三有源区213和第二有源区212形成第二测试器件；第三栅极233、第三沟道区223和位于第三栅极233两侧的第四有源区214和第三有源区213形成第三测试器件；第四栅极234、第四沟道区224和位于第四栅极214两侧的第一有源区211和第四有源区214形成第四测试器件。

如图2所示，本申请实施例中，可通过调节第一栅极231、第二栅极232、第三栅极233以及第四栅极234的宽度L，测试栅极间距和栅极端帽的长度C对器件漏电流的影响。

如图2所示，本申请实施例中，可通过调节第一有源区211、第二有源区212、第三有源区213以及第四有源区214的面积A，测试有源区的面积占比和栅极端帽的长度C对器件漏电流的影响。

如图2所示，本申请实施例中，可通过调节第一沟道区221、第二沟道区222、第三沟道区223以及第四沟道区224的宽度W，测试沟道宽度和栅极端帽的长度C对器件漏电流的影响。

综上所述，本申请实施例中，通过设置环形的有源区以及不同方向摆放的栅极，能够通过调节有源区面积、沟道宽度和栅极宽度，测试有源区面积、沟道宽度、栅极宽度和栅极端帽长度的关系，能够更加全面地考虑到各种参数与栅极端帽长度的关系，从而更加准确地确定栅极端帽长度的有效区间。

可选的，如图2所示，本申请实施例中，该半导体测试结构还包括第五栅极235，其形成于第一有源区211、第二有源区212、第三有源区213和第四有源区214所环绕的区域的中心，其不与有源区交叠且其分别与第一栅极231、第二栅极232、第三栅极233和第四栅极234具有间距D。该间距D用于测试栅极间距和栅极端帽的长度C对器件漏电流的影响。示例性的，该第五栅极235为十字形，其与其它栅极的间距D为十字形的四个端部与其它栅极的间距。

可选的，该半导体测试结构的周侧形成有第一金属层251，第一金属层251将测试结构环绕在内。第一栅极231、第二栅极232、第三栅极233和第四栅极234上的接触通孔240(图2中的虚线方框所示)与第一金属层251连接，引出四个栅极。

可选的，该半导体测试结构上还形成有第二金属层252，第二金属层252与第一金属层251不接触，第一有源区211、第三有源区213上的接触通孔240与第二金属层252连接。

可选的，该半导体测试结构上还形成有第三金属层253，第三金属层253、第二金属层252和第一金属层251之间两两不接触，第二有源区212、第四有源区214上的接触通孔240与第三金属层253连接。

以第一测试器件为例，对本申请实施例中提供的半导体测试结构的引出方式进行说明：对于第一栅极231、第一沟道区221和位于第一栅极231两侧的第二有源区212和第一有源区211形成第一测试器件，若第二有源区212为第一测试器件的源极，第一有源区211为第一测试器件的漏极，则第一测试器件的源极通过第三金属层253引出，第一测试器件的栅极(第一栅极231)通过第一金属层251引出，第一测试器件的漏极通过第二金属层252引出；若第二有源区212为第一测试器件的漏极，第一有源区211为第一测试器件的源极，则第一测试器件的漏极通过第三金属层253引出，第一测试器件的栅极(第一栅极231)通过第一金属层251引出，第一测试器件的源极通过第二金属层252引出。

本申请还提供了一种晶圆，该晶圆包括上述任一实施例中提供的半导体测试结构。可选的，该晶圆包括多个上述任一实施例中提供的半导体测试结构。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (9)

1.一种半导体测试结构，其特征在于，所述结构包括：

有源区，所述有源区包括沿顺时针方向依次形成的第一有源区、第二有源区、第三有源区和第四有源区，连接所述第一有源区和所述第二有源区第一沟道区，连接所述第二有源区和所述第三有源区的第二沟道区，连接所述第三有源区和所述第四有源区的第三沟道区，以及连接所述第四有源区和所述第一有源区的第四沟道区；

栅极，所述栅极包括形成于所述第一有源区和所述第二有源区之间的第一栅极，形成于所述第二有源区和所述第三有源区之间的第二栅极，形成于所述第三有源区和所述第四有源区之间的第三栅极，形成于所述第四有源区和所述第一有源区之间的第四栅极；

其中，所述第一栅极与所述第一沟道区具有交叠区域，所述第二栅极与所述第二沟道区具有交叠区域，所述第三栅极与所述第三沟道区具有交叠区域，所述第四栅极与所述第四沟道区具有交叠区域；

所述第一栅极、所述第一沟道区和位于所述第一栅极两侧的所述第二有源区和所述第一有源区形成第一测试器件，所述第二栅极、所述第二沟道区和位于所述第二栅极两侧的所述第三有源区和所述第二有源区形成第二测试器件，所述第三栅极、所述第三沟道区和位于所述第三栅极两侧的所述第四有源区和所述第三有源区形成第三测试器件，所述第四栅极、所述第四沟道区和位于所述第四栅极两侧的所述第一有源区和所述第四有源区形成第四测试器件。

2.根据权利要求1所述的半导体测试结构，其特征在于，所述栅极还包括形成于所述第一有源区、第二有源区、第三有源区和第四有源区所环绕的区域的中心的第五栅极；

所述第五栅极不与所述有源区交叠且其分别与所述第一栅极、所述第二栅极、所述第三栅极和所述第四栅极具有间距。

3.根据权利要求2所述的半导体测试结构，其特征在于，所述第五栅极为十字形；

所述第五栅极和所述第一栅极、所述第二栅极、所述第三栅极和所述第四栅极之间的间距用于测试栅极间距和栅极端帽的长度对器件漏电流的影响。

4.根据权利要求3所述的半导体测试结构，其特征在于，所述第一栅极、所述第二栅极、所述第三栅极和所述第四栅极的宽度用于测试栅极宽度和栅极端帽的长度对器件漏电流的影响。

5.根据权利要求2所述的半导体测试结构，其特征在于，所述第一有源区、所述第二有源区、所述第三有源区和所述第四有源区用于测试有源区的面积占比和栅极端帽的长度对器件漏电流的影响。

6.根据权利要求1至5任一所述的半导体测试结构，其特征在于，所述测试结构的周侧形成有第一金属层，所述第一金属层将所述测试结构环绕在内；

所述第一栅极、所述第二栅极、所述第三栅极和所述第四栅极上的接触通孔与所述第一金属层连接。

7.根据权利要求6所述的半导体测试结构，其特征在于，所述测试结构上还形成有第二金属层，所述第二金属层与所述第一金属层不接触；

所述第一有源区、所述第三有源区上的接触通孔与所述第二金属层连接。

8.根据权利要求7所述的半导体测试结构，其特征在于，所述测试结构上还形成有第三金属层，所述第三金属层、所述第二金属层和所述第一金属层之间两两不接触；

所述第二有源区、所述第四有源区上的接触通孔与所述第三金属层连接。

9.一种晶圆，其特征在于，所述晶圆上形成有如权利要求1至8任一所述的半导体测试结构。

Images