TWI808692B - 自對準多重圖案化標記 - Google Patents
自對準多重圖案化標記 Download PDFInfo
- Publication number
- TWI808692B TWI808692B TW111110678A TW111110678A TWI808692B TW I808692 B TWI808692 B TW I808692B TW 111110678 A TW111110678 A TW 111110678A TW 111110678 A TW111110678 A TW 111110678A TW I808692 B TWI808692 B TW I808692B
- Authority
- TW
- Taiwan
- Prior art keywords
- patterns
- group
- self
- opening
- strip
- Prior art date
Links
- 238000000059 patterning Methods 0.000 title abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 description 15
- 125000006850 spacer group Chemical group 0.000 description 13
- 238000005259 measurement Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 108700031620 S-acetylthiorphan Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000101 transmission high energy electron diffraction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70681—Metrology strategies
- G03F7/70683—Mark designs
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
- H01L2223/5446—Located in scribe lines
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Structure Of Printed Boards (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
一種自對準多重圖案化標記。所述標記包括設置於基底上的一組圖案與覆蓋層。所述一組圖案包括在第一方向上延伸且彼此平行設置的多個條狀圖案,且相鄰的兩個條狀圖案的末端彼此連接以形成獨立環形。所述覆蓋層設置於所述基底上且覆蓋所述一組圖案。所述覆蓋層具有在與所述第一方向交錯的第二方向上延伸的開口,且所述覆蓋層覆蓋每一個條狀圖案的相對的兩個末端。
Description
本發明是有關於一種半導體製程用的標記,且特別是關於一種自對準多重圖案化(self-aligned multiple patterning)標記。
在半導體製程中,對準標記是用以檢查晶圓或晶片的位置對準度,而疊合標記用以檢查前層與當層之間的對準度。一般來說,對準標記或疊合標記形成在基底的切割道區域中,且在形成對準標記或疊合標記之後,使用光學儀器進行量測,藉由影像訊號來判斷對準度是否在容許的範圍內。
在目前的自對準多重圖案化製程中,通常會同時於切割道區域中形成與元件區中的元件具有相同或相似圖案的對準標記或疊合標記。例如,取決於自對準多重圖案化製程,設置於切割道區域中的對準標記或疊合標記通常包括多個條狀圖案以及部分地覆蓋這些條狀圖案的覆蓋層,且覆蓋層具有暴露出條狀圖案的開口。位於元件區域中的覆蓋層即為本領域中熟知的截斷層(cut layer)。然而,在以光學儀器進行對準度測量時,往往因覆蓋層的邊界而造成影像訊號不良,導致對準度測量失誤。此外,對於對準標記或疊合標記來說,被覆蓋層的開口暴露出的條狀圖案容易發生傾倒的問題。
本發明提供一種自對準多重圖案化標記,其可有效地避免圖案傾倒的問題,且有利於提高對準度測量的準確性。
本發明的自對準多重圖案化標記包括設置於基底上的一組圖案與覆蓋層。所述一組圖案包括在第一方向上延伸的彼此平行設置的多個條狀圖案,且相鄰的兩個條狀圖案的末端彼此連接以形成獨立環形。所述覆蓋層設置於所述基底上且覆蓋所述一組圖案。所述覆蓋層具有在與所述第一方向交錯的第二方向上延伸的開口,且所述覆蓋層覆蓋每一個條狀圖案的相對的兩個末端。
本發明的自對準多重圖案化標記包括設置於基底上的一組圖案與覆蓋層。所述一組圖案包括在第一方向上延伸的彼此平行設置的多個條狀圖案,且相鄰的兩個條狀圖案的末端彼此連接以形成獨立環形。所述覆蓋層設置於所述基底上且覆蓋所述一組圖案。所述覆蓋層具有各自在與所述第一方向交錯的第二方向上延伸的第一開口與第二開口,且所述第一開口與所述第二開口分別暴露每一個條狀圖案的相對的第一末端與第二末端。
基於上述,在本發明的一實施例中,自對準多重圖案化標記的覆蓋層覆蓋每一個條狀圖案的末端,因此可有效地避免條狀圖案發生傾倒的問題。此外,覆蓋層的開口暴露出條狀圖案的一部分,因此在以本實施例的自對準多重圖案化標記來作為對準標記或疊合標記時,透過開口的邊界以及開口所暴露出來的區域,可有效地提高光學儀器所得到的影像訊號的解析度,進而可增加對準度測量的準確性。
此外,在本發明的另一實施例中,自對準多重圖案化標記的覆蓋層覆蓋每一個條狀圖案的末端之外的部分,因此可有效地避免條狀圖案發生傾倒的問題。此外,在以本實施例的自對準多重圖案化標記來作為對準標記或疊合標記時,透過開口的邊界以及開口所暴露出來的區域,可有效地提高光學儀器所得到的影像訊號的解析度,進而可增加對準度測量的準確性。
下文列舉實施例並配合附圖來進行詳細地說明,但所提供的實施例並非用以限制本發明所涵蓋的範圍。此外,附圖僅以說明為目的,並未依照原尺寸作圖。為了方便理解,在下述說明中相同的元件將以相同的符號標示來說明。
本發明的自對準多重圖案化標記形成於基底的切割道區域中,其可作為用以檢查晶圓或晶片的位置對準度的對準標記,或可作為用以檢查前層與當層之間的對準度的疊合標記,本發明不對此作限定。此外,本發明的標記可形成於各種自對準多重圖案化製程中,例如自對準雙重圖案化(self-aligned double patterning,SADP)製程、自對準三重圖案化(self-aligned triple patterning,SATP)製程以及自對準四重圖案化(self-aligned quadruple patterning,SAQP)製程。以下將以SADP製程為例來作說明,且在此情況下,本發明的標記可稱為SADP標記,但本發明不限於此。
參照圖1A、圖2A與圖3A,於基底100上形成多個條狀的虛設圖案102。基底100為目標基底,亦即待圖案化基底。例如,基底100可以是矽基底,且經圖案化的基底100例如可用以定義形成於基底100中的溝渠圖案。或者,基底100可以是介電基底,且經圖案化的基底100例如可用以定義形成於基底100中的線路圖案。或者,基底100可以是導電基底,且經圖案化的基底100例如可用以定義字元線結構、位元線結構等。然而,本發明中的基底100不限於以上所述。
基底100可劃分為元件區100a與切割道區100b。切割道區100b圍繞元件區100a。多個條狀的虛設圖案102分別形成於元件區100a與切割道區100b中的基底100上。在本實施例中,在元件區100a中,每一個虛設圖案102在X方向上延伸,且這些虛設圖案102在Y方向上彼此平行且以相同的間距連續地排列。此外,在本實施例中,為使對準標記或疊合標記的影像訊號易於辨識,在切割道區100b中,形成例如4組虛設圖案,且所述4組虛設圖案在Y方向上彼此平行且間隔地排列,其中相鄰的兩組虛設圖案的間距大於每一組中相鄰的兩個虛設圖案102的間距。然而,本發明不限於上述的數量。在每一組中,每一個虛設圖案102在X方向上延伸,且每一組的佈局方式皆相同。
然後,於每一個虛設圖案102的側壁上形成間隙壁104。從基底100的上方的上視方向來看,間隙壁104圍繞每一個虛設圖案102。間隙壁104的形成方法例如是先於基底100上共形地形成一層間隙壁材料層,然後進行非等向性蝕刻製程,以移除部分的間隙壁材料層。
參照圖1B、圖2B與圖3B,移除虛設圖案102。此時,在元件區100a中,保留於基底100上的間隙壁104可作為自對準雙重圖案化製程的罩幕圖案。詳細來說,在移除虛設圖案102後,在基底100上形成了由間隙壁104構成的平形排列的多個條狀圖案104a。相鄰的兩個條狀圖案104a的末端彼此連接而形成獨立的環形圖案。在本實施例中,在切割道區100b中形成有4組圖案,每一組圖案包括4個長條狀的環形圖案。此外,每一組圖案彼此平行地設置於基底100上,且每一組圖案彼此相同。在每一組圖案中相鄰的兩個條狀圖案104a之間的距離是相等的。相鄰的兩組圖案之間的距離大於各組中相鄰的兩個條狀圖案104a之間的距離,使得相鄰的兩組圖案可明顯地區隔開來。
接著,於基底100上形成覆蓋層106。在本實施例中,覆蓋層106例如為光阻層,但本發明不限於此。覆蓋層106在元件區100a與切割道區100b中分別具有開口106a與開口106b,以暴露出由間隙壁104構成的長條狀的環形圖案的一部分。詳細地說,在元件區100a中,覆蓋層106覆蓋每一個由間隙壁104構成的長條狀的環形圖案的末端,且開口106a暴露出條狀圖案104a。此外,在切割道區100b中,覆蓋層106覆蓋每一個由間隙壁104構成的長條狀的環形圖案的末端,且開口106b暴露出條狀圖案104a。如此一來,在切割道區100b中形成了本實施例的SADP標記,其包括條狀圖案104a與覆蓋層106。也就是說,本實施例的SADP標記的製造整合於元件區的自SADP製程中。之後,可進行後續的製程,例如以覆蓋層106以及被暴露出來的條狀圖案104a作為蝕刻罩幕來進行非等向性蝕刻製程,以完成對基底100的自對準雙重圖案化製程。
在本實施例中,在切割道區100b中,覆蓋層106覆蓋每一個由間隙壁104構成的長條狀的環形圖案的末端,因此可有效地避免這些長條狀的環形圖案發生傾倒的問題。此外,覆蓋層106的開口106b暴露出條狀圖案104a。根據本發明的一實施例,在X方向(即條狀圖案104a的延伸方向)上,條狀圖案104a的長度L1與被覆蓋層106覆蓋的環形圖案的末端的長度L2的比值(L1/L2)大於18。根據本發明的一實施例,在Y方向(即開口106b的延伸方向)上,相鄰的兩組虛設圖案的距離D2與開口106b的邊界與鄰近的條狀圖案104a之間的距離D1的比值(D2/D1)大於1且小於5。根據本發明的一實施例,開口106b的邊界與鄰近的條狀圖案104a之間的距離D1與被覆蓋層106覆蓋的環形圖案的末端的長度L2的比值(D1/L2)大於2。如此一來,在以本實施例的標記來作為對準標記或疊合標記時,可有效地提高光學儀器所得到的影像訊號的解析度,進而可增加對準度測量的準確性。
圖4為依照本發明第二實施例的自對準多重圖案化標記的上視示意圖。本實施例與第一實施例的差異在於切割道區中的長條狀的環形圖案的排列方式以及覆蓋層的開口的設置方式。因此,在本實施例中,與第一實施例相同的元件以及製程將不再另外說明。
參照圖4,在本實施例中,從基底100的上方的上視方向來看,每一個由間隙壁104構成的長條狀的環形圖案在Y方向上延伸。也就是說,條狀圖案104a在Y方向上延伸,且相鄰的兩個條狀圖案104a的末端彼此連接而形成獨立環形。此外,多個條狀圖案104a在X方向上彼此平行且連續地排列,以構成一組圖案。
本實施例的標記包括5組圖案,其在Y方向上彼此平行排列,且每一組的佈局方式皆相同。每一組圖案包括10個長條狀的環形圖案,亦即每一組圖案包括20個條狀圖案104a且相鄰的兩個條狀圖案104a的末端彼此連接而形成獨立環形。然而,本發明不限於上述的數量。在每一組圖案中,相鄰的兩個條狀圖案104a之間的距離是相等的。
此外,在本實施例中,在切割道區100b中,覆蓋層106具有多個開口106b。這些開口106b在Y方向上彼此平行排列,且每一個開口106b在X方向上延伸。這些開口106b分別暴露出每一個條狀圖案104a的相對的兩個末端,亦即暴露出相鄰的兩個條狀圖案104a彼此連接的部分。在這些開口106b中,一個開口106b可暴露出相鄰的兩組圖案中彼此相對的條狀圖案104a的末端。換句話說,如圖所示,對於相鄰的兩組圖案來說,一組圖案中的條狀圖案104a的末端與另一組圖案中的條狀圖案104a的鄰近其的末端可通過同一個開口106b暴露出來。在本實施例中,從基底100的上方的上視方向來看,在Y方向(即條狀圖案104a的延伸方向)上相鄰的兩組圖案之間的距離D4與開口106b的邊界與鄰近的間隙壁104之間的距離D3的比值(D4/D3)大於1且小於5,使得相鄰的兩組圖案可明顯地區隔開來。
在本實施例中,覆蓋層106覆蓋每一組圖案的中的條狀圖案104a的末端之外的部分。在本實施例中,環形圖案的長度L3與被覆蓋層106覆蓋的條狀圖案104a的長度L4的比值(L3/L4)大於1且小於2。如此一來,可有效地避免這些長條狀的環形圖案發生傾倒的問題。特別是,對於長度較短(例如小於800 nm)的環形圖案來說,由於覆蓋層106覆蓋於其上,因此更可有效地防止傾倒。
在本實施例中,由於覆蓋層106具有平形排列的多個開口106b且這些開口106b分別暴露出每一個條狀圖案104a的相對的兩個末端,而覆蓋層106覆蓋每一組圖案中的條狀圖案104a的末端之外的部分,因此在以本實施例的標記來作為對準標記或疊合標記時,透過這些開口106b的邊界以及開口106b所暴露出來的區域,可有效地提高光學儀器所得到的影像訊號的解析度,進而可增加對準度測量的準確性。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:基底
100a:元件區
100b:切割道區
102:虛設圖案
104:間隙壁
104a:條狀圖案
106:覆蓋層
106a、106b:開口
D1、D2、D3、D4:距離
L1、L2、L3、L4:長度
圖1A至圖1B為依照本發明第一實施例的自對準多重圖案化標記的製造流程上視示意圖。
圖2A至圖2B為沿圖1A至圖1B中的I-I剖線的剖面示意圖。
圖3A至圖3B為沿圖1A至圖1B中的II-II剖線的剖面示意圖。
圖4為依照本發明第二實施例的自對準多重圖案化標記的上視示意圖。
100:基底
100a:元件區
100b:切割道區
104:間隙壁
104a:條狀圖案
106:覆蓋層
106a、106b:開口
D1、D2:距離
L1、L2:長度
Claims (12)
- 一種自對準多重圖案化標記,包括: 第一組圖案,設置於基底上,包括在第一方向上延伸的彼此平行設置的多個條狀圖案,且相鄰的兩個條狀圖案的末端彼此連接以形成獨立環形;以及 覆蓋層,設置於所述基底上且覆蓋所述第一組圖案,其中所述覆蓋層具有開口,所述開口在與所述第一方向交錯的第二方向上延伸,且所述覆蓋層覆蓋每一個條狀圖案的相對的兩個末端。
- 如請求項1所述的自對準多重圖案化標記,其中在所述第一組圖案中相鄰的兩個條狀圖案之間的距離是相等的。
- 如請求項1所述的自對準多重圖案化標記,其中在所述第一方向上,所述條狀圖案的長度與被所述覆蓋層覆蓋的所述末端的長度的比值大於18。
- 如請求項1所述的自對準多重圖案化標記,更包括第二組圖案,其中所述第一組圖案與所述第二組圖案在所述第二方向上彼此平行地設置於所述基底上,所述第二組圖案與所述第一組圖案相同,且所述覆蓋層覆蓋所述第二組圖案中的每一個條狀圖案的相對的兩個末端。
- 如請求項4所述的自對準多重圖案化標記,其中所述第一組圖案與所述第二組圖案之間的距離大於所述第一組圖案中相鄰的兩個條狀圖案之間的距離。
- 如請求項5所述的自對準多重圖案化標記,其中所述第一組圖案與所述第二組圖案之間的距離與所述開口的邊界與鄰近的所述條狀圖案之間的距離的比值大於1且小於5。
- 如請求項6所述的自對準多重圖案化標記,其中所述開口的邊界與鄰近的所述條狀圖案之間的距離與被所述覆蓋層覆蓋的所述末端的長度的比值大於2。
- 一種自對準多重圖案化標記,包括: 第一組圖案,設置於基底上,包括在第一方向上延伸且彼此平行設置的多個條狀圖案,且相鄰的兩個條狀圖案的末端彼此連接以形成獨立環形;以及 覆蓋層,設置於所述基底上且覆蓋所述第一組圖案,其中所述覆蓋層具有第一開口與第二開口,所述第一開口與所述第二開口各自在與所述第一方向交錯的第二方向上延伸,且所述第一開口與所述第二開口分別暴露每一個條狀圖案的相對的第一末端與第二末端。
- 如請求項8所述的自對準多重圖案化標記,其中在所述第一組圖案中相鄰的兩個條狀圖案之間的距離是相等的。
- 如請求項8所述的自對準多重圖案化標記,更包括第二組圖案,其中所述第一組圖案與所述第二組圖案在所述第一方向上彼此平行地設置於所述基底上,所述第二組圖案與所述第一組圖案相同,且所述覆蓋層更具有第三開口,其中所述第一開口暴露所述第一組圖案中每一個條狀圖案的所述第一末端,所述第二開口暴露所述第一組圖案中每一個條狀圖案的所述第二末端與所述第二組圖案中每一個條狀圖案的一個末端,且所述第三開口暴露所述第二組圖案中每一個條狀圖案的另一個末端。
- 如請求項10所述的自對準多重圖案化標記,其中在所述第一方向上,所述第一組圖案與所述第二組圖案之間的距離與所述開口的邊界與鄰近的所述獨立環形之間的距離的比值大於1且小於5。
- 如請求項11所述的自對準多重圖案化標記,其中所述獨立環形的長度與被所述覆蓋層覆蓋的所述條狀圖案的長度的比值大於1且小於2。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111110678A TWI808692B (zh) | 2022-03-22 | 2022-03-22 | 自對準多重圖案化標記 |
US18/171,676 US20230307377A1 (en) | 2022-03-22 | 2023-02-21 | Self-aligned multiple patterning mark |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW111110678A TWI808692B (zh) | 2022-03-22 | 2022-03-22 | 自對準多重圖案化標記 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI808692B true TWI808692B (zh) | 2023-07-11 |
TW202338490A TW202338490A (zh) | 2023-10-01 |
Family
ID=88096408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111110678A TWI808692B (zh) | 2022-03-22 | 2022-03-22 | 自對準多重圖案化標記 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20230307377A1 (zh) |
TW (1) | TWI808692B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103246156A (zh) * | 2012-02-14 | 2013-08-14 | 南亚科技股份有限公司 | 形成自我对准的套准标记的方法 |
CN103797399A (zh) * | 2011-07-20 | 2014-05-14 | 皮克斯特隆尼斯有限公司 | 具有自对准的孔隙的显示器及其制造方法 |
CN103889888A (zh) * | 2011-10-03 | 2014-06-25 | Asml荷兰有限公司 | 提供用于可自组装聚合物的图案化取向模板的方法 |
CN110517953A (zh) * | 2018-05-21 | 2019-11-29 | 东京毅力科创株式会社 | 基板处理方法和基板处理装置 |
-
2022
- 2022-03-22 TW TW111110678A patent/TWI808692B/zh active
-
2023
- 2023-02-21 US US18/171,676 patent/US20230307377A1/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103797399A (zh) * | 2011-07-20 | 2014-05-14 | 皮克斯特隆尼斯有限公司 | 具有自对准的孔隙的显示器及其制造方法 |
CN103889888A (zh) * | 2011-10-03 | 2014-06-25 | Asml荷兰有限公司 | 提供用于可自组装聚合物的图案化取向模板的方法 |
CN103246156A (zh) * | 2012-02-14 | 2013-08-14 | 南亚科技股份有限公司 | 形成自我对准的套准标记的方法 |
TW201334028A (zh) * | 2012-02-14 | 2013-08-16 | Nanya Technology Corp | 形成自我對準之疊對標記之方法 |
CN110517953A (zh) * | 2018-05-21 | 2019-11-29 | 东京毅力科创株式会社 | 基板处理方法和基板处理装置 |
Also Published As
Publication number | Publication date |
---|---|
TW202338490A (zh) | 2023-10-01 |
US20230307377A1 (en) | 2023-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101132803B1 (ko) | 미세 패턴 형성 방법 | |
TWI713219B (zh) | 半導體元件及其製作方法 | |
KR100199368B1 (ko) | 반도체 소자 제조용 콘택 마스크 | |
JPH09102457A (ja) | 半導体集積回路およびその製造方法 | |
CN108666207B (zh) | 制作半导体元件的方法 | |
JP2002528895A (ja) | 表面に格子と少なくとも部分的に凹部形状のオキサイドパターンとを備えているシリコン基体に半導体装置を製造する方法 | |
CN112034677B (zh) | 一种套刻标记、套刻标记方法及套刻测量方法 | |
US8502355B2 (en) | Overlay vernier mask pattern, formation method thereof, semiconductor device including overlay vernier pattern, and formation method thereof | |
US12041766B2 (en) | Manufacturing method of semiconductor device | |
KR101489329B1 (ko) | 포토키 및 이를 이용한 반도체 소자의 제조방법 | |
US20150130031A1 (en) | Semiconductor Device With An Overlay Mark Including Segment Regions Surrounded By A Pool Region | |
CN101097903B (zh) | 重叠对准图案及其制造方法 | |
TWI808692B (zh) | 自對準多重圖案化標記 | |
KR20000047555A (ko) | 반도체 제조 방법 및 반도체 장치 | |
CN117673042A (zh) | 套刻对准标记结构、半导体器件及其制备方法 | |
JP2000171966A (ja) | レチクル及び半導体装置の製造方法 | |
US20180129773A1 (en) | Design method of semiconductor integrated circuit layout and method of fabricating semiconductor device using the same | |
CN116845052A (zh) | 自对准多重图案化标记 | |
KR100410812B1 (ko) | 반도체장치의제조방법 | |
US10177094B1 (en) | Measurement mark and method for monitoring semiconductor process | |
TWI678725B (zh) | 半導體元件及其關鍵尺寸的定義方法 | |
TWI817917B (zh) | 測量光刻對準的方法與半導體結構 | |
TWI817438B (zh) | 重疊標記 | |
TWI840147B (zh) | 光罩結構與圖案化方法 | |
CN112951803B (zh) | 微影制程的关键尺寸的监控结构 |