CN103246156A - 形成自我对准的套准标记的方法 - Google Patents

形成自我对准的套准标记的方法 Download PDF

Info

Publication number
CN103246156A
CN103246156A CN2012104382773A CN201210438277A CN103246156A CN 103246156 A CN103246156 A CN 103246156A CN 2012104382773 A CN2012104382773 A CN 2012104382773A CN 201210438277 A CN201210438277 A CN 201210438277A CN 103246156 A CN103246156 A CN 103246156A
Authority
CN
China
Prior art keywords
self
mask layer
border
register mark
principal character
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012104382773A
Other languages
English (en)
Other versions
CN103246156B (zh
Inventor
维奈·奈尔
戴维·普拉特
克里斯托弗·侯克
理查德·豪斯利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN103246156A publication Critical patent/CN103246156A/zh
Application granted granted Critical
Publication of CN103246156B publication Critical patent/CN103246156B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明公开了一种形成自我对准的套准标记的方法,首先提供位在基材上的一第一区域、一第二区域、以及位于第一区域和第二区域之间的主要特征。第一区域界定出一第一边界而第二区域界定出一第二边界。其次,形成一截切掩膜层分别覆盖第一区域与第二区域并同时又裸露主要特征。然后,判定截切掩膜层是否与第一边界或第二边界自我对准,而建立一自我对准套准标记。继续,当截切掩膜层与第一边界或第二边界自我对准时,进行一主要特征的刻蚀步骤将主要特征转移到基材上。

Description

形成自我对准的套准标记的方法
技术领域
本发明大致涉及一种形成相对于基材上先前所形成的关键特征(criticalfeature)的自我对准式掩膜的方法,特别是针对形成与先前所得的关键特征有关的非关键掩膜层的方法,并判定此非关键的掩膜层是否自我对准于先前所形成的关键特征,并同时作为自我对准的套准标记的方法。
背景技术
以硅材为基础的芯片制备方法通常会涉及到多种的光刻加工步骤。在其中的每个步骤里会将具有一个固定尺寸的特殊图案印在晶圆上。在处理过所有的特殊图案后就可以制造出一个完整的工作电路。将每一个特殊图案在一定的误差范围内套准(overlay)在之前所预先形成好的参考用特殊图案上是一件非常关键的事,如此,电子电路才能作用。这样的误差范围幅度被称为是一种套准规范。
套准测量框(registration box)是用来测量某一层和其它层之间的套准状况。套准测量框通常会有两个部位用于套准测量(overlay measurement)中:其中的一例就是用来定位先前参考层(prior reference layer,也就是前层)的印刷外框,以及一个用来定位当层的印刷内框。经由测量内框及外框之间Y方向上和X方向上距离的动作就可以进行套准的测量。这个距离之后会再与理想的参考值作比较,就可以计算出层对层之间的套准情况。
如前所述,套准测量框是用来量测某一层位在另一层上的套准程度。每次测量的目的是在于确保套准动作都有在规范以内。
在大多数情况下,基材上会有一些具有不同特征的区域。例如,在基材上可能会有阵列特征较密集的阵列区域以及具有较不密集周边特征的周边区域。因此,阵列特征和周边特征在本质上是不同的。特别是,阵列特征在尺寸上通常会小于周边特征。例如,周边区域的电子器件在尺寸上,可能会比阵列区域中的电子器件还要来的大些。
此外,尽管周边特征因为具有较大的尺寸故可以经由一般的光刻技术来形成,阵列特征反而通常是要使用间距倍减技术(pitch multiplicationtechniques)来形成。在工艺过程中要防止不同的特征彼此相互干扰是件相当具有挑战性的工作。
在阵列特征经由间距倍减过程而形成在基材上之后,基材上有些部分,例如周边区域,需要使用掩膜来加以保护。然而,先前的光刻胶层在经过之前的刻蚀步骤之后已经被剥除掉了。另外在间距倍减过程(pitch doublingprocess)中也会形成一些不需要的特征。这些特征需要加以移除,或是至少要遮住这些特征。
当需要将掩膜图案形成在靠近阵列特征的过程中,会出现要如何来测量关键性特征(critical features)位置的问题,例如由较密集的线条/间隔所形成的阵列特征,但是同时测量又不能受到相邻掩膜的非关键性图案所影响。
因此,目前业界尚需要有一种在基材上形成掩膜的方法,以建立出一个自我对准的套准标记,但是又不会损及先前所形成关键特征的精确度,尤其是在搭配间距倍减技术一起结合使用时。
发明内容
有鉴于上述的情况,本发明于是提出了一种在基材上形成掩膜的方法,而可以建立出能够自我对准的套准标记,又不会损及先前所形成的关键特征的精确度。换句话说,本发明提出了一种用来解决如何测量由较密集的线条/间隔所形成关键性特征位置的方法,其测量不会受到另一后续所形成的掩膜的非关键图案所影响。
本发明所提出形成自我对准的套准标记的方法,首先提供位在基材上的第一区域、位在基材上的第二区域、以及位于第一区域和第二区域之间且位于基材上的第一主要特征。第一区域界定出特征的第一边界,而第二区域界定出特征的第二边界。其次,形成一截切掩膜层(cut mask layer)用来分别覆盖第一区域与第二区域,同时截切掩膜层还会裸露出主要特征。然后,判定截切掩膜层是否会与第一边界以及第二边界的至少其中一者自我对准,而建立起自我对准的套准标记。接着,当截切掩膜层与第一边界以及第二边界的至少其中一者自我对准时,再进行主要特征的刻蚀步骤来将主要特征转移至基材。
在本发明的一个实施方式中,主要特征是由间距倍减技术所形成的。
在本发明的另一个实施方式中,主要特征具有较第一区域以及第二区域的至少其中一者更为密集的主要特征图案,使得截切掩膜层得以描绘出并框出主要特征图案的轮廓。
在本发明的另一个实施方式中,主要特征具有线条/间隔阵列图案,而在线条/间隔阵列图案中则具有多个非连续的线段。特别是,截切掩膜层的边界会落在多个非连续线段的至少其中一者上,而不是落在线条/间隔阵列图案中的某一个间隔中。
在本发明的另一个实施方式中,当截切掩膜层与第一边界或是第二边界自我对准时,截切掩膜层的边缘是渐缩的(tapered)。
在本发明的另一个实施方式中,主要特征包括第一部分和第二部分。
在本发明的另一个实施方式中,当截切掩膜层与第一边界以及套准测量框的边界自我对准时,截切掩膜层有助于形成一套准测量框(registrationmeasurement box)。
在本发明的另一个实施方式中,截切掩膜层有助于形成会被测量工具所检测的测量环(measurement ring),目的是要决定主要特征的位置。
在本发明的另一个实施方式中,主要特征的刻蚀步骤后会移除掉覆盖第一区域和第二区域的截切掩膜层。
在本发明的另一个实施方式中,不管截切掩膜层对于主要特征是否有X方向上或是Y方向上的偏移,截切掩膜层仍然都会与位于其下方的图案自我对准。
附图说明
图1绘示出本发明形成一种自我对准的套准标记的方法。
图2至图4绘示出主要特征的形成过程。
图5A为基材的上视图,绘示出第一区域、第二区域、主要特征和线条/间隔阵列图案。
图5B绘示出沿图5A中切线A-A’的横截面视图。
图6绘示出位在基材上的掩膜。
图7绘示出在间隔壁刻蚀步骤之后的主要特征。
图8绘示出移除掉截止掩膜层的结果。
图9A与图9B分别绘示出掩膜相对于主要特征中的线条与间隔在X方向上有一定程度的偏移的两种情况。
图10绘示出掩膜相对于终止在主要特征的线条在Y方向上有一定程度的偏移的例子。
其中,附图标记说明如下:
101    基材                      135      主要特征层
102    划线区域                  140      掩膜
105    测量工具                  141      中心区域
110    第一区域                  142      内部开放区域
120    第二区域                  143      测量环
130    主要特征                  146      第一边缘
131    线条/间隔阵列图案         147      第二边缘
132    非连续线段                149      渐缩的边缘
133    间隔                      150/150’套准标记
134    主光刻胶线                160      第二主要特征
具体实施方式
本发明一方面提供了一个在基材上形成保护性掩膜的方法,用来建立能够自我对准的套准标记,又不会损害先前所形成的特征的对准精确度。在另一方面,本发明还提供了一种解决如何测量由一关键图案所构成的特征位置的方法,其测量不会受到另一后续所形成的掩膜的非关键图案所影响。
图1绘示出本发明形成一种会自我对准的套准标记的方法。正如图5A所绘示,首先提供基材101(步骤10)。在基材101上会有一些区域和特征。例如,会有第一区域110、第二区域120、和包括位于基材101上的线条/间隔阵列图案131的主要特征130,如图1所绘示。图5A绘示出基材101的上视图,有第一区域110、第二区域120、主要特征130和线条/间隔阵列图案131。图5B绘示出沿图5A中切线A-A’的横截面视图,基材101有第一区域110、第二区域120、主要特征130和线条/间隔阵列图案131。主要特征130和线条/间隔阵列图案131,可以一起位在基材101上的划线区域102中。
在间距倍减技术中,可能会使用以下的操作步骤。
A)在第一光刻步骤中将光刻胶图案化。此等图案的间距是所需间距的“两倍”宽。
B)在进行了光刻胶修整(trimming)的过程后,将间隔壁氧化物(也称为间隔壁)沉积光刻胶的表面上。
C)再进行间隔壁刻蚀步骤,而从光刻胶线条的顶部与光刻胶间隔的底部移除掉一些间隔壁氧化物,使得间隔壁刻蚀步骤会从水平的表面移除氧化物,但是又留下垂直表面上的氧化物。
D)然后剥除光刻胶,留下间距只有原来间距一半的垂直间隔壁。此时由间隔壁所定义的图案即为间距倍减后的图案(pitch doubled pattern)。
请参照图2至图4所绘示内容来进一步了解主要特征130的形成过程。首先,主光刻胶线134形成在基材101上。可经由传统的光刻工序来形成主光刻胶线134,使得主光刻胶线134成为图案化的光光刻胶层,而主光刻胶线134的线宽与间距都设定为预定值“F”,其可以是当前光刻技术的极限值。
其次,将具有线宽为“F”的主光刻胶线134进行修整的步骤,来降低主光刻胶线134的线宽。在经过适当的修整步骤后,主光刻胶线134就会有减小的线宽,即有一个新的线宽“1/2F”。结果即绘示于图2中。
接下来,如图3所示,主要特征层135是以共形的方式沉积在主光刻胶线134上,以覆盖主光刻胶线134。主要特征层135可包括氧化物。在主要特征层135被部分移除之后,例如经由间隔壁的刻蚀步骤,主要特征层135会形成了类似间隔壁状的结构,或是有连接到主光刻胶线134两侧的垂直结构。部分去除主要特征层135的结果,会造成主要特征层135具有“1/2F”的线宽。还有,任何两个相邻的主要特征层135之间间隔的宽度也会是“1/2F”。结果即绘示于图4中。
然后,如图5B所绘示的,移除主光刻胶线134而单独留下位在基材上101的主要特征130。现在,在移除主光刻胶线134后的主要特征130的线宽以及间距都是“1/2F”。如此一来,一个新的图案,也就是主要特征130,特点是会具有新的密集线条/间隔阵列131,其中即建立有一些非连续的线段132和间隔133,其间距则减为原始值的一半。主要特征130就作为间距倍减后的最终产物。
在间隔壁刻蚀步骤之后,但是又在将此主要特征130转移到基材101上来定义图案之前,有些区域,例如第一区域110或第二区域120,一方面,应该要被光刻胶所覆盖,以防止特定区域在后续的刻蚀步骤之中遭受刻蚀,但是先前的光刻胶已经在间隔壁刻蚀步骤完成之后被剥除掉了。在另一方面,在间距倍减过程中也会形成了某些不需要的特征。这些不需要的特征应该要被移除或是要切除。本发明因此提供了一种掩膜,以防止此等特定区域在刻蚀步骤的过程中被转移,使得不需要的部分不会影响在基材上的其它特征的形成结果。
请参考图6,其绘示出掩膜140(步骤20)位在基材101上。掩膜140,也称为截止掩膜层(cut mask layer),可以使用一般的光刻工序形成在基材101上。掩膜140可以是光刻胶层,且定义有至少三个部分,分别称为中心区域141、内部开放区域142以及测量环143。测量环143会被测量工具105所检测,以决定主要特征130的位置。
掩膜140覆盖第一区域110而形成了中心区域141。中心区域141形成一个干净的区域,供后续层的框(box)之用。中心区域141、内部开放区域142以及测量环143一起形成了一种框中框(box-in-box)形式的套准标记150/150’,也就是一种套准框(registration box)。测量环143作为框中框的迭对标记150的外测量框(outer measurement box)。中心区域141则是作为后续层的套准或套准框的位置。
内部开放区域142说明了含有经由间距倍减技术所定义出且被转移到基材101的特征的线条/间隔阵列131。因此,内部开放区域142不应被掩膜140所覆盖。
内部开放区域142中的线条/间隔阵列指的是由特征化的密集线条/间隔图案(也就是第一部分134)所构成的框中框套准标记150区域,与其相对般,中心区域141和测量环143并未具有此等线条/间隔特征的阵列。阵列图案和非阵列图案之间的过渡部分创造出了视觉上的对比,以作为使用框中框结构进行测量时的参考点之用。
掩膜140的自我对准能确保不会对关键层150产生干扰。通过这样的作法,后续的套准测量就只会专门针对间距倍减的关键层,而不是任何其它的非关键层。
在间距倍减的过程中,掩膜140有较为宽裕的套准宽容度,而掩膜140有助于保护基材101上不需要进行刻蚀的区域。要确保掩膜140不会改写某些边缘,也就是间距倍减图案的第一边缘146和第二边缘147。因此,掩膜140应该自我对准于间距倍减的图案(线条/间隔图案),使得掩膜140不会影响已经定义好的关键线条/间隔图案的边缘(步骤30)。于是,接下来的层结构才能对准关键线条/间隔图案。
本发明一个额外的优点在于,允许最终的图案被其自身所测量。这意味着,在没有其它层的干扰下,掩膜140制造过程中所产生的套准误差可以被测量到并加以量化。这种技术在试图决定套准误差是在何处以及是如何发生的时会有大大的有帮助。本发明的重点在于,因为掩膜140会与关键的线条/间隔图案自我对准,所以掩膜140的任何套准误差都不具有致命的影响力。
如上所述,因间距倍减技术所得的图案,也就是内部开放区域142和第二主要特征160,会具有比掩膜140的还更重要的线条/间隔特征。本发明的设计允许得自间距倍减技术的“关键”图案在掩膜140的存在下被转移到基材101,而无惧掩膜140可能潜在的套准误差干扰。图7绘示出间隔壁刻蚀步骤之后的主要特征。由于掩膜140得以与间距倍减技术的图案自我对准,故当间距倍减图案与掩膜140最後一起经过刻蚀步骤(步骤40)后,所刻蚀出来的最终间距倍减图案边缘将不会受到掩膜140的影响。图8绘示出移除截止掩膜层后的结果。
上述的结果只有在测量环143的边缘146方向与线条/间隔阵列的主要特征130呈平行时才会成立。其可能是掩膜140在X方向上对于主要特征130中的线条132与间隔133具有一定程度的偏移,但是掩膜140仍然会与边缘146自我对准。图9A和图9B即绘示出两种范例性的状况。
在另一方面,因为有许多非连续性的线段终止在线条/间隔阵列中,掩膜140的自我对准只发生在线段终止在掩膜140处时。掩膜140可能在Y方向上对于主要特征130的线条132和间隔133有某种程度上的偏移,但是掩膜140仍然是会与第二边缘147自我对准的。图10將绘示出一个例子来说明。
换句话说,掩膜140的边缘始终应该都要落在线条132之上,而不是落在线条132之间。掩膜140的边缘每次都应该一致地落在一个特定而且是相同的一线条上,如图9A或图9B所绘示般。掩膜140会作用到如此程度使得掩膜140的边缘不会落在任何一个间隔中。当掩膜140的边缘因为掩膜140和线条/间隔图案之间的套准误差而导致没有与线条/间隔图案完美地对齐时,掩膜140会有残渣(scum)发生或是朝向任何最近的间隔壁延伸的趋势。这种发生残渣或是延伸的倾向可能会產生一种渐缩的轮廓特征,也就是掩膜140会有渐缩的边缘149,如图9A、图9B以及图10所绘示般。
倘若没有本发明的优点,后续层的套准测量是不可能对准至关键的间距倍减线条/间隔图案的。此外,原本的第一边缘146和第二边缘147也会在后续的刻蚀步骤中消失而不再复得。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (21)

1.一种形成自我对准的套准标记的方法,其特征在于,包含:
提供位在一基材上的一第一区域和一第二区域,和位于所述第一区域和所述第二区域之间且位于所述基材上的一主要特征,其中所述第一区域界定出一第一边界,而所述第二区域界定出一第二边界;
形成一截切掩膜层以分别覆盖所述第一区域与所述第二区域,其中所述截切掩膜层裸露出所述主要特征;
判定所述截切掩膜层是否与所述第一边界以及所述第二边界的至少其中一者自我对准,而建立出一自我对准的套准标记;以及
当所述截切掩膜层与所述第一边界以及所述第二边界的至少其中一个自我对准时,进行一主要特征的刻蚀步骤将所述主要特征转移至所述基材。
2.根据权利要求1所述的形成自我对准的套准标记的方法,其特征在于,所述主要特征是由一间距倍减技术所形成的。
3.根据权利要求2所述的形成自我对准的套准标记的方法,其特征在于,所述截切掩膜层只与所述第二边界自我对准。
4.根据权利要求1所述的形成自我对准的套准标记的方法,其特征在于,所述主要特征具有较所述第一边界以及所述第二边界的至少其中一者更为密集的一主要特征图案。
5.根据权利要求4所述的形成自我对准的套准标记的方法,其特征在于,所述截切掩膜层描绘出和框出所述主要特征图案的轮廓。
6.根据权利要求1所述的形成自我对准的套准标记的方法,其特征在于,所述主要特征具有一线条/间隔阵列图案。
7.根据权利要求6所述的形成自我对准的套准标记的方法,其特征在于,在所述线条/间隔阵列图案中具有多个非连续线段。
8.根据权利要求6所述的形成自我对准的套准标记的方法,其特征在于,所述线条/间隔阵列图案中的所述间隔没有所述截切掩膜层的所述边界。
9.根据权利要求7所述的形成自我对准的套准标记的方法,其特征在于,所述截切掩膜层的边界落在所述多个非连续线段中最接近的一个之上。
10.根据权利要求7所述的形成自我对准的套准标记的方法,其特征在于,所述截切掩膜层的所述边界落在所述多个非连续线段的其中一个上。
11.根据权利要求1所述的形成自我对准的套准标记的方法,其特征在于,所述截切掩膜层的边缘是渐缩的。
12.根据权利要求1所述的形成自我对准的套准标记的方法,其特征在于,所述截切掩膜层包括一光刻胶。
13.根据权利要求1所述的形成自我对准的套准标记的方法,其特征在于,所述截切掩膜层叠盖在所述主要特征的上面。
14.根据权利要求1所述的形成自我对准的套准标记的方法,其特征在于,所述主要特征包括一第一部分和一第二部分。
15.根据权利要求14所述的形成自我对准的套准标记的方法,其特征在于,在所述截切掩膜层的存在下,所述第一部分和所述第二部分在所述主要特征的刻蚀步骤会保持不变。
16.根据权利要求1所述的形成自我对准的套准标记的方法,其特征在于,当所述截切掩膜与所述套准测量框的所述第一边界以及所述第二边界自我对准时,所述截切掩膜层有助于形成一套准测量框。
17.根据权利要求1所述的形成自我对准的套准标记的方法,其特征在于,所述截切掩膜层有助于形成可被测量工具所检测的一测量环,以判定出所述主要特征的位置。
18.根据权利要求17所述的形成自我对准的套准标记的方法,其特征在于,所述测量环的一个边界位于与一第一主要特征平行的方向上。
19.根据权利要求1所述的形成自我对准的套准标记的方法,其特征在于,另包含:
在所述主要特征的刻蚀步骤后,从所述第一区域和所述第二区域移除所述截切掩膜层。
20.根据权利要求1所述的形成自我对准的套准标记的方法,其特征在于,不管所述截切掩膜层对于所述主要特征是否有一X方向的偏移,所述截切掩膜层仍然都与所述第一边界以及所述第二边界的至少其中一者自我对准。
21.根据权利要求1所述的形成自我对准的套准标记的方法,其特征在于,不管所述截切掩膜层对于所述主要特征是否有一Y方向的偏移,所述截切掩膜层仍然都与所述第一边界以及所述第二边界的至少其中一者自我对准。
CN201210438277.3A 2012-02-14 2012-11-06 形成自我对准的套准标记的方法 Active CN103246156B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/372,515 2012-02-14
US13/372,515 US8664077B2 (en) 2012-02-14 2012-02-14 Method for forming self-aligned overlay mark

Publications (2)

Publication Number Publication Date
CN103246156A true CN103246156A (zh) 2013-08-14
CN103246156B CN103246156B (zh) 2015-06-17

Family

ID=48925761

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210438277.3A Active CN103246156B (zh) 2012-02-14 2012-11-06 形成自我对准的套准标记的方法

Country Status (3)

Country Link
US (1) US8664077B2 (zh)
CN (1) CN103246156B (zh)
TW (1) TWI483289B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103995438A (zh) * 2014-06-12 2014-08-20 上海华力微电子有限公司 晶圆曝光布局的优化方法
CN104752410A (zh) * 2013-12-30 2015-07-01 南亚科技股份有限公司 框中框重叠标记
CN105023911A (zh) * 2014-04-15 2015-11-04 联华电子股份有限公司 标记分段方法及应用其的半导体结构制造方法
CN106200272A (zh) * 2015-04-30 2016-12-07 中国科学院微电子研究所 一种自对准双重图形成像方法
WO2021249171A1 (zh) * 2020-06-12 2021-12-16 长鑫存储技术有限公司 半导体结构及其制备方法
WO2022193489A1 (zh) * 2021-03-19 2022-09-22 长鑫存储技术有限公司 光罩组件、图形化掩膜及其形成方法、有源区的形成方法
TWI808692B (zh) * 2022-03-22 2023-07-11 華邦電子股份有限公司 自對準多重圖案化標記

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101232181B1 (ko) * 2010-02-03 2013-02-12 엘지디스플레이 주식회사 마스크 어셈블리
KR102169557B1 (ko) 2014-01-15 2020-10-26 케이엘에이 코포레이션 다중 패터닝된 타겟에서의 피치 워크의 오버레이 측정

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5454579A (en) * 1977-10-11 1979-04-28 Toshiba Corp Exposure method
US20040185637A1 (en) * 2003-03-20 2004-09-23 Taiwan Semiconductor Manufacturing Co., Ltd., Method to preserve alignment mark optical integrity
US20050236721A1 (en) * 2004-04-26 2005-10-27 Yu-Lin Yen Method of reducing film stress on overlay mark
US20060223271A1 (en) * 2005-03-29 2006-10-05 Seiko Epson Corporation Method for manufacturing a semiconductor device
CN101292327A (zh) * 2005-08-31 2008-10-22 美光科技公司 形成间距倍增接点的方法
US20110287630A1 (en) * 2009-11-19 2011-11-24 Micron Technology, Inc. Methods of Processing Semiconductor Substrates In Forming Scribe Line Alignment Marks

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815308B2 (en) * 2002-08-15 2004-11-09 Micron Technology, Inc. Use of a dual-tone resist to form photomasks including alignment mark protection, intermediate semiconductor device structures and bulk semiconductor device substrates
US8367508B2 (en) * 2010-04-09 2013-02-05 International Business Machines Corporation Self-aligned contacts for field effect transistor devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5454579A (en) * 1977-10-11 1979-04-28 Toshiba Corp Exposure method
US20040185637A1 (en) * 2003-03-20 2004-09-23 Taiwan Semiconductor Manufacturing Co., Ltd., Method to preserve alignment mark optical integrity
US20050236721A1 (en) * 2004-04-26 2005-10-27 Yu-Lin Yen Method of reducing film stress on overlay mark
US20060223271A1 (en) * 2005-03-29 2006-10-05 Seiko Epson Corporation Method for manufacturing a semiconductor device
CN101292327A (zh) * 2005-08-31 2008-10-22 美光科技公司 形成间距倍增接点的方法
US20110287630A1 (en) * 2009-11-19 2011-11-24 Micron Technology, Inc. Methods of Processing Semiconductor Substrates In Forming Scribe Line Alignment Marks

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752410A (zh) * 2013-12-30 2015-07-01 南亚科技股份有限公司 框中框重叠标记
CN104752410B (zh) * 2013-12-30 2017-10-27 南亚科技股份有限公司 框中框重叠标记
CN105023911A (zh) * 2014-04-15 2015-11-04 联华电子股份有限公司 标记分段方法及应用其的半导体结构制造方法
CN105023911B (zh) * 2014-04-15 2018-05-25 联华电子股份有限公司 标记分段方法及应用其的半导体结构制造方法
CN103995438A (zh) * 2014-06-12 2014-08-20 上海华力微电子有限公司 晶圆曝光布局的优化方法
CN103995438B (zh) * 2014-06-12 2016-01-27 上海华力微电子有限公司 晶圆曝光布局的优化方法
CN106200272B (zh) * 2015-04-30 2017-10-27 中国科学院微电子研究所 一种自对准双重图形成像方法
CN106200272A (zh) * 2015-04-30 2016-12-07 中国科学院微电子研究所 一种自对准双重图形成像方法
WO2021249171A1 (zh) * 2020-06-12 2021-12-16 长鑫存储技术有限公司 半导体结构及其制备方法
CN113809047A (zh) * 2020-06-12 2021-12-17 长鑫存储技术有限公司 半导体结构及其制备方法
CN113809047B (zh) * 2020-06-12 2024-02-06 长鑫存储技术有限公司 半导体结构及其制备方法
WO2022193489A1 (zh) * 2021-03-19 2022-09-22 长鑫存储技术有限公司 光罩组件、图形化掩膜及其形成方法、有源区的形成方法
TWI808692B (zh) * 2022-03-22 2023-07-11 華邦電子股份有限公司 自對準多重圖案化標記

Also Published As

Publication number Publication date
US8664077B2 (en) 2014-03-04
CN103246156B (zh) 2015-06-17
TWI483289B (zh) 2015-05-01
US20130210213A1 (en) 2013-08-15
TW201334028A (zh) 2013-08-16

Similar Documents

Publication Publication Date Title
CN103246156B (zh) 形成自我对准的套准标记的方法
TWI473143B (zh) 在半導體裝置中形成微型圖案之方法
CN112731759B (zh) 光掩膜版的形成方法及光掩膜版
US7582899B2 (en) Semiconductor device having overlay measurement mark and method of fabricating the same
US6828071B2 (en) Method of aligning a wafer and masks
US7999399B2 (en) Overlay vernier key and method for fabricating the same
CN104281010B (zh) 形成方法和基板
US20190286785A1 (en) Design method of semiconductor integrated circuit layout
CN110690197A (zh) 一种半导体对位结构及半导体基板
TW201832108A (zh) 半導體佈局圖案分割方法
CN114167681A (zh) 缺陷检测方法、掩膜版制作方法及半导体结构形成方法
US6767672B2 (en) Method for forming a phase-shifting mask for semiconductor device manufacture
US8057987B2 (en) Patterning method of semiconductor device
KR101113326B1 (ko) 포토마스크의 보조패턴 형성방법
KR20110101404A (ko) 반도체 소자의 제조 방법
US8029949B2 (en) Photomask for forming contact hole in semiconductor device
US6775920B2 (en) Method of fabricating semiconductor device comprising superposition inspection step
KR20080100682A (ko) 중첩 마크용 노광 마스크 및 이를 이용한 중첩 마크 형성방법
KR20030041015A (ko) 반도체소자의 정렬마크
JP2006047564A (ja) フォトマスク及びその製造方法
US20200395239A1 (en) Line structure for fan-out circuit and manufacturing method thereof, and photomask pattern for fan-out circuit
KR100469910B1 (ko) 노광마스크 및 반도체소자의 형성방법
US8741507B1 (en) Method for separating photomask pattern
CN116259608A (zh) 套刻标记结构及其形成方法
KR100200738B1 (ko) 반도체장치의 마스크 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant