CN112951803B - 微影制程的关键尺寸的监控结构 - Google Patents
微影制程的关键尺寸的监控结构 Download PDFInfo
- Publication number
- CN112951803B CN112951803B CN201911174109.6A CN201911174109A CN112951803B CN 112951803 B CN112951803 B CN 112951803B CN 201911174109 A CN201911174109 A CN 201911174109A CN 112951803 B CN112951803 B CN 112951803B
- Authority
- CN
- China
- Prior art keywords
- monitor
- monitoring
- critical dimension
- pattern
- array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012544 monitoring process Methods 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 title claims abstract description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 19
- 239000007787 solid Substances 0.000 claims description 4
- 238000001459 lithography Methods 0.000 abstract description 9
- 238000000206 photolithography Methods 0.000 description 14
- 235000012431 wafers Nutrition 0.000 description 12
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明提供一种微影制程的关键尺寸的监控结构,包括虚拟图案层与图案化光致抗蚀剂层。虚拟图案层包括虚拟图案。图案化光致抗蚀剂层包括位于虚拟图案上方的至少一个监控标记。监控标记包括彼此相交的第一部分与第二部分。第一部分在第一方向延伸,第二部分在第二方向延伸,且第一方向与第二方向相交。上述微影制程的关键尺寸的监控结构可有效地提升监控标记的关键尺寸的均匀性。
Description
技术领域
本发明涉及一种监控结构,尤其涉及一种微影制程的关键尺寸的监控结构。
背景技术
关键尺寸(critical dimension)是微影制程(lithography process)中的关键参数(key parameter)。然而,在元件的目标尺寸远大于微影制程的关键尺寸时,将无法准确地得知机台的制程能力是否产生变动。
因此,目前的做法是在晶圆上设置用以监控微影制程的关键尺寸的监控标记。由于监控标记的尺寸与微影制程的关键尺寸相近,藉此可得知机台(如,曝光机台)的制程能力是否产生变动。
然而,由于在晶圆的不同位置上的监控标记的关键尺寸的均匀性不佳,因此容易造成误判(misjudgment)。
发明内容
本发明提供一种微影制程的关键尺寸的监控结构,其可有效地提升监控标记的关键尺寸的均匀性。
本发明提出一种微影制程的关键尺寸的监控结构,包括虚拟图案层与图案化光致抗蚀剂层。虚拟图案层包括虚拟图案。图案化光致抗蚀剂层包括位于虚拟图案上方的至少一个监控标记。监控标记包括彼此相交的第一部分与第二部分。第一部分在第一方向延伸,第二部分在第二方向延伸,且第一方向与第二方向相交。
基于上述,在本发明所提出的微影制程的关键尺寸的监控结构中,由于虚拟图案位于监控标记下方,因此监控标记下方的环境可与芯片区的环境相似。藉此,可有效地提升位于晶圆的不同位置上的监控标记的关键尺寸的均匀性,且能够防止因监控标记的关键尺寸的均匀性不佳而造成的误判。如此一来,可有效地对微影制程的关键尺寸进行监控,且可得知机台(如,曝光机台)的制程能力是否产生变动。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1A至图1X为本发明一些实施例的微影制程的关键尺寸的监控结构的示意图;
图2为本发明一实施例的晶圆的曝光区域图(shop map);
图3为图2中的曝光区的放大图;
图4A至图4X为本发明另一些实施例的微影制程的关键尺寸的监控结构的示意图。
附图标记说明
100、100a:监控结构
102:虚拟图案层
104:图案化光致抗蚀剂层
106:虚拟图案
108:阵列图案
110:单元图案
112、112a:监控标记
114、114a:衬垫图案
D1:第一方向
D2:第二方向
P1:第一部分
P2:第二部分
R:芯片区
S:曝光区
SL:切割道
W:晶圆
具体实施方式
图1A至图1X为本发明一些实施例的微影制程的关键尺寸的监控结构的示意图。图2为本发明一实施例的晶圆的曝光区域图。图3为图2中的曝光区的放大图。
请参照图1A至图1X,微影制程的关键尺寸的监控结构100包括虚拟图案层102与图案化光致抗蚀剂层104。如图2与图3所示,在晶圆W上可划分出多个曝光区S。每个曝光区S可包括九个芯片区R,但本发明并不以此为限。只要曝光区S包括至少一个芯片区R即属于本发明所涵盖的范围。晶圆W可包括切割道SL。切割道SL可隔开相邻的芯片区R。监控结构100可位于晶圆W的切割道SL上。
请参照图1A至图1L,虚拟图案层102包括虚拟图案106。虚拟图案106可包括阵列图案108。阵列图案108可包括多个单元图案110。虚拟图案106可为虚拟图案层102的实体部分或虚拟图案层102中的开口。在本实施例中,虚拟图案106是以虚拟图案层102的实体部分为例来进行说明。亦即,在虚拟图案层102中,虚拟图案106以外的部分为虚拟图案层102中的开口,但本发明并不以此为限。在其他实施例中,虚拟图案106可为虚拟图案层102中的开口。亦即,在虚拟图案层102中,虚拟图案106以外的部分为虚拟图案层102的实体部分。虚拟图案层102的材料例如是导体材料(如,金属)、半导体材料(如,多晶硅)或介电材料(如,氧化硅或氮化硅)。
在一些实施例中,如图1A至图1H所示,多个单元图案110的长度可为相同。在一些实施例中,如图1I至图1L所示,多个单元图案110可包括长度相同的部分与长度不同的部分。
在一些实施例中,如图1A、图1E与图1I所示,阵列图案108可为水平线阵列,但本发明并不以此为限。水平线阵列中的单元图案110的延伸方向与第一方向D1平行。
在一些实施例中,如图1B、图1F与图1J所示,阵列图案108可为垂直线阵列,但本发明并不以此为限。垂直线阵列中的单元图案110的延伸方向与第一方向D1垂直。
在一些实施例中,如图1C、图1D、图1G、图1H、图1K与图1L所示,阵列图案108可为斜线阵列,但本发明并不以此为限。斜线阵列中的单元图案110的延伸方向以非正交的方式与第一方向D1相交。
请参照图1A至图1L,图案化光致抗蚀剂层104包括位于虚拟图案106上方的至少一个监控标记112。图案化光致抗蚀剂层104与虚拟图案层102可为直接相邻或可间隔其他模层。监控标记112可覆盖虚拟图案106的一部分。在本实施例中,监控标记112的数量是以一个为例来进行说明,但本发明并不以此为限。只要监控标记112的数量为至少一个即属于本发明所涵盖的范围。
监控标记112包括彼此相交的第一部分P1与第二部分P2。第一部分P1在第一方向D1延伸,第二部分P2在第二方向D2延伸,且第一方向D1与第二方向D2相交。第一部分P1的宽度与第二部分P2的宽度例如是大于单元图案110的宽度。举例来说,第一方向D1与第二方向D2可垂直相交。在本实施例中,监控标记112的形状例如是十字形,但本发明并不以此为限。在一些实施例中,监控标记112更可包括除了第一部分P1与第二部分P2以外的其他部分(未示出)。只要监控标记112的形状的至少一部分包括由第一部分P1与第二部分P2所组成的形状即属于本发明所涵盖的范围。
监控标记112可为图案化光致抗蚀剂层104的实体部分或图案化光致抗蚀剂层104中的开口。在本实施例中,监控标记112是以图案化光致抗蚀剂层104的实体部分为例来进行说明。亦即,在图案化光致抗蚀剂层104中,监控标记112以外的部分为图案化光致抗蚀剂层104中的开口,但本发明并不以此为限。在其他实施例中,监控标记112可为图案化光致抗蚀剂层104中的开口。亦即,在图案化光致抗蚀剂层104中,监控标记112以外的部分为图案化光致抗蚀剂层104的实体部分。
请参照图1A至图1X,图1M至图1X的监控结构100与图1A至图1L的监控结构100的差异如下。在图1M至图1X的监控结构100中,虚拟图案106更包括衬垫图案114。衬垫图案114的尺寸可大于监控标记112的尺寸。监控标记112可位于衬垫图案114的正上方,且监控标记112的投影可完全落在衬垫图案114上,藉此可提升监控标记112的关键尺寸的量测准确度。衬垫图案114与监控标记112可具有相同的形状(如,十字形)。衬垫图案114与阵列图案108的一部分可相互连接。除此之外,图1M至图1X的监控结构100与图1A至图1L的监控结构100中的相同构件以相同的符号表示并省略其说明。
基于上述实施例可知,在微影制程的关键尺寸的监控结构100中,由于虚拟图案106位于监控标记112下方,因此监控标记112下方的环境可与芯片区R的环境相似。藉此,可有效地提升位于晶圆W的不同位置上的监控标记112的关键尺寸的均匀性,且能够防止因监控标记112的关键尺寸的均匀性不佳而造成的误判。如此一来,可有效地对微影制程的关键尺寸进行监控,且可得知机台(如,曝光机台)的制程能力是否产生变动。
图4A至图4X为本发明另一些实施例的微影制程的关键尺寸的监控结构的示意图。
请参照图4A至图4X与图1A至图1X,图4A至图4X的监控结构100a分别对应于图1A至图1X的监控结构100。图4A至图4X的监控结构100a与图1A至图1X的监控结构100的差异如下。在图4A至图4X的监控结构100a中,监控标记112a的数量可为多个。多个监控标记112a的多个第一部分P1可彼此平行,且多个监控标记112a的多个第二部分P2可彼此平行。图4A至图4X中的监控标记112a的形状例如是L形,且图4M至图4X中的衬垫图案114a的形状例如是L形,但本发明并不以此为限。除此之外,图4A至图4X的监控结构100a与图1A至图1X的监控结构100中的相同或相似构件以相同或相似的符号表示并省略其说明。
基于上述实施例可知,在微影制程的关键尺寸的监控结构100a中,由于虚拟图案106位于监控标记112a下方,因此监控标记112a下方的环境可与芯片区R的环境相似。藉此,可有效地提升位于晶圆W的不同位置上的监控标记112a的关键尺寸的均匀性,且能够防止因监控标记112a的关键尺寸的均匀性不佳而造成的误判。如此一来,可有效地对微影制程的关键尺寸进行监控,且可得知机台(如,曝光机台)的制程能力是否产生变动。
综上所述,上述实施例的微影制程的关键尺寸的监控结构可有效地提升监控标记的关键尺寸的均匀性,进而可有效地对微影制程的关键尺寸进行监控,且可得知机台的制程能力是否产生变动。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的精神和范围内,当可作些许的更改与润饰,故本发明的保护范围当视权利要求所界定的为准。
Claims (14)
1.一种微影制程的关键尺寸的监控结构,包括:
虚拟图案层,包括虚拟图案;以及
图案化光致抗蚀剂层,包括位于所述虚拟图案上方的至少一个监控标记,其中所述至少一个监控标记包括彼此相交的第一部分与第二部分,所述第一部分在第一方向延伸,所述第二部分在第二方向延伸,且所述第一方向与所述第二方向相交。
2.根据权利要求1所述的微影制程的关键尺寸的监控结构,其中所述虚拟图案包括所述虚拟图案层的实体部分或所述虚拟图案层中的开口。
3.根据权利要求1所述的微影制程的关键尺寸的监控结构,其中所述虚拟图案包括阵列图案,且所述阵列图案包括多个单元图案。
4.根据权利要求3所述的微影制程的关键尺寸的监控结构,其中所述多个单元图案的长度相同。
5.根据权利要求3所述的微影制程的关键尺寸的监控结构,其中所述多个单元图案包括长度相同的部分与长度不同的部分。
6.根据权利要求3所述的微影制程的关键尺寸的监控结构,其中所述阵列图案包括水平线阵列,且所述水平线阵列中的所述多个单元图案的延伸方向与所述第一方向平行。
7.根据权利要求3所述的微影制程的关键尺寸的监控结构,其中所述阵列图案包括垂直线阵列,且所述垂直线阵列中的所述多个单元图案的延伸方向与所述第一方向垂直。
8.根据权利要求3所述的微影制程的关键尺寸的监控结构,其中所述阵列图案包括斜线阵列,且所述斜线阵列中的所述多个单元图案的延伸方向以非正交的方式与所述第一方向相交。
9.根据权利要求1所述的微影制程的关键尺寸的监控结构,其中所述虚拟图案更包括衬垫图案,所述衬垫图案的尺寸大于所述至少一个监控标记的尺寸,所述至少一个监控标记位于所述衬垫图案的正上方,且所述至少一个监控标记的投影完全落在所述衬垫图案上。
10.根据权利要求9所述的微影制程的关键尺寸的监控结构,其中所述衬垫图案与所述至少一个监控标记具有相同的形状。
11.根据权利要求1所述的微影制程的关键尺寸的监控结构,其中所述至少一个监控标记的形状包括十字形或L形。
12.根据权利要求1所述的微影制程的关键尺寸的监控结构,其中所述至少一个监控标记包括所述图案化光致抗蚀剂层的实体部分或所述图案化光致抗蚀剂层中的开口。
13.根据权利要求1所述的微影制程的关键尺寸的监控结构,其中所述至少一个监控标记的数量为多个,所述多个监控标记的多个所述第一部分彼此平行,且所述多个监控标记的多个所述第二部分彼此平行。
14.根据权利要求1所述的微影制程的关键尺寸的监控结构,其中所述第一方向与所述第二方向垂直相交。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911174109.6A CN112951803B (zh) | 2019-11-26 | 2019-11-26 | 微影制程的关键尺寸的监控结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911174109.6A CN112951803B (zh) | 2019-11-26 | 2019-11-26 | 微影制程的关键尺寸的监控结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112951803A CN112951803A (zh) | 2021-06-11 |
CN112951803B true CN112951803B (zh) | 2023-12-01 |
Family
ID=76225109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911174109.6A Active CN112951803B (zh) | 2019-11-26 | 2019-11-26 | 微影制程的关键尺寸的监控结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112951803B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07273097A (ja) * | 1994-03-29 | 1995-10-20 | Casio Comput Co Ltd | ドライエッチング方法 |
JP2000133574A (ja) * | 1998-10-27 | 2000-05-12 | Toshiba Corp | X線露光マスク |
JP2003007678A (ja) * | 2001-06-21 | 2003-01-10 | Sharp Corp | 半導体装置の製造方法及びこの方法により製造される半導体装置 |
TW201503234A (zh) * | 2013-07-09 | 2015-01-16 | Canon Kk | 形成方法及基板 |
CN104952846A (zh) * | 2014-03-28 | 2015-09-30 | 中芯国际集成电路制造(上海)有限公司 | 叠层标记 |
US10079185B1 (en) * | 2017-06-23 | 2018-09-18 | United Microelectronics Corp. | Semiconductor pattern for monitoring overlay and critical dimension at post-etching stage and metrology method of the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4540327B2 (ja) * | 2003-11-06 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | フォトマスクのパターン形成方法 |
TWI235415B (en) * | 2003-12-17 | 2005-07-01 | Macronix Int Co Ltd | Method and device for improving uniformity of critical dimension between different patterns of semiconductor devices |
WO2006059377A1 (ja) * | 2004-11-30 | 2006-06-08 | Spansion Llc | 半導体装置及びその製造方法並びにフォトマスク |
US8072601B2 (en) * | 2007-02-28 | 2011-12-06 | Kabushiki Kaisha Toshiba | Pattern monitor mark and monitoring method suitable for micropattern |
KR102640173B1 (ko) * | 2016-06-14 | 2024-02-26 | 삼성전자주식회사 | 회절 기반 오버레이 마크 및 오버레이 계측방법 |
-
2019
- 2019-11-26 CN CN201911174109.6A patent/CN112951803B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07273097A (ja) * | 1994-03-29 | 1995-10-20 | Casio Comput Co Ltd | ドライエッチング方法 |
JP2000133574A (ja) * | 1998-10-27 | 2000-05-12 | Toshiba Corp | X線露光マスク |
JP2003007678A (ja) * | 2001-06-21 | 2003-01-10 | Sharp Corp | 半導体装置の製造方法及びこの方法により製造される半導体装置 |
TW201503234A (zh) * | 2013-07-09 | 2015-01-16 | Canon Kk | 形成方法及基板 |
CN104952846A (zh) * | 2014-03-28 | 2015-09-30 | 中芯国际集成电路制造(上海)有限公司 | 叠层标记 |
US10079185B1 (en) * | 2017-06-23 | 2018-09-18 | United Microelectronics Corp. | Semiconductor pattern for monitoring overlay and critical dimension at post-etching stage and metrology method of the same |
Also Published As
Publication number | Publication date |
---|---|
CN112951803A (zh) | 2021-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8043928B2 (en) | Efficient provision of alignment marks on semiconductor wafer | |
US6849957B2 (en) | Photomask including auxiliary mark area, semiconductor device and manufacturing method thereof | |
US7741221B2 (en) | Method of forming a semiconductor device having dummy features | |
KR100787941B1 (ko) | 중첩 마크를 갖는 포토 마스크 및 반도체 장치의 제조 방법 | |
KR100739259B1 (ko) | 중첩도 측정 버니어 및 그 형성 방법 | |
CN112071824B (zh) | 光栅器件掩膜版及制造方法 | |
US11043460B2 (en) | Measurement method of overlay mark structure | |
US6498401B2 (en) | Alignment mark set and method of measuring alignment accuracy | |
CN117406545B (zh) | 一种半导体掩膜版及其制作方法 | |
CN101789386A (zh) | 晶片对准的方法 | |
CN113093479B (zh) | 对准量测标记结构及对准量测方法 | |
US7432605B2 (en) | Overlay mark, method for forming the same and application thereof | |
CN112951803B (zh) | 微影制程的关键尺寸的监控结构 | |
CN101097903A (zh) | 重叠对准图案及其制造方法 | |
US8674355B2 (en) | Integrated circuit test units with integrated physical and electrical test regions | |
CN110034097B (zh) | 半导体结构及其形成方法 | |
CN110034098B (zh) | 半导体结构及其形成方法 | |
TWI715286B (zh) | 微影製程的關鍵尺寸的監控結構 | |
US11152270B2 (en) | Monitoring structure for critical dimension of lithography process | |
JP2007049067A (ja) | 半導体ウェハおよびレチクル | |
CN115824036A (zh) | 自对准精度测量结构及同层曝光图形套刻偏差的测量方法 | |
KR20100020300A (ko) | 반도체 웨이퍼용 마스크 | |
KR101185992B1 (ko) | 오버레이 모니터링 패턴 및 이를 이용한 반도체 소자의 정렬도 측정방법 | |
TWI808692B (zh) | 自對準多重圖案化標記 | |
JP2010114130A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |