CN112071824B - 光栅器件掩膜版及制造方法 - Google Patents

光栅器件掩膜版及制造方法 Download PDF

Info

Publication number
CN112071824B
CN112071824B CN202010989082.2A CN202010989082A CN112071824B CN 112071824 B CN112071824 B CN 112071824B CN 202010989082 A CN202010989082 A CN 202010989082A CN 112071824 B CN112071824 B CN 112071824B
Authority
CN
China
Prior art keywords
alignment mark
cutting
unit
patterns
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010989082.2A
Other languages
English (en)
Other versions
CN112071824A (zh
Inventor
陈宏�
王卉
曹子贵
杨辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202010989082.2A priority Critical patent/CN112071824B/zh
Publication of CN112071824A publication Critical patent/CN112071824A/zh
Application granted granted Critical
Publication of CN112071824B publication Critical patent/CN112071824B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/42—Alignment or registration features, e.g. alignment marks on the mask substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供一种光栅器件掩膜版及制造方法，所述光栅器件掩膜版包括：单元掩膜版和对准标记掩膜版，所述单元掩膜版包括多个单元图形和多个切割道图形，多个所述切割道图形分别形成于多个所述单元图形周围，以隔离多个所述单元图形。所述对准标记掩膜版包括多个对准标记图形，所述对准标记图形对准所述切割道图形，并与所述单元图形相间隔。在光栅器件的制造方法中，采用所述光栅器件掩膜版，定义半导体衬底的单元区和切割道，并形成位于所述切割道内的对准标记；然后，通过所述对准标记，沿所述切割道对半导体衬底执行划片工艺，以形成多个器件单元，由此，通过所述对准标记切割所述半导体衬底，避免在执行所述划片工艺时发生偏离。

Description

光栅器件掩膜版及制造方法
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种光栅器件掩膜版及制造方法。
背景技术
在目前半导体的制作过程中，在半导体衬底上制作半导体器件之前，需对半导体衬底进行布局设计，将半导体衬底划分为若干单元区(Die)和位于单元区之间的切割道(Scribe lane)，单元区用于后续形成半导体器件，切割道则是在半导体器件制作完成时，作为封装阶段单元区(Die)分割时的切割线。通常情况下，对半导体衬底进行划片工艺时，可以沿所述切割道的中心直接切割，将所述半导体衬底分为多个独立的器件单元，但光栅器件的内部结构为非对称的，因此在切割时，不易对准，容易造成切割刀片偏移，导致形成的器件单元偏移，甚至会损伤光栅器件的内部结构。
发明内容
本发明的目的在于提供一种光栅器件掩膜版及制造方法，以解决光栅器件在执行划片工艺时不易对准而造成的切割偏离的问题。
为解决上述技术问题，本发明提供一种光栅器件掩膜版，所述光栅器件掩膜版包括：
一单元掩膜版，所述单元掩膜版包括多个单元图形和多个切割道图形，多个所述切割道图形分别形成于多个所述单元图形周围，以隔离多个所述单元图形；
对准标记掩膜版，所述对准标记掩膜版包括多个对准标记图形，所述对准标记图形对准所述切割道图形，并与所述单元图形相间隔。
可选的，在所述的光栅器件掩膜版中，多个所述单元图形在第一方向和第二方向上均呈对称分布。
可选的，在所述的光栅器件掩膜版中，所述切割道图形包括：多个第一切割道图形和多个第二切割道图形，所述多个第一切割道图形在第一方向上平行排布，所述多个第二切割道图形在第二方向上平行排布，所述第一切割道图形隔离所述第二方向上相邻的两个所述单元图形，所述第二切割道图形隔离所述第一方向上相邻的两个所述单元图形；其中，所述第一方向与所述第二方向垂直。
可选的，在所述的光栅器件掩膜版中，所述多个第一切割道图形与所述多个第二切割道图形交错排布，并且所述第一切割道图形和所述第二切割道图形部分重叠，所述对准标记图形对准所述第一切割道图形与所述第二切割道图形的重叠处。
可选的，在所述的光栅器件掩膜版中，所述对准标记呈十字型；所述对准标记图形在所述第一方向的最长边长以及在所述第二方向的最长边长均为70μm～90μm。
基于同一发明构思，本发明还提供一种光栅器件的制造方法，所述光栅器件的制造方法采用本发明所述的光栅器件掩膜版；所述光栅器件的制造方法包括：
提供半导体衬底；
使用单元掩膜版定义所述半导体衬底的多个单元区和多个切割道，多个所述切割道分别形成于多个所述单元区周围，以隔离多个所述单元区；
使用对准标记掩膜版在所述半导体衬底上形成对准标记，所述对准标记位于所述切割道内；
通过所述对准标记，沿所述切割道对所述半导体衬底执行划片工艺，以形成多个器件单元，其中，所述器件单元包括所述单元区的所述半导衬底。
可选的，在所述的光栅器件的制造方法中，所述切割道包括多个第一切割道和多个第二切割道，所述多个第一切割道在第一方向上平行排布，所述多个第二切割道在第二方向上平行排布，并且所述第一切割道与所述第二切割道部分重叠。
可选的，在所述的光栅器件的制造方法中，所述对准标记位于所述第一切割道图形与所述第二切割道图形的重叠处，所述对准标记在所述切割道水平方向上的截面呈十字型。
可选的，在所述的光栅器件的制造方法中，提供所述半导体衬底的方法包括：
提供一基底，所述基底的第一表面形成有光栅层，所述基底的第二表面形成有氧化层；
刻蚀所述光栅层，以形成光栅结构，所述光栅结构具有开口，所述开口自所述光栅层延伸至所述基底中；其中，一个所述器件单元包括至少一个所述光栅结构。
可选的，在所述的光栅器件的制造方法中，所述光栅层的材质为氧化硅。
在本发明提供的光栅器件掩膜版及制造方法中，所述光栅器件掩膜版包括一单元掩膜版和对准标记掩膜版，所述单元掩膜版包括多个单元图形和切割道图形，所述切割道图形分别形成于多个所述单元图形周围，所述对准标记掩膜版包括多个对准标记图形，所述对准标记图形对准所述切割道图形，并与所述单元图形相间隔。在光栅器件的制造方法中，采用所述光栅器件掩膜版定义所述半导体衬底的多个单元区和多个切割道，多个所述切割道分别形成于多个所述单元区周围，以隔离多个所述单元区；以及，通过对准标记掩膜版在所述切割道上形成对准标记；然后，通过所述对准标记，沿所述切割道对所述半导体衬底执行划片工艺，以形成多个器件单元，由此，在沿切割道对所述半导体衬底执行划片工艺时，可以通过所述对准标记对准，由此避免在执行所述划片工艺时发生切割偏离，从而避免对器件单元的损伤。
附图说明
图1至图2是本发明具体实施例提供光栅器件掩膜版的结构示意图；
图3是本发明实施例提供的光栅器件的制造方法中形成的结构俯视图；
图4至图5是本发明提供的光栅器件的制造方法中形成的结构剖视图；
其中，附图标记说明如下：
100-光栅器件掩膜版；110-单元图形；120-切割道图形；121-第一切割道图形；122-第二切割道图形；130-对准标记图形；140-切割线；200-半导体衬底；210-基底；220-光栅层；230-氧化层；240-开口。
具体实施方式
以下结合附图和具体实施例对本发明提出的光栅器件掩膜版及制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1和图2，其为本发明实施例提供的光栅器件掩膜版。如图1所示，所述光栅器件掩膜版100包括：一单元掩膜版和对准标记掩膜版。
所述单元掩膜版用于定义半导体衬底的单元区和切割道，具体的，所述单元掩膜版包括：多个单元图形110和多个切割道图形120，所述切割道图形120分别形成于多个所述单元图形110周围，以隔离多个所述单元图形100。
在本实施例中，所述单元图形110用于定义单元区，具体的，所述单元图形110可以在光栅器件制造时，定义光栅器件的单元区(Die)的尺寸，所述单元区可以用于后续形成半导体器件。更具体的，多个所述单元图形110在所述第一方向和所述第二方向上均呈对称分布，在所述第一方向上相邻的两个所述单元图形110位于同一条直线上，在所述第二方向上相邻的两个所述单元图形110位于同一条直线上。
所述多个切割道图形120用于定义切割道。具体的，所述切割道图形120包括多个第一切割道图形121和多个第二切割道图形122，所述多个第一切割道图形121在第一方向上平行排布，所述多个第二切割道图形122在第二方向上平行排布，所述第一切割道图形121隔离所述第二方向上相邻的两个所述单元图形，所述第二切割道图形122隔离所述第一方向上相邻的两个所述单元图形；其中，所述第一方向与所述第二方向垂直。
所述多个第一切割道图形121与所述多个第二切割道图形122交错排布，并且所述第一切割道图形121和所述第二切割道图形122部分重叠。
所述对准标记图形130用于形成光栅器件的对准标记，可以通过所述对准标记对光栅器件进行对准，特别的，在执行划片工艺时，可以通过所述对准标记对准切割道。如图2所示，可以通过所述对准标记图形130使切割线140(即对光栅器件执行划片工艺时形成的切割线)位于切割道图形120内，从而实现切割对准，避免在执行划片工艺时发生切割偏移。
进一步的，所述对准标记掩膜版包括多个所述对准标记图形130，所述对准标记图形130对准所述切割道图形120，并与所述单元图形相间隔。具体的，所述对准标记图形130对准所述第一切割道图形121与所述第二切割道图形122的重叠处。
较佳的，所述对准标记图形在第一方向的最长边a的边长为70μm～90μm，所述对准标记图形在所述第二方向的最长边b的边长为70μm～90μm。如此，在后续制造所述光栅器件时，使对准标记具有足够的尺寸，避免在执行划片工艺或者切割时对准标记尺寸太小不易对准的问题。
基于同一发明构思，本发明还提供一种光栅器件的制造方法，所述光栅器件的制造方法使用本发明提供的光栅器件掩膜版，所述光栅器件的制造方法包括：
步骤S1：提供半导体衬底；
步骤S2：使用单元掩膜版定义所述半导体衬底上的多个单元区和多个切割道，多个所述切割道分别形成于多个所述单元区周围，以隔离多个所述单元区；
步骤S3：使用对准标记掩膜版在所述半导体衬底上形成对准标记，所述对准标记位于所述切割道内；
步骤S4：通过所述对准标记，沿所述切割道对所述半导体衬底执行划片工艺，以形成多个器件单元，其中，所述器件单元包括所述单元区的所述半导衬底。
接着，请参考图3，其为本发明实施例提供的光栅器件的制造方法中形成的俯视图，具体的，图3为沿图2中AB方向的剖视图。首先，执行步骤S1，如图3所示，提供半导体衬底200。具体的，如图4所示，提供所述半导体衬底200的方法包括：提供一基底210，所述基底210的第一表面形成有光栅层220，所述基底的第二表面形成有氧化层230，所述光栅层220可以为氧化硅层。所述氧化层230用于保护所述基底，在后续刻蚀所述光栅层220时，可以避免所述基底210断裂。其中，所述第一表面与所述第二表面相对。
接着，如图5所示，刻蚀所述光栅层220，以形成光栅结构，所述光栅结构中具有多个开口240，所述开口240自所述光栅层220延伸至所述基底210中；其中，一个所述器件单元至少包括一个所述光栅结构，其具体可以采用干法刻蚀工艺和/或湿法刻蚀工艺形成所述开口240。
接着，执行步骤S2，使用单元掩膜版定义所述半导体衬底的多个单元区和多个切割道，多个所述切割道分别形成于多个所述单元区周围，以隔离多个所述单元区，所述单元区用于形成器件单元。
所述切割道包括多个第一切割道和多个第二切割道，所述多个第一切割道在第一方向上平行排布，所述多个第二切割道在第二方向上平行排布，并且所述第一切割道与所述第二切割道部分重叠。
接着，执行步骤S3，使用对准标记掩膜版形成对准标记，所述对准标记位于所述切割道内。具体的，所述对准标记位于所述第一切割道与所述第二切割道的重叠处，所述对准标记在所述切割道水平方向上的截面呈十字型，所述对准标记具体可以为一金属层。接着，执行步骤S4，通过所述对准标记，沿所述切割道对所述半导体衬底执行划片工艺，以形成多个器件单元，其中，所述器件单元包括所述单元区的所述半导衬底。所述划片工艺为现有技术，在此不在赘述。由于所述对准标记的存在，在对所述半导体衬底200执行划片工艺时，可以实现切割对准，避免发生切割偏移，从而可以避免对光栅器件造成损伤，即避免对后续形成的器件单元造成损伤。
此外，在本发明的其它实施例中，在通过所述对准标记，沿所述切割道对所述半导体衬底执行划片工艺之前，还包括：通过激光束沿所述切割道对所述半导体衬底进行切割，以形成划片槽，以及，在通过所述对准标记，沿所述切割道对所述半导体衬底执行划片工艺时，使用划片刀沿所述划片槽对所述半导体衬底执行划片工艺，此外，所述对准标记可以作为套刻测量图形测量切割时的偏移量。
综上可见，在本发明提供的光栅器件掩膜版及制造方法中，通过设计光栅器件掩膜版，并在后续的光栅器件的制造方法中，通过所述光栅器件掩膜版形成对准标记，通过所述对准标记对半导体衬底执行划片工艺，由此，通过所述对准标记实现对准，从而避免在执行所述划片工艺时时发生切割偏离，并进一步的避免对器件单元的损伤。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (5)

1.一种光栅器件掩膜版，其特征在于，所述光栅器件掩膜版包括：
一单元掩膜版，所述单元掩膜版包括多个单元图形和多个切割道图形，多个所述切割道图形分别形成于多个所述单元图形周围，以隔离多个所述单元图形，多个所述单元图形在第一方向和第二方向上均呈对称分布，所述切割道图形包括：多个第一切割道图形和多个第二切割道图形，所述多个第一切割道图形与所述多个第二切割道图形交错排布，并且所述第一切割道图形和所述第二切割道图形部分重叠，所述多个第一切割道图形在第一方向上平行排布，所述多个第二切割道图形在第二方向上平行排布，所述第一切割道图形隔离所述第二方向上相邻的两个所述单元图形，所述第二切割道图形隔离所述第一方向上相邻的两个所述单元图形；其中，所述第一方向与所述第二方向垂直；
对准标记掩膜版，所述对准标记掩膜版包括多个对准标记图形，所述对准标记图形用于对切割道执行划片工艺的对准；所述对准标记图形对准所述切割道图形，并与所述单元图形相间隔，其中，所述对准标记图形对准所述第一切割道图形与所述第二切割道图形的重叠处，所述对准标记图形在所述第一切割道图形与所述第二切割道图形的重叠处呈正十字型。
2.如权利要求1所述的光栅器件掩膜版，其特征在于，所述对准标记图形在所述第一方向的最长边长以及在所述第二方向的最长边长均为70μm～90μm。
3.一种光栅器件的制造方法，其特征在于，所述光栅器件的制造方法采用如权利要求1或2所述的光栅器件掩膜版；所述光栅器件的制造方法包括：
提供半导体衬底；
使用单元掩膜版定义所述半导体衬底的多个单元区和多个切割道，多个所述切割道分别形成于多个所述单元区周围，以隔离多个所述单元区，所述切割道包括多个第一切割道和多个第二切割道，所述多个第一切割道与所述多个第二切割道交错排布，所述多个第一切割道在第一方向上平行排布，所述多个第二切割道在第二方向上平行排布，并且所述第一切割道与所述第二切割道部分重叠；
使用对准标记掩膜版在所述半导体衬底上形成对准标记，所述对准标记位于所述切割道内，所述对准标记用于对切割道执行划片工艺的对准，其中，所述对准标记位于所述第一切割道图形与所述第二切割道图形的重叠处，所述对准标记在所述切割道水平方向上的截面呈正十字型；
通过所述对准标记，沿所述切割道对所述半导体衬底执行划片工艺，以形成多个器件单元，其中，所述器件单元包括所述单元区的所述半导体衬底。
4.如权利要求3所述的光栅器件的制造方法，其特征在于，提供所述半导体衬底的方法包括：
提供一基底，所述基底的第一表面形成有光栅层，所述基底的第二表面形成有氧化层；
刻蚀所述光栅层，以形成光栅结构，所述光栅结构具有开口，所述开口自所述光栅层延伸至所述基底中；其中，一个所述器件单元包括至少一个所述光栅结构。
5.如权利要求3所述的光栅器件的制造方法，其特征在于，光栅层的材质为氧化硅。
CN202010989082.2A 2020-09-18 2020-09-18 光栅器件掩膜版及制造方法 Active CN112071824B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010989082.2A CN112071824B (zh) 2020-09-18 2020-09-18 光栅器件掩膜版及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010989082.2A CN112071824B (zh) 2020-09-18 2020-09-18 光栅器件掩膜版及制造方法

Publications (2)

Publication Number Publication Date
CN112071824A CN112071824A (zh) 2020-12-11
CN112071824B true CN112071824B (zh) 2023-04-18

Family

ID=73681227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010989082.2A Active CN112071824B (zh) 2020-09-18 2020-09-18 光栅器件掩膜版及制造方法

Country Status (1)

Country Link
CN (1) CN112071824B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112652566B (zh) * 2020-12-30 2023-03-07 合肥晶合集成电路股份有限公司 一种集成电路的制备方法
CN115166882B (zh) * 2022-06-29 2024-05-31 长沙韶光铬版有限公司 一种光栅制作方法及光栅
CN115079510B (zh) * 2022-08-23 2023-01-03 深圳芯能半导体技术有限公司 一种光掩膜版及光掩膜设计方法
CN117406545B (zh) * 2023-12-14 2024-03-01 合肥晶合集成电路股份有限公司 一种半导体掩膜版及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101734613A (zh) * 2009-12-03 2010-06-16 西北工业大学 基于soi晶圆的mems结构制作及划片方法
CN104701301A (zh) * 2015-03-10 2015-06-10 武汉新芯集成电路制造有限公司 一种晶圆对准标记

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252236A (ja) * 1999-03-03 2000-09-14 Toshiba Corp 半導体装置及びその製造方法
WO2004097916A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法、半導体ウエハおよび半導体装置
CN102156392A (zh) * 2010-02-11 2011-08-17 中芯国际集成电路制造(上海)有限公司 光刻机对准参数的检测装置及其检测方法
JP6055598B2 (ja) * 2012-02-17 2016-12-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN102809895B (zh) * 2012-07-23 2017-10-10 上海华虹宏力半导体制造有限公司 光刻版图、光刻胶图形及测量光刻胶图形曝光误差的方法
US10620530B2 (en) * 2017-07-31 2020-04-14 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple-mask multiple-exposure lithography and masks
CN109870876B (zh) * 2017-12-05 2022-05-10 长鑫存储技术有限公司 一种对准图案制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101734613A (zh) * 2009-12-03 2010-06-16 西北工业大学 基于soi晶圆的mems结构制作及划片方法
CN104701301A (zh) * 2015-03-10 2015-06-10 武汉新芯集成电路制造有限公司 一种晶圆对准标记

Also Published As

Publication number Publication date
CN112071824A (zh) 2020-12-11

Similar Documents

Publication Publication Date Title
CN112071824B (zh) 光栅器件掩膜版及制造方法
KR100817089B1 (ko) 이중 패터닝 기술을 이용한 반도체 소자의 미세 패턴 형성방법
US8043928B2 (en) Efficient provision of alignment marks on semiconductor wafer
US9190261B2 (en) Layer alignment in FinFET fabrication
CN103246156B (zh) 形成自我对准的套准标记的方法
CN102097460A (zh) 半导体装置及其制造方法
US20060278956A1 (en) Semiconductor wafer with non-rectangular shaped dice
US7741221B2 (en) Method of forming a semiconductor device having dummy features
EP1128215B1 (en) Semiconductor wafer with alignment mark sets and method of measuring alignment accuracy
CN115097691A (zh) 一种掩模板及形成方法
KR20100010841A (ko) 칩 분리 영역을 갖는 반도체칩의 레이아웃 및 반도체칩
CN102436151B (zh) 光刻版图的形成方法
KR100268438B1 (ko) 복수의 퓨즈들을 갖는 반도체 메모리 장치
US20220216162A1 (en) Semiconductor device
CN114236974B (zh) 晶圆标记结构偏差的补偿方法
CN114496741B (zh) 半导体结构的形成方法
KR100410812B1 (ko) 반도체장치의제조방법
CN115083940A (zh) 晶圆测试方法
KR101185992B1 (ko) 오버레이 모니터링 패턴 및 이를 이용한 반도체 소자의 정렬도 측정방법
TWI708286B (zh) 半導體裝置及其製作方法
JP2013062372A (ja) デバイスウェハ及びデバイスウェハの切断方法
TWI808692B (zh) 自對準多重圖案化標記
CN112951803B (zh) 微影制程的关键尺寸的监控结构
KR20100072554A (ko) 플래시 메모리 소자의 오버레이 마크 및 그 형성방법
CN116845052A (zh) 自对准多重图案化标记

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant