CN115079510B - 一种光掩膜版及光掩膜设计方法 - Google Patents

Abstract

本发明提供了一种光掩膜版及光掩膜设计方法，所述光掩膜版包括：芯片区、划片道区域以及辅助图形区，所述芯片区位于版面中心，划片道区域位于所述芯片区四周，所述辅助图形区将所述芯片区和所述划片道区域全部或部分隔开。本发明提供的光掩膜版上的图形设计，可以兼容MPW和NTO两种光刻生产模式，通过投影步进式光刻机的掩膜版区域选择，在不同的模式下灵活选择光掩膜版上的不同区域，将不同的图形区域进行投影曝光，从而在设计验证定型之后，不用进行第二次光掩膜的制作，省去了一次光掩膜的制作时间，缩短了IGBT芯片的开发周期。

Description

一种光掩膜版及光掩膜设计方法

技术领域

本发明涉及IGBT芯片光掩膜设计技术领域，具体涉及一种光掩膜版及光掩膜设计方法。

背景技术

IGBT是一种大功率半导体分立器件，结合了MOS器件高开关频率，易于控制和BJT器件的大电流处理能力能等优点，在工业变频、消费电子、轨道交通、新能源、航天航空等领域有着广泛的应用。

在IGBT芯片的制造过程中，随着线宽尺寸的缩小，所采用的光刻工艺技术由早期的接触式曝光演变为投影步进式曝光，即将光刻图形制作在一张掩膜版上，通过光学系统的投影，投射到待曝光晶圆上的某一特定区域，掩膜版上的投影图形区域和晶圆上的曝光区域都可以通过光刻机的光学系统进行选择处理，并且通常会有一个5:1或者4:1的图形缩放，以实现更小的线宽。

在IGBT芯片的设计开发过程中，由于需要调整的设计参数非常多，为了缩短研发周期，通常的做法是将多种不同设计的IGBT芯片做在同一套光掩膜版上，在一张晶圆上做出多种不同设计的IGBT芯片，这种方法称之为多目标设计（MPW）。根据多目标设计芯片的测试验证结果，选出合适设计参数，进行设计定型，再由此制作适用于大规模量产的单一芯片（NTO）掩膜版，进行扩批次验证和大规模量产。这样的开发流程，至少会有两次光掩膜的制作周期，增加了IGBT芯片的开发周期。

发明内容

有鉴于此，本发明提供了一种光掩膜版及光掩膜设计方法，将芯片的光掩膜版设计成可以兼容MPW和NTO两种光刻生产模式，通过投影步进式光刻机的掩膜版区域选择，可以在不同的模式下灵活选择光掩膜版上的不同区域，将不同的图形区域进行投影曝光，从而在设计验证定型之后，不用进行第二次光掩膜的制作，省去了一次光掩膜的制作时间，缩短了IGBT芯片的开发周期。

为了实现上述目的，本发明提供了一种光掩膜版，包括：芯片区、划片道区域以及辅助图形区，所述芯片区位于版面中心，划片道区域位于所述芯片区四周，所述辅助图形区将所述芯片区和所述划片道区域全部或部分隔开。

在本发明可能的一些实施例中，所述辅助图形区位于所述芯片区的四个角，以使所述芯片区每个最小的芯片单元阵列式排布。

在本发明可能的一些实施例中，所述划片道区域包括四个对称设置且相互连通的“十”字型区域。

在本发明可能的一些实施例中，所述辅助图形区域位于所述划片道区域的两侧，以使所述芯片区每个最小的芯片单元阵列式排布。

在本发明可能的一些实施例中，所述划片道区域包括位于所述芯片区四角的相同且对称的第一部分，及位于所述芯片区四侧边的相同且对称的第二部分。

在本发明可能的一些实施例中，所述第一部分包括由三个区域组成并分别呈现“┘”、“┌”、“┑”、“Г”形状的四个局部区域；所述第二部分包括由四个矩形形状组成的局部区域。

在本发明可能的一些实施例中，所述划片道区域为透光或者不透光区的缓冲区域。

在本发明可能的一些实施例中，所述划片道区域的宽度为80-100μm。

在本发明可能的一些实施例中，所述辅助图形区包括对准标记。

为了实现上述目的，本发明还提供了一种光掩膜设计方法，基于上述的光掩膜版，该方法包括：

根据MPW或者NTO的曝光模式要求，控制光刻机的光学投影系统在所述光掩膜版上选择对应的投影区域；

对所述投影区域对应的晶圆位置进行曝光，曝光之后晶圆移动预设一段距离，再次进行曝光，形成了晶圆上的芯片阵列。

采用上述实施例的有益效果是：

本发明提供的光掩膜版上的图形设计，可以兼容MPW和NTO两种光刻生产模式，通过投影步进式光刻机的掩膜版区域选择，在不同的模式下灵活选择光掩膜版上的不同区域，将不同的图形区域进行投影曝光，从而在设计验证定型之后，不用进行第二次光掩膜的制作，省去了一次光掩膜的制作时间，缩短了IGBT芯片的开发周期。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的光掩膜版一实施例的结构示意图；

图2为本发明提供的光掩膜版另一实施例的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

针对于现有技术中提出的技术问题，本发明实施例提供了一种能够兼容MPW和NTO两种光刻生产模式的光掩膜版及对应的光掩模方法，请具体说明如下。

在本发明的实施例中，本发明提供的一种光掩膜版包括：芯片区、划片道区域以及辅助图形区，所述芯片区位于版面中心，划片道区域位于所述芯片区四周，所述辅助图形区将所述芯片区和所述划片道区域全部或部分隔开。为了进一步详细说明本发明提供的光掩膜版的具体实施例，请参阅图1-2。

请参阅图1，图1为本发明提供的光掩膜版一实施例的结构示意图。在本实施例中，该光掩膜版包括芯片区10、划片道区域20以及辅助图形区30，所述芯片区10位于版面中心，划片道区域20位于所述芯片区10四周，所述辅助图形区30将所述芯片区10和所述划片道区域20部分隔开。

具体的，所述辅助图形区30位于所述芯片区10的四个角，以使所述芯片区10每个最小的芯片单元阵列式排布，进而同时兼容MPW和NTO这两种曝光模式。

具体的，所述划片道区域20包括四个对称设置且相互连通的“十”字型区域。

需要说明的是，辅助图形区30位于所述芯片区10的四个角，且该四个角相对于芯片区10的中心点是中心对称的，这样才能使所述芯片区10每个最小的芯片单元阵列式排布，进而同时兼容MPW和NTO这两种曝光模式。由于IGBT芯片的终端场限环图形特点，四个角位置通常没有图形，所以辅助图形可以设计在四个角的区域。

可以理解的是，所述辅助图形区包括对准标记。

还需要说明的是，划片道区域20与所述芯片区10有部分区域是接触的且与辅助图形区30也部分区域接触，此主要作用在于：在掩膜版上的投影区域选择中，由于光学系统的定位精度问题，同时考虑到图形边缘的光学衍射效应，两次曝光图形的交界处，图形的拼接效果通常不会太好，因此需要在曝光图形的边缘留下一定宽度的缓冲区域（即划片道区域20），实际为两次曝光的交叠区域，该区域可以为全部透光或者不透光，根据当前图层的属性决定，以保证曝光图形的拼接效果。

进一步的，划片道区域20为缓冲区域，为大面积的透光或者不透光区，没有实际的图形，如下图1中所示，划片道区域位于芯片区四周，通常的宽度在80-100um。

当光掩膜版呈现如图1的图像排布时，其具体的光掩模设计方法如下：

根据MPW或者NTO的曝光模式要求，控制光刻机的光学投影系统在所述光掩膜版上选择对应的投影区域；

对所述投影区域对应的晶圆位置进行曝光，曝光之后晶圆移动预设一段距离，再次进行曝光，形成了晶圆上的芯片阵列。

需要说明的是，因芯片区10每个最小的芯片单元阵列式排布，进而同时兼容MPW和NTO这两种曝光模式，那么就可以根据MPW或者NTO的曝光模式要求，控制光刻机的光学投影系统在所述光掩膜版上选择对应的投影区域进行多次曝光处理，从而形成符合要求的晶圆（即IGBT芯片）。

请参阅图2，图2为本发明提供的光掩膜版另一实施例的结构示意图。在本实施例中，该光掩膜版包括芯片区10、划片道区域20以及辅助图形区30，所述芯片区10位于版面中心，划片道区域20（即图2中涂黑部分区域）位于所述芯片区10四周，所述辅助图形区30将所述芯片区10和所述划片道区域20全部隔开。

具体的，所述辅助图形区域位于所述划片道区域的两侧，以使所述芯片区每个最小的芯片单元阵列式排布，进而同时兼容MPW和NTO这两种曝光模式。

具体的，所述划片道区域包括位于所述芯片区四角的相同且对称的第一部分201，及位于所述芯片区四侧边的相同且对称的第二部分202。

具体的，所述第一部分201包括由三个区域组成并分别呈现“┘”、“┌”、“┑”、“Г”形状的四个局部区域；所述第二部分202包括由四个矩形形状组成的局部区域。

需要说明的是，辅助图形区30位于划片道区域20的两侧，每一个芯片区10的周围需要配置所有的辅助图形，以保证每个最小的芯片单元都可以被选择进行阵列式排布，划片道区域仍位于芯片区四周，为大面积的透光或者不透光区的缓冲区域，这样的光掩膜图形设计，可以兼容MPW和NTO两种光刻生产模式，通过投影步进式光刻机的掩膜版区域选择，在不同的模式下灵活选择光掩膜版上的不同区域，将不同的图形区域进行投影曝光，从而在设计验证定型之后，不用进行第二次光掩膜的制作，省去了一次光掩膜的制作时间，缩短了IGBT芯片的开发周期。

当光掩膜版呈现如图2的图像排布时，其具体的光掩模设计方法如下：

根据MPW或者NTO的曝光模式要求，控制光刻机的光学投影系统在所述光掩膜版上选择对应的投影区域；

对所述投影区域对应的晶圆位置进行曝光，曝光之后晶圆移动预设一段距离，再次进行曝光，形成了晶圆上的芯片阵列。

综上，本发明提供的光掩膜版上的图形设计，可以兼容MPW和NTO两种光刻生产模式，通过投影步进式光刻机的掩膜版区域选择，在不同的模式下灵活选择光掩膜版上的不同区域，将不同的图形区域进行投影曝光，从而在设计验证定型之后，不用进行第二次光掩膜的制作，省去了一次光掩膜的制作时间，缩短了IGBT芯片的开发周期。

以上对本发明所提供的光掩膜版及光掩膜设计方法进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (7)

1.一种光掩膜版，其特征在于，包括：芯片区、划片道区域以及辅助图形区，所述芯片区位于版面中心，划片道区域位于所述芯片区四周；

所述辅助图形区位于所述芯片区的四个角将所述芯片区和所述划片道区域部分隔开；

或；

所述辅助图形区域位于所述划片道区域的两侧将所述芯片区和所述划片道区域全部隔开，且所述划片道区域包括位于所述芯片区四角的相同且对称的第一部分，及位于所述芯片区四侧边的相同且对称的第二部分；

以使所述芯片区每个最小的芯片单元阵列式排布。

2.根据权利要求1所述的光掩膜版，其特征在于，所述划片道区域包括四个对称设置且相互连通的“十”字型区域。

3.根据权利要求1所述的光掩膜版，其特征在于，所述第一部分包括由四个区域组成并分别呈现“┘”、“└”、“┑”、“┌”形状的四个局部区域；所述第二部分包括由四个矩形形状组成的局部区域。

4.根据权利要求1所述的光掩膜版，其特征在于，所述划片道区域为透光或者不透光区的缓冲区域。

5.根据权利要求1所述的光掩膜版，其特征在于，所述划片道区域的宽度为80-100μm。

6.根据权利要求1所述的光掩膜版，其特征在于，所述辅助图形区包括对准标记。

7.一种光掩膜设计方法，基于如权利要求1-6任一项所述的光掩膜版，其特征在于，方法包括：

根据MPW或者NTO的曝光模式要求，控制光刻机的光学投影系统在所述光掩膜版上选择对应的投影区域；

对所述投影区域对应的晶圆位置进行曝光，曝光之后晶圆移动预设一段距离，再次进行曝光，形成了晶圆上的芯片阵列。

Images