CN110892331A - 对准光刻掩膜板的方法和在半导体材料的晶圆中制造集成电路的相应工艺 - Google Patents

Abstract

一种用于半导体材料晶圆(20)中的集成电路的制造工艺的光学掩模板对准方法，该方法设想：在第一层处，通过单个光刻工艺在晶圆(20)上限定至少一个对准结构(10；10′)，该对准结构(10；10′)具有至少第一参考标记(4a)和第二参考标记(4b)；以及在高于第一层的上层处，相对于至少一个第一参考标记(4a)对准第一场掩膜板(11a)；以及相对于至少一个第二参考标记(4b)对准第二场掩膜板(11b)，使得第一场掩膜板(11a)和第二场掩膜板(11b)在没有任何相互重叠的情况下，在第一连接方向上彼此相邻地布置在晶圆(20)上，该第二场掩膜板(11b)与第一场掩膜板(11a)一起用于集成电路在晶圆(20)中的相应管芯(22)内的光刻成形。

Description

对准光刻掩膜板的方法和在半导体材料的晶圆中制造集成电 路的相应工艺

交叉引用相关申请

本申请要求于2017年7月13日提交的意大利专利申请No.102017000079201的优先权，该申请的公开内容通过引用合并于此。

技术领域

本发明涉及一种用于对准光刻掩膜板(光学掩膜板)的方法以及一种用于通过光刻技术在半导体材料的晶圆中制造集成电路的相应工艺。

背景技术

众所周知，光刻技术被广泛用于集成电路(例如CMOS电路)的制造中，集成电路的制造工艺始于所谓的由半导体材料(通常为硅)制成的晶圆。

光学掩膜板用于将与要制造的集成电路有关的图像或图案光学转移(即，印刷)到涂覆有一层光敏材料(所谓的光刻胶)的晶圆上。

将光学光刻机(所谓的步进机)适当地定位在晶圆上方，以使光投射穿过光学掩膜板，并在晶圆的涂覆有光刻胶层的印刷场上印刷与要制造的集成电路有关的对应图像；该印刷场具有与光刻机的光学孔径区域相对应的延伸部。

以已知的方式，当使用正性光刻胶时，光刻胶层的通过光学掩膜板暴露于光的区域被去除，使得晶圆下方的区域可以自由地例如通过蚀刻被处理以形成沟道或沟槽，或通过离子注入来掺杂半导体材料以形成材料层，材料层例如包括导体或半导体或介电材料，材料层的形状和图案与光学掩膜板所限定的图像相对应。

或者，可以使用负性光刻胶，在这种情况下，光刻胶的非印刷区域(即那些未暴露于光的区域)将被去除，从而使晶圆下面的区域不被覆盖，从而使它们能够(例如通过蚀刻或离子注入)被合适地处理。

在任何情况下，在将与光学掩膜板相对应的图像印刷到晶圆印刷场上之后，光学光刻机相对于光学器件将晶圆移动或步进一步，以便将图像印刷到晶圆的另一场上，晶圆的另一场与已经被印刷的场相邻(例如，因为已经被印刷的场被布置在晶圆可以被划分成的同一行或同一列中，该晶圆具有这些印刷场的规则图案)。

然后，重复光刻工艺，直到覆盖晶圆的整个表面，并以期望的方式印刷涂覆前述晶圆的光刻胶层；随后，制造工艺包括在暴露的区域中处理晶圆的步骤，诸如，例如，上述蚀刻或离子注入步骤。

以已知的方式，用于制造印刷电路的处理步骤可以包括使用适当数量的光学掩膜板。特别地，集成电路通常由不同的层或覆盖层(例如，在CMOS电路的情况下，具有插入的介电层的不同金属化层)组成，这些层中的每一层都被适当地处理；结果，使用相应的光学掩膜板针对每个层重复晶圆印刷光刻过程。

晶圆印刷场的尺寸通常比相应的光学掩膜板的场的尺寸小，例如小四倍或五倍，以便以纳米级投影电路的部分，否则纳米级在实践中是不可能获得的。

一般而言，单个印刷场可以在晶圆上投影一个尺寸为NxM个管芯的区域，一个管芯的尺寸等于将晶圆分割成的一个单元的尺寸，并包含整个复制的集成电路。实际上，以已知的方式，对晶圆进行处理以同时形成多个基本单元，即上述管芯；在处理结束时，将晶圆沿着划线切割，从而执行所谓的划线操作，以分离(或选出)不同的管芯，然后对这些管芯进行最终的处理动作，例如在有关的封装中密封以及限定所产生的芯片。

这样，要制造的集成电路的单个管芯的尺寸最多等于晶圆印刷场的尺寸，而晶圆印刷场的尺寸又由光学光刻机可获得的最大孔径决定，最大孔径例如等于26mmx33mm。

然而，在某些情况下，要制造的集成电路的管芯的尺寸需要大于由光学光刻机印刷的场的尺寸；例如，在功率集成电路或所谓的全帧CMOS图像装置中通常就是这种情况。

在这种情况下，需要将两个或更多个印刷场连接在一起，即缝合在一起，因此执行所谓的缝合操作，从而可以通过相应的光学掩膜板(以下称为场掩膜板)在晶圆上印刷的图像能够以最高的精度结合在一起，从而能够共同创建整个集成电路。

显然，对于这种连接或缝合操作，在定位不同印刷场的场掩膜板时需要很高等级的精度，以确保正确形成所生成的集成电路。

用于上述精确定位的已知解决方案包括使用对准标记，该对准标记通过场掩膜板被印刷到晶圆上。由于在每个层处，印刷场之间的缝合的精度都取决于下一层(或上一层)的对准标记的定位精度，因此很明显，第一层的掩膜板(也称为零级掩膜板)的正确定位至关重要，因为在这种情况下，下层的掩膜板上没有可用于对准的标记。

现在参考图1A和1B讨论确保在第一层处的对准的已知解决方案。

通常用数字1表示的场掩膜板具有等于光学光刻机的整个曝光孔径的尺寸，在这种情况下，场掩膜板在平面图中具有大致矩形(或正方形)的形状。

在第一层处，用场掩膜板1印刷在晶圆上的连接标记(也称为缝合标记)，用数字2表示，这些标记印刷在每个场掩膜板1的每一侧。这些缝合标记2通常地印刷在划线附近，即在晶圆的切割操作期间随后将被去除的区域中，晶圆经受切割操作以限定管芯。

例如，如图1A所示，缝合标记2的形状像矩形或正方形，并且沿着场掩膜板1的彼此面对的两个第一侧面具有第一尺寸，并且沿着场掩膜板1的彼此面对的另外两个侧面具有大于第一尺寸的第二尺寸。

如图1B示意性所示，为了缝合两个印刷场，相对于以1a表示的前一个场掩膜板定位以1b表示的后一个场掩膜板，使得相对应的缝合标记2重叠。特别地，通过这样做，(由场掩膜板1b限定的)具有较大尺寸的缝合标记在内部包围(由场掩膜板1a限定的)具有较小尺寸的缝合标记，并且两个场掩膜板1a、1b在用A表示的重叠区域处重叠，该重叠区域包括上述缝合标记2。

该解决方案提供了以下可能性：通过测量缝合标记2的正确的相互定位以及如果需要的话，执行合适的定位校正，也称为零级调整操作，来测量印刷场之间的对准。特别地，如果晶圆的对准被证明是不正确的，则不合格的晶圆可以被丢弃并且可以对在随后被处理的晶圆的印刷场之间的对准进行适当的改变。

参考图1C，可以设想在晶圆所在的水平面xy的第一水平方向x或第二水平方向y上的两个(或更多个)印刷场之间进行连接。类似地，在上述水平面xy的两个水平方向x，y上可以进行连接(因为具有缝合标记2所在的对应的重叠区域A)。

如图2所示，此外，也有可能再次在零级掩膜板的层处，将场掩膜板1也用于印刷到晶圆参考标记(也称为覆盖标记)上，晶圆参考标记用于对准随后层的场掩膜板。这些参考标记4通常也印刷在划线附近。

如在所示的示例中，参考标记4可以被印刷在每个场掩膜板1的四个角处，并且参考标记4可以包括多个参考元件4′，每个参考元件用于对准随后掩膜板的层中的相应一个，因而确保随后掩膜板的层的正确覆盖(也称为层与层对准)。

假设由于缝合标记2(如上所述)所进行的测量和校正操作，在第一层处进行了准确的缝合，参考标记4的使用也允许以基本上与第一层相同的精度对随后的层处的印刷场进行准确的缝合。

尽管上述解决方案对于确保场掩膜板的正确对准是有效的，但是在管芯尺寸大于由光学光刻机印刷的面积的情况下受到一些问题的影响。

首先，重叠区域A的存在不允许利用整个印刷场来制造集成电路；尤其是对于要求小尺寸的装置，此特征可能会带来很大的限制。

此外，该解决方案涉及测量和校正在第一层处的场掩膜板之间的对准误差；这些测量和校正操作除了增加集成电路的生产的制造时间并导致工艺效率降低(在拒收不合格晶圆的情况下)之外，还可能会出错并可能导致所有后续掩膜板的层的随后对准误差。

在这方面，图3A和3B显示了两种可能的对准误差，即所谓的镜头放大误差(图3A)和所谓的镜头旋转误差(图3B)，这些误差可能在用于光刻工艺的印刷场的缝合时发生。

发明内容

本发明的目的是提供一种用于对准光学掩膜板的改进的解决方案，该解决方案允许克服现有技术的缺点。

根据本发明，如所附权利要求中所述，提供了用于对准光学掩膜板的方法和用于制造集成电路的相应工艺。

附图说明

仅仅通过非限制性示例并参考附图，通过阅读以下优选实施例的详细描述，将可以最好地理解本发明，其中：

-图1A是用于光刻工艺的已知场掩膜板的示意图；

-图1B是两个已知场掩膜板的缝合的示意图；

-图1C是多个已知场掩膜板的缝合的示意图；

-图2是另一种已知场掩膜板的示意图；

-图3A和3B是关于场掩膜板的缝合时的对准误差的示意图；

-图4是根据本发明第一实施例的场掩膜板的对准结构的示意图；

-图5和图6是通过图4的对准结构缝合两个场掩膜板的示意图；

-图7和8是示意图，涉及通过图4的对准结构缝合用于在晶圆中制造管芯的多个场掩膜板；

-图9是根据本发明第二实施例的场掩膜板的对准结构的示意图；

-图10是涉及通过图9的对准结构缝合用于制造晶圆中的管芯的多个场掩膜板的示意图；

-图11是涉及通过图9的对准结构缝合不同尺寸的场掩膜板的示意图；

-图12是涉及通过图9的对准结构缝合用于制造晶圆中的管芯的多个场掩膜板的另一示意图；以及

-图13是用于处理晶圆的光刻系统的示意性框图。

具体实施方式

如下面更详细说明的，本发明的一个方面通常涉及使用在第一掩膜板层处形成的专有参考标记，因而没有使用缝合标记和相对对准测量以及可能的校正，来获得在第一掩膜板层之后的掩膜板层的场掩膜板的对准。

图4示意性地示出了该特征，示出了此外用1a和1b标识的两个传统的零级掩膜板(后一个场掩膜板与前一个场掩膜板重叠)，其中有缝合标记2和参考标记4；此外，在两个场掩膜板1a、1b之间存在重叠区域A。

如图4所示，本解决方案提出了针对缝合印刷场的另一种方法，该方法旨在：消除重叠区域A；消除缝合标记2；以及使用专有参考标记4来对准随后的掩膜板层的场掩膜板。

实际上，本解决方案设想在第一层处的、用于仅将参考标记4印刷到晶圆上的合适的对准结构10的网格，参考标记4旨在通过重叠来对准第一掩膜板层之后的所有掩膜板层。

如上所述(尽管这在下面的附图中没有详细示出以确保附图易于理解)，为此每个参考标记4包括多个参考元件4′，在这种情况下，这些参考元件4′沿着第二水平方向y对准，每个参考元件4′用于随后的掩膜板层中的相应一个掩膜板层的对准(因此，参考元件4′的数量取决于掩膜板层的数量；图中所示的数量仅是示例)。在所示示例中，每个参考元件4′在水平面xy上具有大致正方形的形状。

特别地，还参考图5，每个对准结构5包括至少一个第一参考标记4a，至少一个第一参考标记4a用于第一场掩膜板在掩膜板的上层或较高的掩膜板层处的对准，在图5中用11a表示第一场掩膜板；和至少一个第二参考标记4b，该至少一个第二参考标记4b用于第二场掩膜板在掩膜板的上层处的对准，使得上述第一场掩膜板11a和第二场掩膜板11b在没有任何相互重叠区域的情况下，在连接方向上(例如，沿着第二水平方向y)彼此相邻布置在晶圆上，在图5中用11b表示第二场掩膜板。在示例中，第一参考标记4a和第二参考标记4b沿着相同的第二水平方向y对准。

特别地，每个对准结构10借助于单个光学掩膜板和在晶圆上执行的单个光刻工艺在一个单个的印刷操作中被印刷(该单个的印刷操作不设想形成要制造的集成电路的结构)。

通常以11表示的上层的场掩膜板与参考标记的上述对准以已知的方式进行，因此，此处不再赘述，参考标记通常以4表示并且在第一掩膜板层处限定；在这方面，光学光刻机被配置为每次在用于执行光刻过程的晶圆扫描期间所需的位置处，识别在晶圆上制成的参考标记4的位置，并相应地定位在晶圆上方。

在图5所示的实施例中，每个对准结构10在水平面xy上具有基本矩形的形状，并沿第二水平方向x伸长，并且每个对准结构10限定了四个参考标记4，四个参考标记4布置在矩形的拐角处，沿第一水平方向x和沿第二水平方向y成对排列。

因此，在这种情况下，对准结构10限定第三参考标记4c和第四参考标记4d，并且沿第一水平方向x对准的第一对参考标记4(在这种情况下，包括第一参考标记4a和第三参考标记4c)用于第一场掩膜板11a的对准；以及沿着相同的第一水平方向x对准的第二对参考标记4(在这种情况下，包括第二参考标记4b和第四参考标记4d)用于第二场掩膜板11b的对准，使得在没有任何重叠区域的情况下，第一场掩膜板11a和第二场掩膜板11b沿第二水平方向y接合并对准。

特别地，由于单个光学掩膜板和单个光刻工艺用于光学光刻机，以印刷对准结构和相对参考标记4(特别是至少第一参考标记4a和第二参考标记4b)，这样就自动确保了在随后的掩膜板层处(以层与层对准)第一场掩膜板11a和第二场掩膜板11b之间的上述对准。因此，不需要进行对准测量和校正操作。实际上，在对准结构10中形成一组参考标记4时，光学光刻机不会发生未对准或相互定位误差。

此外，对准结构10在其表面比光学光刻机的印刷区域和场掩膜板11的区域小的区域上延伸，场掩膜板11随后被缝合以便印刷整个集成电路的管芯，从而受光学光刻机的曝光透镜的可能变形的影响较小。

特别地，在图5所示的实施例中，对准结构10沿第一水平方向x的尺寸等于印刷区域的相应尺寸，而相同对准结构10沿第二水平方向y的尺寸小于相同印刷区域的相应尺寸。

如图6所示，在实施例的变型中，每个对准结构10可在水平面xy中具有沿第二方向y伸长的基本矩形形状。

因此，在这种情况下，对准结构10限定了沿着第二水平方向y对准的第一对参考标记4a、4b，第一对参考标记4a、4b用于第一场掩膜板11a的对准；以及沿相同的第二水平方向y对准的第二对参考标记4c、4d，第二对参考标记4c、4d用于第二场掩膜板11b的对准，从而使第一场掩膜板11a和第二场掩膜板11b沿着第一水平方向x被缝合并彼此邻近对准。

图7示出了由半导体材料，例如硅，制成的晶圆20，在晶圆20上，在第一掩膜板层处，通过光学光刻机的逐步移动，提供了对准结构10和相应的参考标记4的网格，对准结构10沿着第一水平方向成行对准并且沿着每一行彼此相邻对准(显然，如果对准结构10如以上参考图6所述那样制成，则对准结构10也可以以完全等效的方式，布置成沿第二方向y成列对准)。

此外，在晶圆上示出每次光学光刻机定位在的印刷场，或者以相应的方式示出场掩膜板11的定位，场掩膜板11每次用于光刻工艺并通过对准结构10彼此缝合。这些印刷场也可以按行和列排列，从而限定一个阵列。

在该示例中，对准结构10的网格包括用于每两行印刷场(或场掩膜板11)的一行对准结构10；换句话说，在这种情况下，在被相应的对准结构10占据和未被相应的对准结构10占据的各行之间存在交替。

在随后的掩膜板层处，将场掩膜板11a、11b成对缝合，以便共同限定最终的管芯(图7仅示意性地显示了一个管芯22)，从而利用了相对于通过对准结构10限定的参考标记4的重叠对准方式(在无需测量和校正过程的情况下，自动确保场掩膜板11a、11b之间的完美对准和缝合)。

特别地，在这种情况下，每个对准结构10在相对于随后由一对场掩膜11a、11b占据的位置(沿着第二水平方向y)处于中心的位置处定位在晶圆20上，该对场掩膜11a、11b借助于对准结构10被缝合以形成管芯22。

显而易见的是，由于对准结构10，在要获得所产生的集成电路的管芯22的尺寸更大的情况下，可以将更多数量的场掩膜板11缝合在一起。

一般而言，根据所示的实施例，通过使用数量为n-1的对准结构10，可以获得由数量为n的行和数量为1的列的场掩膜板11组成的所产生的管芯。

如图8示意性所示，在这种情况下，对准结构10的网格可以布置成使得，晶圆20上存在更多行的对准结构10，如果需要的话，存在所有行的对准结构10(类似地，在参照图6讨论的变型的情况下，存在所有列的对准结构10)。

在任何情况下，通常，由对准结构10限定的参考标记4位于晶圆10的划线处，沿着划线将进行切割以分离管芯22，从而不干扰集成电路的在管芯22中形成的结构(图7和图8通过示例的方式示出了用SL表示的一个单划线)。此外，参考标记4在集成电路的不同层所经受的不同处理步骤期间保持为可访问和可见的，以便允许所有随后的掩膜板层被对准。

参考图9，现在将描述本解决方案的第二实施例，第二实施例涉及使用本文中用10′表示的相同的对准结构在第一水平方向x和第二水平方向y上缝合场掩膜板11的可能性。

同样在这种情况下，对准结构10′在第一层处通过适当的光学掩膜板形成，并且包括通过相同的光学掩膜板并且通过相同的光刻工艺形成的：至少一个第一参考标记4a，该至少一个第一参考标记4a用于又以11a表示的第一场掩膜板在掩膜板的上层处的对准；至少一个第二参考标记4b，该至少一个第二参考标记4b用于用11b表示的第二场掩膜板在掩膜板的上层处的对准，使得上述第一场掩膜板11a和第二场掩膜板11b在没有任何相互重叠区域的情况下在第一连接方向上(在该示例中，沿着第二水平方向y)彼此相邻地布置在晶圆20上；和此外，至少一个第三参考标记4c，该至少一个第三参考标记4c用于用11c表示的第三场掩膜板在掩膜板的上层处的对准，使得上述第一场掩膜板1a和第三场掩膜板1c在再次没有任何相互重叠区域的情况下在第二连接方向上(在该示例中，沿着第一水平方向x)彼此相邻地布置在晶圆20上。

在图9所示的实施例中，对准结构10′还包括第四参考标记4d，第四参考标记4d用于用11d表示的第四场掩膜板在掩膜板的上层处的对准，使得上述第二场掩膜板11b和第四场掩膜板11d再次在没有任何相互重叠区域的情况下，在第二连接方向上(在该示例中，沿着第一水平方向x)彼此相邻地布置在晶圆20上。

对准结构10′在水平面xy上具有基本矩形的形状，并且限定通常用4表示的四个参考标记，这四个参考标记布置在所述矩形的拐角处，并且沿着第一水平方向x和第二水平方向y成对地对准。

对准结构10′的区域远小于光学光刻机的最大印刷区域和场掩膜板11的区域，场掩膜板11随后被缝合以便印刷整个集成电路的管芯22，从而受光学光刻机的曝光透镜的可能变形的影响较小。

特别地，在图9所示的实施例中，对准结构10′沿第一水平方向x和第二水平方向y的尺寸小于印刷区域的相应尺寸。

图10再次示出了具有印刷场的图案以及场掩膜板11的图案的晶圆20，在印刷场中逐步地定位光学光刻机，并且以类似的方式，每次都使用场掩膜板11以用于光刻工艺，并通过对准结构10′缝合场掩膜板11。

图10进一步示意性地示出了通过对准结构10′缝合印刷场(在这种情况下为的四个印刷场)而产生的管芯22。

将对准结构10′放置在晶圆20上与印刷场或，类似地，场掩膜板11的四个拐角相对应的位置，从而形成规则的网格。在相对于彼此邻近缝合在一起的第一掩膜板11a、第二掩膜板11b、第三掩膜板11c和第四场掩膜板11d所在的位置处于中心的位置处，还布置相同的对准结构10′。

通常，由对准结构10′限定的参考标记4位于晶圆的划线SL处，以便不干扰在管芯22中形成的集成电路的结构。在可能的情况下，消除管芯22内部可能存在的参考标记4可以是有利的。

如图11所示，在用于制造集成电路的光学光刻机允许的情况下，本文描述的解决方案还允许将具有不同面积的印刷场(类似地，场掩膜板11)缝合在一起。

在这种情况下，网格中的对准结构10′的间隔不是规则的(类似的考虑也可以应用于上述第一实施例的对准结构10)。

在仅以示例的方式在图11中示出的解决方案中，为了获得最终的管芯22而被缝合的印刷场的面积都彼此不同。

每个印刷场的沿着第一水平方向x和第二水平方向y的尺寸由相应的对准结构10′之间的网格中的间隔限定。

再次，如上面已经详细讨论的，由于使用了参考标记4以用于随后层的场掩膜板11的层与层对准，因此在第一水平方向x和第二水平方向y上都进行了精确的缝合，通过相同的光刻工艺和相同的光学掩膜板印刷参考标记4(因此参考标记4的定位不能被误差影响)。

该第二实施例通常允许从晶圆20开始制造通过缝合n×m个印刷场而形成的管芯(n和m是任意数量，彼此相等或不同，当然，与晶圆20的尺寸兼容)。

为此，举例来说，图12示出了通过总共十二个印刷场的缝合而制造由四行和三列印刷场组成的管芯22，在这种情况下，所有印刷场都具有相同的曝光面积。

根据上面的描述，本文描述的解决方案的优点显而易见。

在任何情况下，再次强调，根据本发明的对准方法允许消除第一掩膜板层处的缝合标记以及消除与相同的缝合标记相关联的调整和校正操作，从而简化了制造工艺，并且，此外，提高了相同制造工艺的效率。

特别地，对准方法不需要在印刷场之间存在重叠区域，从而允许将整个暴露区域用于集成电路的制造。

此外，与传统解决方案相比，提高了印刷场之间的对准精度。

本文所述的解决方案确保了有利地使用一种单一类型的对准结构，在缝合所需数量的印刷场以产生所得的管芯方面的很大自由度，所述印刷场可以具有相同面积甚至不同面积，单一类型的对准结构被印刷到晶圆上，形成对准结构的网格。

图13示意性地示出了通常用30指示的光学光刻系统，上述对准方法可以有利地应用在光学光刻系统中。

光学光刻系统30包括：光学光刻机32，该光学光刻机被设计为在半导体材料的晶圆20上执行光刻过程，并配备有光学投影仪33，例如激光投影仪；控制单元34，该控制单元被设计为控制光学投影仪33以执行光刻工艺，并且特别地包括处理器和存储器，存储器存储适当的计算机指令，当计算机指令由处理器执行时，所述计算机指令允许执行所描述的对准方法；支架36，该支架设计成支撑晶圆20；和移动单元38，该移动单元由控制单元34控制以(通过移动相对支架36)移动晶圆20并在晶圆20和光学投影仪33之间获得合适的相互定位。

最后，很明显，上述解决方案可以进行改变和变化，因此不超出所附权利要求所限定的本发明的范围。

特别地，可以通过根据本发明的对准方法缝合在一起的印刷场的数量可以不同于以上讨论的用于制造具有期望尺寸的管芯的印刷场的数量。

Claims (19)

1.一种用于在半导体材料晶圆(20)中制造集成电路的工艺的光学掩模板对准方法，所述方法包括：

在第一层处，借助于单个光刻工艺在所述晶圆(20)上限定至少一个对准结构(10；10′)，所述对准结构(10；10′)包括至少第一参考标记(4a)和第二参考标记(4b)；和

在高于第一层的上层处，相对于所述至少一个第一参考标记(4a)对准第一场掩模板(11a)；以及相对于所述至少一个第二参考标记(4b)对准第二场掩模板(11b)，使得所述第一场掩模板(11a)和第二场掩模板(11b)在没有任何相互重叠的情况下在第一连接方向上彼此相邻地布置在晶圆(20)上，第二场掩模板与所述第一场掩模板(11a)一起使用以用于所述集成电路在所述晶圆(20)中的相应管芯(22)内的光刻成形。

2.根据权利要求1所述的方法，其中，

所述晶圆(20)在水平面(xy)中具有主延伸部，并且其中，所述对准结构(10；10′)在所述水平面(xy)中具有比由所述第一场掩膜板(11a)和第二场掩膜板(11b)中的每一个限定的印刷场小的延伸区域。

3.根据权利要求1或2所述的方法，其中，

所述晶圆(20)在水平面(xy)中具有主延伸部，并且其中，所述对准结构(10；10′)还包括第三参考标记(4c)和第四参考标记(4d)，所述第三参考标记(4c)和第四参考标记(4d)沿所述水平面(xy)的第一方向(x)和第二方向(y)与所述第一参考标记(4a)和第二参考标记(4b)成对地对准；借助于所述单个光刻工艺，将所述第一参考标记(4a)、第二参考标记(4b)、第三参考标记(4c)和第四参考标记(4d)印刷到所述晶圆(20)上。

4.根据权利要求3所述的方法，其中，

对准第一场掩模板(11a)包括相对于所述第一参考标记(4a)和第三参考标记(4c)对准所述第一场掩模板(11a)；以及其中，对准所述第二场掩模板(11b)包括相对于所述第二参考标记(4b)和第四参考标记(4d)对准所述第二场掩模板(11b)。

5.根据权利要求4所述的方法，其中，

所述参考结构(10)沿第一连接方向在相对于被设计为由彼此邻近缝合的所述第一场掩膜板(11a)和第二场掩膜板(11b)占据的位置处于中心的位置处布置在所述晶圆(20)上。

6.根据权利要求4或5所述的方法，其中，

所述参考结构(10)具有沿着所述第一方向(x)和第二方向(y)中的一个方向的尺寸和沿着所述第一方向(x)和第二方向(y)中的另一个的尺寸，沿着所述第一方向(x)和第二方向(y)中的所述一个方向的尺寸等于所述第一场掩模板(11a)和第二场掩模板(11b)的对应尺寸，沿着所述第一方向(x)和第二方向(y)中的所述另一个方向的尺寸小于所述第一场掩模板(11a)和第二场掩模板(11b)的对应尺寸。

7.根据权利要求3所述的方法，还包括：

在高于所述第一层的所述上层处，相对于所述第三参考标记(4c)对准第三场掩模板(11c)，使得所述第一场掩膜板(11a)和第三场掩模板(11c)在没有任何相互重叠的情况下在第二连接方向上彼此相邻地布置在所述晶圆(20)上；所述第三场掩模板(11c)与所述第一场掩模板(11a)和第二场掩模板(11b)一起使用以用于所述集成电路在所述晶圆(20)中的相应管芯(22)内的光刻成形。

8.根据权利要求7所述的方法，还包括：

在高于所述第一层的所述上层处，相对于所述第四参考标记(4d)对准第四场掩模板(11d)，使得所述第二场掩膜板(11b)和第四场掩模板(11d)在没有任何相互重叠的情况下在所述第二连接方向上彼此相邻地布置在所述晶圆(20)上；所述第四场掩模板(11c)与所述第一场掩模板(11a)、第二场掩膜板(11b)和第三场掩模板(11c)一起使用以用于所述集成电路在所述晶圆(20)中的相应管芯(22)内的光刻成形。

9.根据权利要求8所述的方法，其中，

所述参考结构(10′)在所述第一场掩模板(11a)、第二场掩膜板(11b)、第三场掩模板(11c)和第四场掩膜板(11d)的共用拐角处布置在所述晶圆(20)上，位于相对于被设计为由彼此邻近缝合的所述第一场掩模板(11a)、第二场掩膜板(11b)、第三场掩模板(11c)和第四场掩膜板(11d)占据的位置处于中心的位置处。

10.根据权利要求7-9中任一项所述的方法，其中，

所述参考结构(10′)沿着所述第一方向(x)和第二方向(y)具有相应的尺寸，所述相应的尺寸小于所述第一场掩模板(11a)和第二场掩膜板(11b)的对应的尺寸。

11.根据前述权利要求中任一项所述的方法，其中，

在所述第一层处进行的限定包括，在所述晶圆(20)上限定多个对准结构(10；10′)，每个对准结构包括相应的第一参考标记和第二参考标记(4)并沿第一连接方向和第二连接方向在所述晶圆(20)上布置成网格；每个对准结构(10；10′)由相应的单个光刻工艺限定。

12.根据权利要求11所述的方法，其中，

所述对准结构(10；10′)之间沿着所述第一连接方向和第二连接方向的距离限定了所述场掩模板(11a、11b)的相应尺寸。

13.根据权利要求12所述的方法，其中，

所述场掩模板(11a、11b)的尺寸彼此不同，并且所述场掩模板(11a、11b)的尺寸对于一个或多个所述场掩模板(11a、11b)是不同的。

14.根据权利要求11-13中任一项所述的方法，其中，

在所述晶圆(20)上限定多个对准结构(10；10′)包括迭代地重复以下操作：借助于光学光刻机(32)通过单个掩膜板和单个光刻工艺将对准结构(10；10′)印刷到所述晶圆(20)的区域上；以及在重复所述印刷步骤之前，改变所述晶圆(20)相对于所述光学光刻机(32)的相对位置，以将光学掩模板对准在所述晶圆(20)的不同区域上。

15.根据前述权利要求中任一项所述的方法，其中，

所述参考标记(4)中的每个参考标记包括多个参考元件(4′)，所述多个参考元件中的每个参考元件用于在比所述第一层高的上层处的相应的光刻工艺相对于下层的对准。

16.根据前述权利要求中任一项所述的方法，其中，

相对于所述至少一个第一参考标记(4a)对准所述第一场掩模板(11a)，以及相对于所述至少一个第二参考标记(4b)对准所述第二场掩模板(11b)包括：分别地光学地检测所述第一参考标记和第二参考标记在所述晶圆(20)上的位置；以及相对于所述第一参考标记和第二参考标记各自在所述晶圆(20)上的被检测到的位置分别对准所述第一场掩膜板和第二场掩模。

17.一种用于在半导体材料晶圆(20)的管芯(22)中制造集成电路的工艺，所述工艺包括通过根据前述权利要求中任一项所述的方法对准至少一个第一场掩模板(11a)和第二场掩模板(11b)。

18.根据权利要求17所述的工艺，还包括，

在所述晶圆(20)的由所述第一场掩模板(11a)和第二场掩模板(11b)的缝合共同限定的区域中执行所述集成电路的处理步骤，所述处理步骤包括通过所述第一场掩模板(11a)和第二场掩模板(11b)对涂覆晶圆(20)的光刻胶层进行曝光，以及通过曝光的光刻胶层对所述晶圆进行处理。

19.一种光学光刻系统(30)，所述光学光刻系统(30)包括光学光刻机(32)，所述光学光刻机(32)被设计为在半导体材料晶圆(20)上执行光刻过程，并设有光学投影仪(33)和控制单元(34)，所述控制单元(34)被配置为根据权利要求1-16中任一项所述的对准方法来控制所述光学投影仪(33)。

Images