CN110488578A - 掩膜版的制造方法及掩膜版 - Google Patents

掩膜版的制造方法及掩膜版 Download PDF

Info

Publication number
CN110488578A
CN110488578A CN201910891434.8A CN201910891434A CN110488578A CN 110488578 A CN110488578 A CN 110488578A CN 201910891434 A CN201910891434 A CN 201910891434A CN 110488578 A CN110488578 A CN 110488578A
Authority
CN
China
Prior art keywords
area
mask plate
alignment mark
main graphic
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910891434.8A
Other languages
English (en)
Inventor
陈继华
应广驰
郑鸿柱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201910891434.8A priority Critical patent/CN110488578A/zh
Publication of CN110488578A publication Critical patent/CN110488578A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

本发明提供了一种掩膜版的制造方法，包括：提供一基版，所述基版上形成有主图形及设于所述主图形区的四周的切割道形成区；在所述切割道图形区中形成套刻对准标记及冗余图形，所述冗余图形包围所述套刻对准标记。在已设有套刻对准标记的情况下，在所述掩膜版的切割道形成区中增设所述冗余图形，能够在后续将所述套刻对准标记和所述冗余图形一并转印至晶圆表面，分散了刻蚀晶圆以得到与所述套刻对准标记相对应的密集线时晶圆表面受到的刻蚀应力，从而避免了刻蚀过程中密集线的断线，减少了套刻对准标记的损坏，提高了刻蚀的稳定性，从而降低了套刻对准的量测噪声，提高了产品良率。

Description

掩膜版的制造方法及掩膜版
技术领域
本发明涉及半导体制造技术领域，特别涉及一种掩膜版的制造方法及掩膜版。
背景技术
随着半导体制造的工艺节点不断往下推进，关键尺寸不断缩小，已经超出了目前主流的光刻工艺的物理极限。在38nm及以下工艺节点的制造中，一般会使用自对准双重成像工艺(Self-aligned Double Patterning，SADP)。
在SADP工艺中，为了提高光刻的套刻精度，通常会对掩膜版上的套刻对准标记(OVL mark)进行分割以在晶圆表面得到对应的密集线(dense line)，但是刻蚀晶圆得到的分割后的密集线稳定性差，特别是形成于晶圆边缘的密集线容易出现断线，从而会造成后续的套刻精度量测异常。
发明内容
本发明的目的在于提供一种掩膜版的制造方法及掩膜版，以解决SADP工艺中，套刻对准标记对应形成于晶圆表面的密集线发生断线的问题。
为解决上述技术问题，本发明提供一种掩膜版的制造方法，包括：
提供一基版，所述基版上形成有主图形区及设于所述主图形区的四周的切割道形成区；
在所述切割道图形区中形成套刻对准标记，所述套刻对准标记分布在所述主图形区的四周；以及
在所述切割道图形区中形成冗余图形，所述冗余图形包围所述主图形区及所述套刻对准标记。
可选的，在所述掩膜版的制造方法中，所述冗余图形的遮光度为5％～50％。
可选的，在所述掩膜版的制造方法中，所述冗余图形与所述套刻对准标记之间的间距为1μm～5μm。
可选的，在所述掩膜版的制造方法中，所述冗余图形包括四组矩形图形组，其中，所述四组矩形图形组构成一环绕所述主图形区及所述套刻对准标记的矩形框图形。
可选的，在所述掩膜版的制造方法中，每组所述矩形图形组包括至少两个矩形图形，并且每组所述矩形图形组中的矩形图形按阵列形式排布。
可选的，在所述掩膜版的制造方法中，每组所述矩形图形组包括至少两个矩形图形，并且同一组所述矩形图形组中的矩形图形相同。
可选的，在所述掩膜版的制造方法中，每组所述矩形图形组包括至少两个矩形图形，所述矩形图形为正方形图形，所述正方形图形边长的关键尺寸为0.5μm～1.5μm。
可选的，在所述掩膜版的制造方法中，相邻的两个所述正方形图形之间的间距为0.5μm～2.0μm。
可选的，在所述掩膜版的制造方法中，所述主图形区包括至少一个主图形，其中，当所述主图形的数量为多个时，多个所述主图形按阵列形式分布。
可选的，在所述掩膜版的制造方法中，所述套刻对准标记的数量大于或者等于四个。
基于同一发明构思，本发明还提供一种掩膜版，包括：基版、主图形区及切割道形成区，所述主图形区及所述切割道形成区设于所述基版上，所述切割道形成区设于所述主图形区的四周，所述切割道形成区中形成有套刻对准标记及冗余图形，所述套刻对准标记设于所述主图形区的四周，所述冗余图形包围所述主图形区及所述套刻对准标记。
综上，本发明提供一种掩膜版的制造方法，包括：提供一基版，所述基版上形成有主图形及设于所述主图形区的四周的切割道形成区；在所述切割道图形区中形成套刻对准标记及冗余图形，其中，所述冗余图形包围所述套刻对准标记。进一步的，本发明还提供一种掩膜版，包括：基版、主图形区及切割道形成区，所述切割道形成区中形成有套刻对准标记及冗余图形，所述冗余图形包围所述主图形区及所述套刻对准标记。在已设有套刻对准标记的情况下，在所述掩膜版的切割道形成区中增设所述冗余图形，能够在后续将所述套刻对准标记和所述冗余图形一并转印至晶圆表面，分散了刻蚀晶圆以得到与所述套刻对准标记相对应的密集线时晶圆表面受到的刻蚀应力，从而避免了刻蚀过程中密集线的断线，减少了套刻对准标记的损坏，提高了刻蚀的稳定性，从而降低了套刻对准的量测噪声，提高了产品良率。
附图说明
图1是本发明实施例提供的掩膜版的制造方法流程图；
图2是本发明实施例提供的掩膜版示意图；
图3是本发明实施例提供的晶圆曝光区域示意图；
其中，附图标记说明：
10-基版，11-主图形区，12-切割道形成区，121-套刻对准标记，122-冗余图形。
具体实施方式
以下结合附图和具体实施例对本发明提出的掩膜版的制造方法及掩膜版作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
本发明提供一种掩膜版的制造方法，请参考图1，图1是本发明实施例提供的掩膜版的制造方法流程图，所述掩膜版的制造方法包括：
S10：提供一基版，所述基版上形成有主图形区及设于所述主图形区的四周的切割道形成区；
S20：在所述切割道图形区中形成套刻对准标记，所述套刻对准标记分布在所述主图形区的四周；以及
S30：在所述切割道图形区中形成冗余图形，所述冗余图形包围所述主图形区及所述套刻对准标记。
参考图2，图2是本发明实施例提供的掩膜版示意图，接下来结合图2具体介绍所述掩膜版的制造方法。
首先，提供一基版10，所述基版10上形成有主图形区11及设于所述主图形区11的四周的切割道形成区12，其中，所述主图形区11可以包括至少一个主图形，其中，当所述主图形的数量为多个时，所述主图形按阵列形式分布。
然后，在所述切割道图形区12中形成套刻对准标记121，所述套刻对准标记121分布在所述主图形区11的四周，具体的，所述套刻对准标记121的数量大于或者等于四个，在本实施例中，如图2所示，所述套刻对准标记121的数量为四个，各所述套刻对准标记121分别设于所述主图形区11的一侧。所述套刻对准标记121的数量越多，套刻精度越高。
最后，在所述切割道图形区12中形成冗余图形122，所述冗余图形122包围所述主图形区11及所述套刻对准标记121。具体的，所述切割道图形区12中的所述冗余图形122的遮光度为5％～50％，具有遮光度的所述冗余图形122、所述套刻对准标记121及所述主图形一并在光刻机台对所述掩膜版进行曝光、显影步骤中转印至晶圆表面的光刻胶层上以得到光刻胶图案层，所述光刻胶图案层上形成有冗余图形、密集线(dense line)及主图形，其中，所述密集线对应于所述掩膜版上的套刻对准标记，并将所述光刻胶图案层上的所有图形转印至晶圆表面即所述掩膜版上的所述套刻对准标记和所述冗余图形能够一并转印至晶圆表面。参考图3，图3是本发明实施例提供的晶圆曝光区域示意图，在本实施例中，晶圆表面形成有5×5的曝光区域，其中每个曝光区域对应一个本发明提供的所述掩膜版，在光刻工艺和刻蚀工艺之后，所述掩膜版上的所有图形(所述冗余图形122、所述套刻对准标记121及所述主图形)全部转印至所述曝光区域。在刻蚀晶圆以得到与所述套刻对准标记相对应的密集线时，也刻蚀晶圆以在晶圆表面形成与所述冗余图形对应的图案，可以分散刻蚀晶圆以得到与所述套刻对准标记相对应的密集线时晶圆表面受到的刻蚀应力，从而避免了刻蚀过程中密集线的断线，减少了套刻对准标记的损坏，提高了刻蚀的稳定性，从而降低了套刻对准的量测噪声，提高了产品良率。
优选的，所述冗余图形122包括四组矩形图形组，其中，所述四组矩形图形组构成一环绕所述主图形区及所述套刻对准标记的矩形框图形。每组矩形图形组包括至少为两个矩形图形，并且每组所述矩形图形组中的矩形图形均按阵列形式排布。其中，同一组所述矩形图形组中的矩形图形相同，所述矩形图形可以为常见的正方形图形或者长方形图形，如图2所示，所述矩形图形为正方形图形，本申请的所述冗余图形122包括但不限于矩形图形组，也可以是本领域惯用的其他图形组。
进一步的，所述冗余图形122的参数主要包括：所述冗余图形122与所述套刻对准标记121之间的间距、所述冗余图形122中的每一个矩形图形在长度及宽度上的关键尺寸及所述冗余图形122中的相邻的两个所述矩形图形之间的间距，在本实施例中，所述冗余图形122与所述套刻对准标记121之间的间距用字母a表示，所述矩形图形在长度上的关键尺寸用字母b表示，所述矩形图形在宽度上的关键尺寸用字母c表示，相邻列的两个所述矩形图形之间的间距用字母d表示，相邻行的两个所述矩形图形之间的间距用字母e表示。优选的，设置所述冗余图形122与所述套刻对准标记121之间的间距(a)为1μm～5μm，所述矩形图形在长度上的关键尺寸(b)及宽度上的关键尺寸(c)为0.5μm～1.5μm，相邻的两个所述矩形图形之间的间距(d/e)为0.5μm～2.0μm。在本实施例中，以所述冗余图形包括若干正方形图形为例，设置所述冗余图形122与所述套刻对准标记121之间的间距(a)为3.5μm，设置所述冗余图形122中的所述正方形图形在长度上及宽度上的关键尺寸的关键尺寸(b/c)均为1μm，设置相邻列的两个所述正方形图形之间的间距(d)为1.5μm，设置相邻行的两个所述正方形图形之间的间距(e)为1.5μm。设置所述冗余图形122与所述套刻对准标记121之间的间距为1μm～5μm，这样既可以给与所述套刻对准标记121对应的denseline留有足够的刻蚀空间，又可以在形成denseline的同时，在晶圆表面形成与所述冗余图形122对应的图案，从而分散了晶圆表面受到的刻蚀应力，避免了dense line的断线，提高了形成的dense line的稳定性。
基于同一发明构思，本发明还提供一种掩膜版，如图2所示，所述掩膜版包括：基版10、主图形区11及切割道形成区12，所述主图形区11及所述切割道形成区12设于所述基版上10，所述切割道形成区12设于所述主图形区11的四周，所述切割道形成区12中形成有套刻对准标记121及冗余图形122，所述套刻对准标记121设于所述主图形区11的四周，所述冗余图形122包围所述主图形区11及所述套刻对准标记122。
综上，本发明提供一种掩膜版的制造方法，包括：提供一基版，所述基版上形成有主图形及设于所述主图形区的四周的切割道形成区；在所述切割道图形区中形成套刻对准标记及冗余图形，所述冗余图形包围所述套刻对准标记。进一步的，本发明还提供一种掩膜版，包括：基版、主图形区及切割道形成区，所述切割道形成区中形成有套刻对准标记及冗余图形，所述冗余图形包围所述主图形区及所述套刻对准标记。在已设有套刻对准标记的情况下，在所述掩膜版的切割道形成区中增设所述冗余图形，能够在后续将所述套刻对准标记和所述冗余图形一并转印至晶圆表面，分散了刻蚀晶圆以得到与所述套刻对准标记相对应的密集线时晶圆表面受到的刻蚀应力，从而避免了刻蚀过程中密集线的断线，减少了套刻对准标记的损坏，提高了刻蚀的稳定性，从而降低了套刻对准的量测噪声，提高了产品良率。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (11)

1.一种掩膜版的制造方法，其特征在于，包括：
提供一基版，所述基版上形成有主图形区及设于所述主图形区的四周的切割道形成区；
在所述切割道图形区中形成套刻对准标记，所述套刻对准标记分布在所述主图形区的四周；以及
在所述切割道图形区中形成冗余图形，所述冗余图形包围所述主图形区及所述套刻对准标记。
2.如权利要求1所述的掩膜版的制造方法，其特征在于，所述冗余图形的遮光度为5％～50％。
3.如权利要求1所述的掩膜版的制造方法，其特征在于，所述冗余图形与所述套刻对准标记之间的间距为1μm～5μm。
4.如权利要求1所述的掩膜版的制造方法，其特征在于，所述冗余图形包括四组矩形图形组，其中，所述四组矩形图形组构成一环绕所述主图形区及所述套刻对准标记的矩形框图形。
5.如权利要求4所述的掩膜版的制造方法，其特征在于，每组所述矩形图形组包括至少两个矩形图形，并且每组所述矩形图形组中的矩形图形按阵列形式排布。
6.如权利要求4所述的掩膜版的制造方法，其特征在于，每组所述矩形图形组包括至少两个矩形图形，并且同一组所述矩形图形组中的矩形图形相同。
7.如权利要求4所述的掩膜版的制造方法，其特征在于，每组所述矩形图形组包括至少两个矩形图形，所述矩形图形为正方形图形，所述正方形图形边长的关键尺寸为0.5μm～1.5μm。
8.如权利要求7所述的掩膜版的制造方法，其特征在于，相邻的两个所述正方形图形之间的间距为0.5μm～2.0μm。
9.如权利要求1所述的掩膜版的制造方法，其特征在于，所述主图形区包括至少一个主图形，其中，当所述主图形的数量为多个时，多个所述主图形按阵列形式分布。
10.如权利要求1所述的掩膜版的制造方法，其特征在于，所述套刻对准标记的数量大于或者等于四个。
11.一种掩膜版，其特征在于，包括：基版、主图形区及切割道形成区，所述主图形区及所述切割道形成区设于所述基版上，所述切割道形成区设于所述主图形区的四周，所述切割道形成区中形成有套刻对准标记及冗余图形，所述套刻对准标记设于所述主图形区的四周，所述冗余图形包围所述主图形区及所述套刻对准标记。
CN201910891434.8A 2019-09-20 2019-09-20 掩膜版的制造方法及掩膜版 Pending CN110488578A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910891434.8A CN110488578A (zh) 2019-09-20 2019-09-20 掩膜版的制造方法及掩膜版

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910891434.8A CN110488578A (zh) 2019-09-20 2019-09-20 掩膜版的制造方法及掩膜版

Publications (1)

Publication Number Publication Date
CN110488578A true CN110488578A (zh) 2019-11-22

Family

ID=68558904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910891434.8A Pending CN110488578A (zh) 2019-09-20 2019-09-20 掩膜版的制造方法及掩膜版

Country Status (1)

Country Link
CN (1) CN110488578A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071823A (zh) * 2020-09-17 2020-12-11 长江存储科技有限责任公司 一种对位标记及其制备方法
CN112130414A (zh) * 2020-11-26 2020-12-25 中芯集成电路制造(绍兴)有限公司 光刻版及曝光机上料位置的校准方法
CN112394611A (zh) * 2020-11-16 2021-02-23 长江存储科技有限责任公司 掩膜板以及三维存储器的制作方法
CN113611622A (zh) * 2021-07-07 2021-11-05 华虹半导体(无锡)有限公司 光刻条件的在线监测方法及掩膜版
CN113703278A (zh) * 2021-07-14 2021-11-26 长鑫存储技术有限公司 具有套刻标记的掩膜版
CN114077170A (zh) * 2020-08-14 2022-02-22 长鑫存储技术有限公司 对准图形
CN114113091A (zh) * 2021-11-24 2022-03-01 上海华力集成电路制造有限公司 增加框架均匀性量测的掩膜版设计方法
CN115079510A (zh) * 2022-08-23 2022-09-20 深圳芯能半导体技术有限公司 一种光掩膜版及光掩膜设计方法
CN115097691A (zh) * 2022-08-29 2022-09-23 合肥晶合集成电路股份有限公司 一种掩模板及形成方法
US11635680B2 (en) 2020-08-14 2023-04-25 Changxin Memory Technologies, Inc. Overlay pattern

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000043987A (ko) * 1998-12-29 2000-07-15 김영환 레이어 정렬 마크
KR100800783B1 (ko) * 2006-12-26 2008-02-01 동부일렉트로닉스 주식회사 반도체 소자 제조를 위한 오버레이 마크
CN101304025A (zh) * 2007-05-10 2008-11-12 东部高科股份有限公司 掩模布局方法、半导体器件及其制造方法
CN203825358U (zh) * 2014-05-04 2014-09-10 中芯国际集成电路制造(北京)有限公司 一种光掩膜版
CN109817516A (zh) * 2017-11-21 2019-05-28 三星电子株式会社 具有重叠图案的半导体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000043987A (ko) * 1998-12-29 2000-07-15 김영환 레이어 정렬 마크
KR100800783B1 (ko) * 2006-12-26 2008-02-01 동부일렉트로닉스 주식회사 반도체 소자 제조를 위한 오버레이 마크
CN101304025A (zh) * 2007-05-10 2008-11-12 东部高科股份有限公司 掩模布局方法、半导体器件及其制造方法
CN203825358U (zh) * 2014-05-04 2014-09-10 中芯国际集成电路制造(北京)有限公司 一种光掩膜版
CN109817516A (zh) * 2017-11-21 2019-05-28 三星电子株式会社 具有重叠图案的半导体装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11635680B2 (en) 2020-08-14 2023-04-25 Changxin Memory Technologies, Inc. Overlay pattern
CN114077170A (zh) * 2020-08-14 2022-02-22 长鑫存储技术有限公司 对准图形
CN114077170B (zh) * 2020-08-14 2022-11-18 长鑫存储技术有限公司 对准图形
CN112071823A (zh) * 2020-09-17 2020-12-11 长江存储科技有限责任公司 一种对位标记及其制备方法
CN112071823B (zh) * 2020-09-17 2022-07-22 长江存储科技有限责任公司 一种对位标记及其制备方法
CN112394611A (zh) * 2020-11-16 2021-02-23 长江存储科技有限责任公司 掩膜板以及三维存储器的制作方法
CN112394611B (zh) * 2020-11-16 2024-02-23 长江存储科技有限责任公司 掩膜板以及三维存储器的制作方法
CN112130414A (zh) * 2020-11-26 2020-12-25 中芯集成电路制造(绍兴)有限公司 光刻版及曝光机上料位置的校准方法
CN113611622A (zh) * 2021-07-07 2021-11-05 华虹半导体(无锡)有限公司 光刻条件的在线监测方法及掩膜版
CN113703278A (zh) * 2021-07-14 2021-11-26 长鑫存储技术有限公司 具有套刻标记的掩膜版
CN113703278B (zh) * 2021-07-14 2024-05-14 长鑫存储技术有限公司 具有套刻标记的掩膜版
CN114113091A (zh) * 2021-11-24 2022-03-01 上海华力集成电路制造有限公司 增加框架均匀性量测的掩膜版设计方法
CN115079510A (zh) * 2022-08-23 2022-09-20 深圳芯能半导体技术有限公司 一种光掩膜版及光掩膜设计方法
CN115097691A (zh) * 2022-08-29 2022-09-23 合肥晶合集成电路股份有限公司 一种掩模板及形成方法

Similar Documents

Publication Publication Date Title
CN110488578A (zh) 掩膜版的制造方法及掩膜版
KR100309301B1 (ko) 노광 패턴 마스크 및 그 제조 방법
CN104298010A (zh) 显示基板及其制造方法和显示装置
KR100817089B1 (ko) 이중 패터닝 기술을 이용한 반도체 소자의 미세 패턴 형성방법
WO2021208692A1 (zh) 一种掩膜版的布局方法及装置、掩膜版
EP2232530A1 (en) Method for forming high density patterns
KR100199368B1 (ko) 반도체 소자 제조용 콘택 마스크
JP2016035967A (ja) パターン形成方法
KR100623419B1 (ko) 쉐도우 마스크 및 그의 제조 방법
JP2014038322A (ja) 光半導体素子の製造方法
CN109917616B (zh) 用于双重图案化的掩模版的制作方法及双重图案化方法
CN109103074A (zh) 自对准双重图形化工艺的修正方法及其半导体器件
US9588414B2 (en) Photomask pattern and method for forming the same
Kim et al. Issues and challenges of double patterning lithography in DRAM
CN104934302B (zh) 半导体器件的制作方法
TWI589987B (zh) 光罩圖案的分割方法
US20210391167A1 (en) Recognition method for photolithography process and semiconductor device
KR100490519B1 (ko) 포토마스크의 제조 방법
CN103681624B (zh) 叠对标记及其形成方法
KR20090103147A (ko) 반도체 소자의 형성 방법
TWI703619B (zh) 半導體元件及其製造方法
US11762303B2 (en) Method for improving overlay metrology accuracy of self-aligned multiple patterning
KR100422822B1 (ko) 건식식각을이용한마스크의제조방법
KR20060066504A (ko) 반도체 소자의 콘택 형성 방법
CN106229255A (zh) 优化自对准双重曝光显影工艺的方法以及半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191122