TWI703619B - 半導體元件及其製造方法 - Google Patents

半導體元件及其製造方法 Download PDF

Info

Publication number
TWI703619B
TWI703619B TW109102385A TW109102385A TWI703619B TW I703619 B TWI703619 B TW I703619B TW 109102385 A TW109102385 A TW 109102385A TW 109102385 A TW109102385 A TW 109102385A TW I703619 B TWI703619 B TW I703619B
Authority
TW
Taiwan
Prior art keywords
width
hard mask
layer
mask layer
trenches
Prior art date
Application number
TW109102385A
Other languages
English (en)
Other versions
TW202129702A (zh
Inventor
林宗瑋
吳昆哲
吳俊昇
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW109102385A priority Critical patent/TWI703619B/zh
Application granted granted Critical
Publication of TWI703619B publication Critical patent/TWI703619B/zh
Priority to US17/033,695 priority patent/US11545360B2/en
Publication of TW202129702A publication Critical patent/TW202129702A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一種半導體元件及其製造方法。所述製造方法包括在待蝕刻層的基底上形成至少一硬罩幕層與光阻，再利用一光罩進行曝光與顯影，以使經圖案化的光阻具有多個第一溝渠並露出硬罩幕層，其中每個第一溝渠的末端具有往端點逐漸縮小的寬度。以經圖案化的所述光阻為蝕刻罩幕，去除露出的硬罩幕層，以使第一溝渠的圖案轉移至硬罩幕層，經圖案化的硬罩幕層具有多個第二溝渠，且每個第二溝渠的末端也具有往端點逐漸縮小的寬度。然後在第二溝渠的內壁形成間隙壁，移除硬罩幕層，並露出待蝕刻層。以所述間隙壁為蝕刻罩幕，去除露出的待蝕刻層。

Description

半導體元件及其製造方法
本發明是有關於一種半導體技術，且特別是有關於一種能改善直線末端裕度(line end margin)的半導體元件及其製造方法。
在新一代半導體製程的微縮下，對於單元區的直線的形成需仰賴更先進的製程技術，目前已發展出可克服微影製程中光源解析度的限制之自對準雙重圖案(Self Alignment Double Patterning，SADP)製程，以實現元件微縮的設計，然而，利用SADP製程形成的直線末端卻容易發生斷線(broken patterns)而無法封口的情況。這樣的情況容易發生在定義主動區的位置，會導致元件操作失效。
本發明提供一種半導體元件的製造方法，能改善直線末端裕度，避免直線末端斷線而無法封口的情況發生。
本發明另提供一種半導體元件，具有較寬且厚的直線末端。
本發明的半導體元件的製造方法包括在基底上先形成待蝕刻層，再形成至少一硬罩幕層。然後在所述硬罩幕層上形成光阻，並利用一光罩進行曝光與顯影，使經圖案化的光阻具有多個第一溝渠並露出硬罩幕層，其中每個第一溝渠的末端具有往端點逐漸縮小的寬度。所述光罩包括彼此平行排列的多個主要圖案以及與每個主要圖案的末端相距一距離的多個輔助圖案，以縮減光罩在所述距離的寬度，其中所述距離為每個主要圖案的第一寬度的1.5倍~2.5倍。以經圖案化的光阻為蝕刻罩幕，去除露出的硬罩幕層，使第一溝渠的圖案轉移至硬罩幕層，因此經圖案化的硬罩幕層具有多個第二溝渠，且每個第二溝渠的末端也具有往端點逐漸縮小的寬度。然後，在第二溝渠的內壁形成間隙壁，再將硬罩幕層移除，並露出待蝕刻層。以所述間隙壁為蝕刻罩幕，去除露出的待蝕刻層。
在本發明的一實施例中，上述輔助圖案的第二寬度是每個主要圖案的所述第一寬度的0.4倍~0.6倍。
在本發明的一實施例中，上述光阻為正光阻。
本發明的另一種半導體元件的製造方法包括在基底上先形成待蝕刻層，再形成至少一硬罩幕層。然後在所述硬罩幕層上形成光阻，並利用一光罩進行曝光與顯影，以使經圖案化的光阻具有多個第一溝渠並露出硬罩幕層，其中每個第一溝渠的末端具 有往端點逐漸縮小的寬度。所述光罩包括彼此平行於第一方向排列的多個第一主要圖案、連接第一主要圖案的末端的一個第二主要圖案以及與每個第一主要圖案的末端相距一距離的多個輔助圖案，以增加第一主要圖案在所述距離的寬度，其中所述距離為每個所述第一主要圖案的第一寬度的1.5倍~2.5倍。以經圖案化的光阻為蝕刻罩幕，去除露出的硬罩幕層，使第一溝渠的圖案轉移至硬罩幕層，因此經圖案化的硬罩幕層具有多個第二溝渠，且每個第二溝渠的末端也具有往端點逐漸縮小的寬度。然後，在第二溝渠的內壁形成間隙壁，再將硬罩幕層移除，並露出待蝕刻層。以所述間隙壁為蝕刻罩幕，去除露出的待蝕刻層。
在本發明的另一實施例中，上述輔助圖案的第三寬度是每個第一主要圖案的所述第一寬度的1.4倍~1.6倍。
在本發明的另一實施例中，上述光阻為正光阻。
本發明的半導體元件是利用上述製造方法所形成的，其中所述半導體元件包括間隙壁，且間隙壁包括多條直線以及位於每兩條直線末端的尖端部，其中所述尖端部具有往端點逐漸縮小的寬度，且所述尖端部的高度實質上等於每條直線的高度。
在本發明的再一實施例中，上述尖端部的長度大於1.8倍的寬度。
在本發明的再一實施例中，上述尖端部的長度小於2.4倍的寬度。
在本發明的再一實施例中，上述多條直線具有實質上相 同的寬度。
基於上述，本發明採用具有特定輔助圖案的光罩進行曝光顯影，以使光阻(與硬罩幕層)內形成末端變尖的溝渠，因此能藉由這樣的形貌增加溝渠末端的內側所形成的間隙壁高度，以，解決直線末端斷線問題(line end broken issue)。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100:基底
102:間隙壁
104:直線
106:尖端部
108、126a、306:端點
110:待蝕刻層
112、112a:硬罩幕層
114:碳層
116:氮氧化矽層
118:抗反射層
120:中間層
122:光阻
124:光罩
w4:第三寬度
126:第二溝渠
128:材料層
300、308、310:主要圖案
300a、304a、308a:末端
302、312:輔助圖案
304:第一溝渠
d:距離
h:高度
L:長度
w1:寬度
w2:第一寬度
w3:第二寬度
圖1是依照本發明的一實施例的一種半導體元件的上視示意圖。
圖2A至圖2I是依照本發明的一實施例的一種半導體元件的製造流程剖面示意圖。
圖3A是圖2B的步驟中所用的一種光罩圖案之示意圖。
圖3B是圖2B的步驟中所用的另一種光罩圖案之示意圖。
圖3C是模擬使用圖3B光罩進行曝光顯影後的光阻的上視圖。
圖4是圖2E的步驟所形成的硬罩幕層之立體示意圖。
圖5是比較例和實驗例在製程各階段的掃描式電子顯微鏡(SEM)影像。
圖1是依照本發明的一實施例的一種半導體元件的上視示意圖。
請參照圖1，本實施例的半導體元件包括位於基底100上的間隙壁102，且間隙壁102包括多條直線104以及位於每兩條直線104末端的尖端部106，且尖端部106具有往端點108逐漸縮小的寬度，而直線104例如具有實質上相同的寬度w1。在一實施例中，尖端部106的長度L大於1.8倍的寬度w1且小於2.4倍的寬度w1。關於圖1中的間隙壁102的製造方法以及利用此間隙壁102進行定義(如主動區)的流程將在下文詳述。
圖2A至圖2I是圖1的半導體元件的製造流程剖面示意圖，其中每個圖的左半部是圖1的I-I’線段的剖面，而每個圖的右半部是圖1的II-II’線段的剖面。也就是說，每個圖的左半部是沿長度方向(第一方向)的剖面，右半部是沿寬度方向(第二方向)的剖面。
請先參照圖2A，在基底100上先形成待蝕刻層110，再形成至少一硬罩幕層112，且可根據不同材料的蝕刻速率(即蝕刻選擇比)，使用不同材料層堆疊形成硬罩幕層112。舉例來說，若是要在基底100內定義主動區(未繪示)，需要在基底100形成深的溝渠式隔離結構(未繪示)，所以為了精確形成預定深度的溝渠，需要較厚的硬罩幕層112，如碳層114、氮氧化矽層116與抗反射層118所構成的硬罩幕層112，且於硬罩幕層112形成之前還 可在待蝕刻層110上形成一中間層120，其可作為後續製程中的蝕刻中止層。然而，本發明並不限於此。在另一實施例中，若不是用於形成深溝渠，硬罩幕層112也可為單一材料層，且省略中間層120。
然後，請參照圖2B，在硬罩幕層112上形成光阻122，並利用一光罩124進行曝光與顯影。在本實施例中，光罩124的圖案及其搭配的光阻122種類如下。
圖3A是光罩124的一種光罩圖案之示意圖，且這種光罩可搭配使用正光阻。圖3A的光罩包括彼此平行排列的多個主要圖案300以及與每個主要圖案300的末端300a相距一距離d的多個輔助圖案302，以縮減光罩在距離d的寬度，其中所述距離d例如是每個主要圖案300的第一寬度w2的1.5倍~2.5倍。而輔助圖案302的第二寬度w3例如是每個主要圖案300的第一寬度w2的0.4倍~0.6倍。由於曝光製程中的光學效應，將使得顯影後的光阻122有多個第一溝渠304，如圖3C所示的上視圖，其中每個第一溝渠304的末端304a具有往端點306逐漸縮小的寬度。
圖3B是光罩124的另一種光罩圖案之示意圖，且這種光罩可搭配使用正光阻。圖3B的光罩包括彼此平行於第一方向排列的多個第一主要圖案308、連接多個第一主要圖案308的末端308a的一個第二主要圖案310以及與每個第一主要圖案308的末端308a相距一距離d的多個輔助圖案312，以增加第一主要圖案308在距離d的寬度，其中所述距離d為每個所述第一主要圖案308 的第一寬度w2的1.5倍~2.5倍。而輔助圖案312的第三寬度w4是每個第一主要圖案310的第一寬度w2的1.4倍~1.6倍。由於曝光製程中的光學效應，將使得顯影後的光阻如圖3C所示，不再贅述。
之後，請參照圖2C，以經圖案化的光阻122為蝕刻罩幕，去除露出的硬罩幕層112。
然後，請參照圖2D，第一溝渠(圖2C的304)的圖案會轉移至硬罩幕層112，因此經圖案化的硬罩幕層112也具有多個第二溝渠126，且每個第二溝渠126的末端也具有往端點126a逐漸縮小的寬度，其上視圖與圖3C相近。
接著，請參照圖2E，由於硬罩幕層112a本身較厚，所以在未完全去除露出的硬罩幕層112a之前光阻(圖2C的122)就可能消耗掉，所以後續蝕刻可藉由不同材料的蝕刻速率，完成硬罩幕層112a的圖案化，例如以氮氧化矽層116為蝕刻罩幕，去除露出的碳層114，直到露出中間層120。經由此步驟所形成的硬罩幕層112a的立體圖如圖4所示。
然後，請參照圖2F，為了在第二溝渠126的內壁形成間隙壁，可先在基底100上形成一材料層128，覆蓋經圖案化的硬罩幕層112a、第二溝渠126的內壁以及中間層120的表面。而且，因為第二溝渠126的末端具有往端點126a逐漸縮小的寬度，所以在端點126a部位會堆積較厚的材料層128。
接著，請參照圖2G，回蝕刻材料層，而在第二溝渠126 的內壁形成間隙壁102，並露出中間層120。
然後，請參照圖2H，將圖2G的硬罩幕層112a移除，使得留下的間隙壁102的高度h無論在長度方向或在寬度方向都相同，因此對照圖1的尖端部106與直線104，這兩個部位的間隙壁102的高度實質上相同，所以能確保後續蝕刻製程的直線末端(即尖端部106)裕度。
隨後，請參照圖2I，可先圖2H的間隙壁102為蝕刻罩幕，去除露出的中間層120。之後，以中間層120為蝕刻罩幕，去除露出的待蝕刻層110。然而，本發明並不限於此。在另一實施例中，如是無中間層120的存在，而是直接在待蝕刻層110上形成硬罩幕層，則可直接以間隙壁102為蝕刻罩幕，去除待蝕刻層110。
以下列舉數個實驗來驗證本發明的實施效果，但本發明並不侷限於以下的內容。在不逾越本發明範疇的情況下，可適當地改變光罩的圖案線寬及比例。因此，不應根據下文所述的實驗對本發明作出限制性的解釋。
〈實驗例1〉
根據圖2A至圖2H的製造流程進行間隙壁的製作，然後進行SEM影像拍攝並顯示於圖5，其中曝光與顯影的時候所使用的光罩如圖3B，且光罩中彼此平行排列的第一主要圖案的第一寬度w2是50nm、連接多個第一主要圖案的末端的第二主要圖案的第三寬度w4是76nm、輔助圖案與第一主要圖案的末端之間的距離d是100nm，所以d是w2的2倍，w4是w2的1.52倍。應注 意的是，本發明的實驗中所用的光罩尺寸為一倍的佈局尺寸(layout size)，但是真實做成光罩會放大四倍。
隨後，以所得到的間隙壁進行圖2I的步驟，並將得到的結構進行SEM影像拍攝再顯示於圖5。
〈實驗例2〉
採用與實驗例1相同的製造流程，差別只在所用的光罩中的第二主要圖案的第三寬度w4改為80nm，所以w4是w2的1.6倍。然後將不同階段的結構進行SEM影像拍攝並顯示於圖5。
〈比較例〉
採用與實驗例1相同的製造流程，差別只在所用的光罩是只有主要圖案(如圖3A的300)，其中彼此平行排列的主要圖案的第一寬度w2是50nm。然後將不同階段的結構進行SEM影像拍攝並顯示於圖5。
從圖5可得到，使用比較例的一般光罩進行SADP製程，雖然所形成的間隙壁在直線末端並沒有斷線的情況，但是以這樣的間隙壁進行後續蝕刻會發現，其下一層的結構(如圖2I的待蝕刻層110)在直線末端明顯有斷線。相較之下，本發明的實驗例1~2無論是間隙壁或者後續蝕刻的結構層都沒有直線末端斷線的問題。
綜上所述，本發明在對光阻曝光所用的光罩是具有特定輔助圖案的光罩，所以顯影後的光阻(與硬罩幕層)內會形成末端變尖的溝渠，即溝渠寬度往端點逐漸縮小，因此可通過上述硬 罩幕層的形貌來增加沉積於溝渠末端的材料層的厚度，並將此材料層回蝕形成間隙壁後，所得到的間隙壁高度也會接近直線部分甚至高於直線部分，能確保後續蝕刻製程的直線末端裕度。
100:基底
102:間隙壁
104:直線
106:尖端部
108:端點
L:長度
w1:寬度

Claims (10)

  1. 一種半導體元件的製造方法，包括： 在基底上形成待蝕刻層； 在待蝕刻層上形成至少一硬罩幕層； 在所述至少一硬罩幕層上形成光阻； 利用一光罩進行曝光與顯影，以使經圖案化的所述光阻具有多個第一溝渠並露出所述至少一硬罩幕層，且每個所述第一溝渠的末端具有往端點逐漸縮小的寬度，其中所述光罩包括彼此平行排列的多個主要圖案以及與每個所述主要圖案的末端相距一距離的多個輔助圖案，以縮減所述光罩在所述距離的寬度，所述距離為每個所述主要圖案的第一寬度的1.5倍~2.5倍； 以經圖案化的所述光阻為蝕刻罩幕，去除露出的所述至少一硬罩幕層，以使所述多個第一溝渠的圖案轉移至所述至少一硬罩幕層，以使經圖案化的所述至少一硬罩幕層具有多個第二溝渠，且每個所述第二溝渠的末端具有往端點逐漸縮小的寬度； 在所述多個第二溝渠的內壁形成間隙壁； 移除經圖案化的所述至少一硬罩幕層，並露出所述待蝕刻層；以及 以所述間隙壁為蝕刻罩幕，去除露出的所述待蝕刻層。
  2. 如請求項1所述的半導體元件的製造方法，其中所述輔助圖案的第二寬度是每個所述主要圖案的所述第一寬度的0.4倍~0.6倍。
  3. 如請求項1所述的半導體元件的製造方法，其中所述光阻為正光阻。
  4. 一種半導體元件的製造方法，包括： 在基底上形成待蝕刻層； 在待蝕刻層上形成至少一硬罩幕層； 在所述至少一硬罩幕層上形成光阻； 利用一光罩進行曝光與顯影，以使經圖案化的所述光阻具有多個第一溝渠並露出所述至少一硬罩幕層，且每個所述第一溝渠的末端具有往端點逐漸縮小的寬度，其中所述光罩包括彼此平行排列的多個第一主要圖案、連接所述多個第一主要圖案的末端的一個第二主要圖案以及與每個所述第一主要圖案的末端相距一距離的多個輔助圖案，以增加所述第一主要圖案在所述距離的寬度，所述距離為每個所述第一主要圖案的第一寬度的1.5倍~2.5倍； 以經圖案化的所述光阻為蝕刻罩幕，去除露出的所述至少一硬罩幕層，以使所述多個第一溝渠的圖案轉移至所述至少一硬罩幕層，以使經圖案化的所述至少一硬罩幕層具有多個第二溝渠，且每個所述第二溝渠的末端具有往端點逐漸縮小的寬度； 在所述多個第二溝渠的內壁形成間隙壁； 移除經圖案化的所述至少一硬罩幕層，並露出所述待蝕刻層；以及 以所述間隙壁為蝕刻罩幕，去除露出的所述待蝕刻層。
  5. 如請求項4所述的半導體元件的製造方法，其中所述輔助圖案的第三寬度是每個所述第一主要圖案的所述第一寬度的1.4倍~1.6倍。
  6. 如請求項5所述的半導體元件的製造方法，其中所述光阻為正光阻。
  7. 一種半導體元件，是以如請求項1~6中任一所述的製造方法所形成的，且所述半導體元件包括間隙壁，且所述間隙壁包括多條直線以及位於每兩條所述直線末端的尖端部，其中所述尖端部具有往端點逐漸縮小的寬度，且所述尖端部的高度實質上等於每條所述直線的高度。
  8. 如請求項7所述的半導體元件，其中所述尖端部的長度大於1.8倍的每條所述直線的寬度。
  9. 如請求項7所述的半導體元件，其中所述尖端部的長度小於2.4倍的每條所述直線的寬度。
  10. 如請求項7所述的半導體元件，其中所述多條直線具有實質上相同的寬度。
TW109102385A 2020-01-22 2020-01-22 半導體元件及其製造方法 TWI703619B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109102385A TWI703619B (zh) 2020-01-22 2020-01-22 半導體元件及其製造方法
US17/033,695 US11545360B2 (en) 2020-01-22 2020-09-26 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109102385A TWI703619B (zh) 2020-01-22 2020-01-22 半導體元件及其製造方法

Publications (2)

Publication Number Publication Date
TWI703619B true TWI703619B (zh) 2020-09-01
TW202129702A TW202129702A (zh) 2021-08-01

Family

ID=73644054

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109102385A TWI703619B (zh) 2020-01-22 2020-01-22 半導體元件及其製造方法

Country Status (2)

Country Link
US (1) US11545360B2 (zh)
TW (1) TWI703619B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114361012B (zh) * 2021-12-31 2024-05-31 广东省大湾区集成电路与系统应用研究院 一种半导体器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150200095A1 (en) * 2014-01-14 2015-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Cut first self-aligned litho-etch patterning
TWI576672B (zh) * 2015-04-13 2017-04-01 華邦電子股份有限公司 光罩組及使用該光罩組的微影製程
TWI639882B (zh) * 2017-06-22 2018-11-01 華邦電子股份有限公司 光罩組及其微影方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0262043A (ja) 1988-08-26 1990-03-01 Nec Corp 寸法測定用パターン
US20070210449A1 (en) * 2006-03-07 2007-09-13 Dirk Caspary Memory device and an array of conductive lines and methods of making the same
US20070218627A1 (en) * 2006-03-15 2007-09-20 Ludovic Lattard Device and a method and mask for forming a device
US20090029559A1 (en) * 2007-07-23 2009-01-29 Jae-Hyun Kang Photo mask of semiconductor device and method of forming pattern using the same
US8030218B2 (en) * 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
KR20090110172A (ko) * 2008-04-17 2009-10-21 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US20090311634A1 (en) * 2008-06-11 2009-12-17 Tokyo Electron Limited Method of double patterning using sacrificial structure
KR101435520B1 (ko) * 2008-08-11 2014-09-01 삼성전자주식회사 반도체 소자 및 반도체 소자의 패턴 형성 방법
KR101566405B1 (ko) * 2009-01-07 2015-11-05 삼성전자주식회사 반도체 소자의 패턴 형성 방법
US8922020B2 (en) * 2010-12-29 2014-12-30 Macronix International Co., Ltd. Integrated circuit pattern and method
KR20130022227A (ko) * 2011-08-25 2013-03-06 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20130026683A (ko) * 2011-09-06 2013-03-14 에스케이하이닉스 주식회사 반도체 소자 및 그 제조 방법
KR101936393B1 (ko) * 2011-12-21 2019-01-08 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR20130117410A (ko) * 2012-04-17 2013-10-28 에스케이하이닉스 주식회사 반도체 장치 및 이의 제조 방법
KR20150109088A (ko) * 2014-03-19 2015-10-01 에스케이하이닉스 주식회사 반도체 장치의 미세패턴 형성방법
CN108318976B (zh) 2018-01-24 2019-10-25 深圳市中兴新地技术股份有限公司 一种光传输器件的耦合成型方法
US11294286B2 (en) * 2018-06-27 2022-04-05 Taiwan Semiconductor Manufacturing Co., Ltd. Pattern formation method using a photo mask for manufacturing a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150200095A1 (en) * 2014-01-14 2015-07-16 Taiwan Semiconductor Manufacturing Co., Ltd. Cut first self-aligned litho-etch patterning
TWI576672B (zh) * 2015-04-13 2017-04-01 華邦電子股份有限公司 光罩組及使用該光罩組的微影製程
TWI639882B (zh) * 2017-06-22 2018-11-01 華邦電子股份有限公司 光罩組及其微影方法

Also Published As

Publication number Publication date
US11545360B2 (en) 2023-01-03
TW202129702A (zh) 2021-08-01
US20210225639A1 (en) 2021-07-22

Similar Documents

Publication Publication Date Title
KR101045090B1 (ko) 반도체 소자의 미세 패턴 형성방법
TWI701712B (zh) 圖案化目標層的製備方法
US8048764B2 (en) Dual etch method of defining active area in semiconductor device
JP2008091868A (ja) 半導体素子のリセスゲートの製造方法
US20090170310A1 (en) Method of forming a metal line of a semiconductor device
TWI703619B (zh) 半導體元件及其製造方法
US11664234B2 (en) Semiconductor structure and fabrication method thereof
US7105099B2 (en) Method of reducing pattern pitch in integrated circuits
KR20090002807A (ko) 반도체 고전압 소자 제조 방법
TWI443758B (zh) 形成閘極導體結構的方法
US11682557B2 (en) Recognition method for photolithography process and semiconductor device
US11557480B2 (en) Semiconductor structure and fabrication method thereof
CN113257664B (zh) 半导体器件及其制造方法
KR100650859B1 (ko) 반도체 소자의 미세패턴 형성방법
KR100367744B1 (ko) 반도체소자의 미세패턴 형성방법
TWI814409B (zh) 半導體結構的形成方法
CN111640668B (zh) 半导体器件及其形成方法
KR100294638B1 (ko) 반도체장치의콘택홀형성방법
KR100607755B1 (ko) 반도체 소자의 플로팅 게이트 형성 방법
KR100356478B1 (ko) 반도체 소자의 게이트 전극 형성 방법
KR20010005130A (ko) 시릴레이션에 의한 표면 묘사공정을 이용한 패터닝방법
KR100481557B1 (ko) 더블 질화막 식각을 이용한 내로우 에스티아이 형성방법
KR100382548B1 (ko) 반도체 소자의 제조방법
KR20100080169A (ko) 반도체소자의 미세패턴 형성방법
TW201419493A (zh) 半導體佈局圖案之製作方法、半導體元件之製作方法以及半導體元件