CN113140561A - 集成电路 - Google Patents

集成电路 Download PDF

Info

Publication number
CN113140561A
CN113140561A CN202110053638.1A CN202110053638A CN113140561A CN 113140561 A CN113140561 A CN 113140561A CN 202110053638 A CN202110053638 A CN 202110053638A CN 113140561 A CN113140561 A CN 113140561A
Authority
CN
China
Prior art keywords
layer
layout
integrated circuit
backside metal
design
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110053638.1A
Other languages
English (en)
Inventor
刘逸群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN113140561A publication Critical patent/CN113140561A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00—Details relating to the type or aim of the circuit design
    • G06F2117/12—Sizing, e.g. of transistors or gates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/31—Design entry, e.g. editors specifically adapted for circuit design
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11881—Power supply lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate

Abstract

本文中所揭示的实施例是关于一种集成电路，此集成电路包括具有经连接而形成连续区域的主动区域的电源开关。在一个态样中，此集成电路包括第一层，此第一层包括在第一方向上延伸的第一金属导轨。此集成电路包括沿垂直于第一方向的第二方向在第一层上方的第二层。第二层可包括电源开关的主动区域。电源开关的主动区域经连接而形成在第一方向上延伸的连续区域。第一金属导轨可经由通孔接触件电耦接至主动区域。集成电路包括沿第二方向在第二层上方的第三层。第三层可包括经由额外的通孔接触件电耦接至电源开关中的一些的第二金属导轨。

Description

集成电路
技术领域
本案是关于一种集成电路，特别是关于一种具有电源开关的集成电路，这些电源开关相连而形成一连续区域。
背景技术
将集成电路(IC)小型化的最新趋势已导致更小的元件，其消耗更少电力，但以更高的速度提供更多功能。小型化制程亦已导致更严格的设计及制造规范以及可靠性挑战。各种电子设计自动化(electronic design automation,EDA)工具产生、最佳化并验证用于集成电路的标准单元布局图案，而同时确保满足标准单元布局设计及制造规范。
发明内容
根据本案的一实施例揭露一种集成电路，此集成电路包括第一层、第二层、以及第三层。第一层包括在第一方向上延伸的第一金属导轨。第二层沿垂直于该第一方向的第二方向在第一层上方。第二层包括电源开关的主动区域。电源开关的主动区域经连接而形成在第一方向上延伸的连续区域。第一金属导轨经由通孔接触件电耦接至主动区域。第三层沿第二方向在第二层上方。第三层包括经由额外的通孔接触件电耦接至电源开关的第二金属导轨。
附图说明
当结合随附诸图阅读时，得以自以下详细描述最佳地理解本揭示案的态样。应注意，根据行业上的标准实务，各种特征未按比例绘制。事实上，为了论述清楚，可任意地增大或减小各种特征的尺寸。
图1为根据一个实施例的集成电路的布局设计的俯视图，此集成电路包括具有在一方向上连接的主动区域的电源开关；
图2为根据一个实施例的电源开关的布局设计的俯视图；
图3为根据一个实施例的集成电路的布局设计的俯视图，此集成电路包括具有在一方向上连接的主动区域的电源开关；
图4为根据一个实施例的根据图3中所示的布局设计形成的集成电路的横截面；
图5为根据一个实施例的集成电路的一部分的俯视图，此集成电路包括具有在一方向上连接的背侧金属导轨的多个单元；
图6为根据一个实施例的图5的集成电路的此部分的横截面；
图7为根据一些实施例的制造集成电路的方法的流程图；
图8为根据一些实施例的产生IC布局设计的系统的方块图；
图9为根据本揭示案的至少一个实施例的IC制造系统的方块图以及与其相关联的IC制造流程。
【符号说明】
100:布局设计
120AA:电源开关
120AB:电源开关
120AC:电源开关
120AD:电源开关
120AE:电源开关
120AF:电源开关
120AG:电源开关
120AH:电源开关
120BA:电源开关
120BB:电源开关
120BC:电源开关
120BD:电源开关
120BE:电源开关
120BF:电源开关
120BG:电源开关
120BH:电源开关
120CA:电源开关
120CB:电源开关
120CC:电源开关
120CD:电源开关
120CE:电源开关
120CF:电源开关
120CG:电源开关
120CH:电源开关
120DA:电源开关
120DB:电源开关
120DC:电源开关
120DD:电源开关
120DE:电源开关
120DF:电源开关
120DG:电源开关
120DH:电源开关
200:单元
210A:布局图案
210B:布局图案
220A:布局图案
220B:布局图案
250A:右端
250B:左端
300:布局设计
310:布局图案
315:布局图案
318:线
320:布局图案
330A:布局图案
330B:布局图案
330C:布局图案
330D:布局图案
400:集成电路
410:焊料凸块
420:金属接触件
430:背侧金属导轨
440:背侧金属导轨
445:背侧金属导轨
470:主动区域
475:主动区域
482:前侧金属导轨
500:布局设计
510A:单元
510B:单元
520A:布局图案
520B:布局图案
525A:布局图案
525B:布局图案
528A:布局图案
528B:布局图案
530A:布局图案
530B:布局图案
535A:布局图案
535B:布局图案
540A:布局图案
540B:布局图案
550A:布局图案
550B:布局图案
555A:布局图案
555B:布局图案
575A:布局图案
575B:布局图案
578A:布局图案
578B:布局图案
590:线
600:集成电路
610:源极区域S
612:漏极区域D
620:背侧金属导轨
625:通孔接触件VB
628:通孔接触件VB
630:背侧金属导轨
635:通孔接触件BV0
640:背侧金属导轨
650:背侧金属导轨
655:通孔接触件BV0
680:主动区域
700:方法
710:操作
720:操作
722:操作
726:操作
728:操作
800:系统
802:硬件处理器
804:计算机可读储存媒体
806:计算机程序码
808:总线
810:I/O接口
812:网络接口
814:网络
816:布局设计
818:使用者界面
820:制造单元
900:集成电路(IC)制造系统
920:设计室
922:IC设计布局
930:遮罩室
932:遮罩数据准备
934:遮罩制造
940:IC晶圆厂
942:半导体晶圆
960:IC元件
具体实施方式
以下揭示内容提供用于实施所提供标的的不同特征的许多不同实施例或实例。以下描述部件及布置的特定实例以简化本揭示案。当然，此些仅为实例，且并不意欲为限制性的。举例而言，在如下描述中第一特征在第二特征之上或在第二特征上方形成可包括其中第一特征与第二特征形成为直接接触的实施例，且亦可包括其中额外特征可在第一特征与第二特征之间形成而使得第一特征与第二特征可不直接接触的实施例。另外，本揭示案可在各种实例中重复元件符号及/或字母。此重复是出于简化及清楚目的，且其自身并不表示所论述的各种实施例及/或配置之间的关系。
另外，为了描述简单，可在本文中使用诸如“在……之下”、“在……下方”、“下部”、“在……上方”、“上部”及其类似术语的空间相对术语，以描述如诸图中所绘示的一个元件或特征与另一(另外)元件或特征的关系。除了诸图中所描绘的定向以外，此些空间相对术语意欲涵盖元件在使用中或操作中的不同定向。装置可以其他方式定向(旋转90度或以其他定向)，且可同样相应地解释本文中所使用的空间相对描述词。
根据一些实施例，本文中的揭示内容是关于一种集成电路，此集成电路包括具有经连接以形成连续区域的主动区域的电源开关。主动区域可具有n型或p型掺杂。在电源开关的主动区域内，晶体管的源极区域或漏极区域可形成为接收来自背侧金属导轨的电力(例如，供应电压或电流)，并将经调节电力(例如，经调节的电压或电流)提供至集成电路内的其他电路。背侧金属导轨可为形成或安置在电源开关的主动区域下方用于向电源开关提供电力的金属导轨，其中前侧金属导轨可为形成或安置在电源开关的主动区域上方用于提供经调节的电力或其他电信号的金属导轨。在一个态样中，电源开关的主动区域经连接而形成在第一方向(例如，X方向)上延伸的连续区域。
在一些实施例中，集成电路包括具有以沿第一方向(例如，X方向)的一距离分离开的第一背侧金属导轨及第二背侧金属导轨的层。第一背侧金属导轨可经由一或多个通孔接触件电耦接至此些主动区域中的一或多者，其中第二背侧金属导轨可经由一或多个通孔接触件电耦接至单独的主动区域。在一些实施例中，主动区域的连续区域沿第一方向(例如，X方向)的长度为此距离的至少四倍。在一些实施例中，电源开关的主动区域的连续区域的长度为至少1.1×M×N且小于或等于1.4×M×N，其中M为此组电源开关的电源开关的数目，且N为此距离的四倍大。
有利地，具有形成连续区域的主动区域的电源开关可提高布线的灵活性且实现功率效率。在一个态样中，与未对准的电源开关相比较，在第一方向上对准的电源开关提高了布线的灵活性。在一个态样中，经连接而形成连续区域的主动区域允许在主动区域下方的背侧金属导轨具有更大的面积，且允许用于背侧金属导轨的更多数目个通孔接触件。因而，可减小经由背侧金属导轨提供供应电压的电阻，从而提高功率效率。
图1为根据一个实施例的集成电路的布局设计100的俯视图，此集成电路包括具有在一方向(例如，X方向)上连接的主动区域的电源开关120AA至120AH、120BA至120BH、120CA至120CH、120DA至120DH。布局设计100包括布局图案，此些布局图案指示或描述集成电路的各种部件的位置及/或配置。根据布局设计100，可形成集成电路。电源开关120可接收电力(例如，供应电压或电流)，并将经调节电力(例如，经调节的电压或电流)提供至根据布局设计100形成的集成电路内的其他电路(图1中未示出)。在一些实施例中，布局设计100包括比图1中所示的布局图案更多、更少或与其不同的布局图案。
在一个配置中，沿X方向安置一组电源开关120AA至120AH。在一个配置中，沿Y方向在此组电源开关120AA至120AH上方，沿X方向安置一组电源开关120BA至120BH。在一个配置中，沿Y方向在此组电源开关120BA至120BH上方，沿X方向安置一组电源开关120CA至120CH。在一个配置中，沿Y方向在此组电源开关120CA至120CH上方，沿X方向安置一组电源开关120DA至120DH。在一个态样中，每一电源开关120包括在X方向上延伸的主动区域，以使得电源开关120的主动区域可邻接或毗邻其相邻电源开关120的主动区域。举例而言，电源开关120AA至120AH的主动区域可形成沿X方向伸长的连续区域。
有利地，电源开关120的形成连续区域的主动区域可提高布线的灵活性且实现功率效率。在一个态样中，与未对准的电源开关相比较，在X方向上对准的电源开关120提高了布线的灵活性。在一个态样中，经连接而形成连续区域的主动区域允许供应电力(例如，供应电压或电流)的背侧金属导轨有更大面积，且允许在主动区域与背侧金属导轨之间的更多数目个通孔接触件。因而，背侧金属导轨及通孔接触件的电阻可减小，从而提高功率效率。
在一个态样中，将每一电源开关120的布局图案放置为标准单元。单元为可被复制并放置在布局设计内的不同区中的布局图案的群组。举例而言，电源开关120AA的布局图案可被复制并放置以用于集成电路的布局设计100内的其他电源开关120AB至120AH、120BA至120BH、120CA至120CH、120DA至120DH。使用标准单元可帮助电路设计者迅速地将相同部件放置在同一配置中。在一个态样中，电源开关120的单元包括对应于主动区域的第一布局图案，及对应于主动区域下方的背侧金属导轨的第二布局图案。对应于主动区域的第一布局图案及对应于背侧金属导轨的第二布局图案可在X方向上延伸，其中第一布局图案及第二布局图案的端部与单元的两个侧或两端(例如，左端及右端)对准。因而，若电源开关120的两个单元被放置成沿X方向彼此相邻，则用于第一单元的主动区域的布局图案的端部及用于第二单元的主动区域的布局图案的端部可彼此邻接。类似地，若电源开关120的两个单元被放置成沿X方向彼此相邻，则用于第一单元的背侧金属导轨的布局图案的端部及用于第二单元的背侧金属导轨的布局图案的端部可彼此邻接。因而，沿X方向以每一单元的右端与其后一单元的左端毗邻来放置电源开关120的单元允许主动区域及背侧金属导轨的布局图案形成在X方向上延伸的连续区域。
参考图2，根据一个实施例绘示电源开关120的单元200的俯视图。在一些实施例中，电源开关120的单元200包括对应于主动区域的布局图案210A、210B及对应于栅极区域的布局图案220A、220B。主动区域可掺杂有n型掺杂材料或p型掺杂材料。栅极区域可具有导电材料(例如，多晶硅或任何金属)。在一些实施例中，电源开关120的单元200包括比图2中所示布局图案更多、更少或与其不同的布局图案。
在一个配置中，主动区域的布局图案210A、210B在X方向上延伸，其中栅极区域的布局图案220A、220B在Y方向上延伸。在一个态样中，一或多个晶体管可形成在布局图案210A、210B与布局图案220A、220B的交叉处。在一些实施例中，布局图案210A、210B的右端与单元200的右端250A对准，且布局图案210A、210B的左端与单元200的左端250B对准。因而，沿X方向以第一单元200的右端250A与第二单元的左端250B毗邻来放置电源开关120的两个单元200允许主动区域的布局图案210A、210B形成在X方向上延伸的连续区域。
图3为根据一个实施例的集成电路的布局设计300的俯视图，此集成电路包括具有在一方向上连接的主动区域的电源开关。根据布局设计300形成的集成电路可为图1的集成电路的一部分。在一些实施例中，布局设计300包括对应于主动区域的布局图案310、315，对应于栅极区域的布局图案320，及对应于各种电路的布局图案330A至330D。如以上关于图1及图2所描述，对应于主动区域的布局图案310、315可在X方向上延伸，且对应于栅极区域的布局图案320可在Y方向上延伸。在一个态样中，根据布局图案310、320形成的电源开关可经由在主动区域下面的背侧金属导轨接收电力(例如，供应电压或电流)，并将经调节电力(例如，经调节的电压或电流)提供至电路330A、330B、330C、330D。在一些实施例中，布局设计300包括比图3中所示的布局图案更多、更少或与其不同的布局图案。
在一个态样中，对应于电源开关的主动区域的布局图案310沿X方向具有长度Lcpp，其中在根据布局图案310、315形成的主动区域下面的背侧金属导轨的布局图案沿X方向以距离P cpp分离开。一个cpp可为对应于两个栅极区域之间的最小间距的通道多晶硅间距(channel poly pitch，CPP)。在一些实施例中，此组电源开关的主动区域的连续区域的长度为至少1.1×M×N且小于或等于1.4×M×N，其中M为电源开关(或电源开关单元)的数目，且N＞4×P。在一个态样中，若L小于1.1×M×N，则可能无法实现诸如背侧金属导轨及通孔接触件的减小的电阻的优势。若L大于1.4×M×N，则电源开关的效能可能降级。举例而言，若L大于1.4×M×N，则电源开关可能导致大的峰值电流。
图4为根据一个实施例的根据布局设计300形成的集成电路400沿图3中的线318的横截面。在一些实施例中，根据布局设计300形成的集成电路400包括凸块层BL、重新分布层RDL、背侧金属层BM1、背侧金属层BM0、主动层AL及前侧金属层M0。在一些实施例中，集成电路400包括沿正交于X方向及Y方向的Z方向的额外层(例如，额外的前侧金属层M1至M7)。
在一些实施例中，凸块层BL包括焊料凸块410。焊料凸块410可连接至外部设备以经由例如接合导线接收电力(例如，供应电压或电流)及/或电信号。在一些实施例中，集成电路400包括沿Z方向在凸块层BL上方的重新分布层RDL。重新分布层RDL可包括电连接至焊料凸块的金属接触件420。
在一些实施例中，集成电路400包括沿Z方向在重新分布层RDL上方的背侧金属层BM1。背侧金属层BM1可包括在Y方向上延伸的背侧金属导轨430。背侧金属导轨430可经由一或多个通孔接触件电耦接至重新分布层RDL中的金属接触件420。集成电路400可包括在背侧金属层BM1与重新分布层RDL之间的额外层，此些额外层具有对应的金属导轨及通孔接触件以提供电力(例如，供应电压或电流)。
在一些实施例中，集成电路400包括沿Z方向在背侧金属层BM1上方的背侧金属层BM0。背侧金属层BM0可包括在X方向上延伸的背侧金属导轨440、445。背侧金属导轨440可经由一或多个通孔接触件BV0电耦接至背侧金属导轨430。在一些实施例中，背侧金属导轨440、445沿X方向以距离P cpp分离开。
在一些实施例中，集成电路400包括沿Z方向在背侧金属层BM0上方的主动层AL。主动层AL可包括主动区域470、475。在一些实施例中，主动区域470、475的端部与背侧金属导轨440、445的端部对准，使得主动区域470、475沿X方向以距离P cpp分离开。在主动区域470、475内，可形成漏极区域D、源极区域S及栅极区域G。漏极区域D、源极区域S及栅极区域G可形成一或多个晶体管。在一个态样中，漏极区域D及源极区域S可具有与主动区域470、475的掺杂材料不同类型的掺杂材料。电源开关的源极区域S可经由通孔接触件VB、BV0电耦接至背侧金属导轨430、440，以接收供应电压或电信号。电源开关的漏极区域D可电耦接至背侧金属导轨445及/或前侧金属层M0中的前侧金属导轨482，以提供经调节的供应电压或电信号。
有利地，背侧金属导轨430、440、445允许以节省面积的方式形成集成电路400。举例而言，在无背侧金属导轨的情况下，可增大漏极区域D、源极区域S及/或栅极区域G的宽度及/或长度，以容纳通孔接触件的最小间距。通过实施背侧金属导轨430、440、445及前侧金属导轨(未示出)，漏极区域D、源极区域S及/或栅极区域G的宽度及/或长度可具有紧凑的形式，其中主动区域470、475与背侧金属导轨440、445之间的通孔接触件VB以及主动区域470、475与前侧金属导轨482之间的通孔接触件VDB可仍满足此最小间距。
有利地，背侧金属导轨430、440、445可提高功率效率。在一个实例中，背侧金属导轨430、440、445可具有比前侧金属导轨482更大的面积及更多规则结构，以使得背侧金属导轨430、440、445的电阻可比前侧金属导轨482低。此外，具有更大面积及更多规则结构的背侧金属导轨430、440、445可允许用于背侧金属导轨430、440、445的更大数目个通孔接触件VB。通过减小背侧电力导轨430、440、445及通孔接触件的电阻，背侧金属导轨430、440、445及通孔接触件的功率损失可减小。
图5为根据一个实施例的集成电路的布局设计500的俯视图，此集成电路包括具有在X方向上连接的背侧金属导轨的多个单元510A、510B。单元510A、510B中的每一者可对应于图1至图3中所示的电源开关的布局设计100、300、500。在一个态样中，单元510A包括针对背侧金属层BM0中的背侧金属导轨的布局图案520A、525A、528A，及针对背侧金属层BM1中的背侧金属导轨的布局图案530A、540A、550A。背侧金属层BM0中的背侧金属导轨可在X方向上延伸，其中背侧金属层BM1中的背侧金属导轨可在Y方向上延伸。类似地，单元510B包括针对背侧金属层BM0中的背侧金属导轨的布局图案520B、525B、528B，及针对背侧金属层BM1中的背侧金属导轨的布局图案530B、540B、550B。根据布局图案530A、530B、550A、550B形成的背侧金属导轨可经由根据布局图案535A、535B、555A、555B形成的通孔接触件电耦接至根据布局图案520A、520B形成的背侧金属导轨。根据布局图案540A、540B形成的背侧金属导轨可经由根据布局图案575A、575B、578A、578B形成的通孔接触件电耦接至根据布局图案525A、525B、528A、528B形成的背侧金属导轨。在此配置中，根据布局图案520A、520B、530A、530B形成的背侧金属导轨可提供供应电压TVDD，其中根据布局图案525A、525B、528A、528B、540A、540B形成的背侧金属导轨可提供经调节的供应电压VVDD。
在一些实施例中，根据单元510A、510B形成的背侧金属导轨可具有连续区域。在一个态样中，布局图案520A、525A、528A的左端与单元510A的左端对准，且布局图案520A、525A、528A的右端与单元510A的右端对准。因而，当单元510A、510B被放置成沿X方向彼此相邻时，针对背侧金属层BM0中的背侧金属导轨的布局图案可形成连续区域。举例而言，布局图案520A、520B可形成连续区域，布局图案525A、525B可形成连续区域，且布局图案528A、528B可形成连续区域。
有利地，背侧金属导轨的连续区域可提高功率效率。举例而言，因为根据布局图案520A、520B形成的背侧金属导轨可形成连续区域，所以可根据布局图案555A、535B形成背侧金属层BM0、BM1中的背侧金属导轨之间的通孔接触件。若根据布局图案520A、520B形成的背侧金属导轨不形成连续区域，则根据布局图案555A、535B形成的通孔接触件可能违反设计规则核对(design rule check，DRC)，且可能不会如图5中所示来放置。在无此些通孔接触件的情况下，背侧金属层BM0、BM1中的背侧金属导轨的电阻可增大。通过形成背侧金属导轨的连续区域，可添加额外的通孔接触件，以减小跨背侧金属层BM0、BM1中的背侧金属导轨之间的通孔接触件的电压降。举例而言，跨背侧金属层BM0及BM1之间的通孔接触件的电压降可自19.684mV减小至15.588mV。此电阻减小可归因于经过背侧金属层及通孔接触件的功率损耗减小了20％。
图6为根据一个实施例的根据布局设计500形成的集成电路600的一部分沿图5中的线590的横截面。在一些实施例中，根据布局设计500形成的集成电路600包括背侧金属层BM1、背侧金属层BM0及主动层AL。集成电路600亦可包括如以上关于图4所描述的额外层。
在一些实施例中，集成电路600包括背侧金属层BM1，此背侧金属层BM1包括在Y方向上延伸的背侧金属导轨650、630、640。背侧金属导轨650、630、640可分别对应于布局图案550A、530B、540B。在一个态样中，背侧金属导轨650、630可提供供应电压TVDD，其中背侧金属导轨640可提供经调节电压VVDD。
在一些实施例中，集成电路600包括沿Z方向在背侧金属层BM1上方的背侧金属层BM0。背侧金属层BM0可包括在X方向上延伸的背侧金属导轨620。背侧金属导轨620可对应于布局图案520A、520B。背侧金属导轨620可经由对应于布局图案555A的通孔接触件BV0 655电耦接至背侧金属导轨650。背侧金属导轨620可经由对应于布局图案535B的通孔接触件BV0 635电耦接至背侧金属导轨630。在此配置中，背侧金属导轨620可经由背侧金属导轨650、630接收供应电压TVDD。
在一些实施例中，集成电路600包括沿Z方向在背侧金属层BM0上方的主动层AL。主动层AL可包括主动区域680。在主动区域680内，可形成漏极区域D、源极区域S及栅极区域G。漏极区域D、源极区域S及栅极区域G可形成一或多个晶体管。在一个态样中，漏极区域D及源极区域S可具有与主动区域680的掺杂材料不同类型的掺杂材料。在一个配置中，源极区域S610及漏极区域D 612可分别经由通孔接触件VB 625、628电耦接至背侧金属导轨620，以接收供应电压或电信号。另外，一或多个源极区域S及/或漏极区域D可电耦接至在主动层AL上方的前侧金属层中的前侧金属导轨，以提供经调节的供应电压或电信号。
有利地，背侧金属导轨620的连续区域可提高功率效率。举例而言，因为根据布局图案520A、520B形成的背侧金属导轨620具有沿X方向延伸的连续区域，所以可根据布局图案555A、535B形成背侧金属层BM0、BM1中的背侧金属导轨620、650、630之间的通孔接触件655、635。若根据布局图案520A、520B形成的背侧金属导轨不形成连续区域，则根据布局图案555A、535B形成的通孔接触件655、635可能违反DRC，且可能不会如图6中所示来放置。省略通孔接触件655、635可增大背侧金属导轨620、650、630之间的电阻。通过形成背侧金属导轨620的连续区域，可实施通孔接触件625、628，以减小跨背侧金属导轨620、650、630之间的通孔接触件的电压降。
图7为根据一些实施例的形成或制造集成电路的方法700的流程图。应理解，可在图7中所描绘的方法700之前、在其期间及/或在其之后执行额外操作。在一些实施例中，方法700可用以根据如本文中所揭示的各种布局设计来形成集成电路。
在方法700的操作710中，产生集成电路的布局设计。通过处理设备来执行操作710，此处理设备用以执行用于产生布局设计的指令。在一种方法中，通过经由使用者界面来放置一或多个标准单元的布局设计来产生布局设计。在一种方法中，通过执行合成工具的处理器自动地产生布局设计，此合成工具将逻辑设计(例如，Verilog)转换成对应的布局设计。在一些实施例中，以图形数据库系统(GDSII)文件格式来呈现布局设计。
在方法700的操作720中，基于布局设计来制造集成电路。在一些实施例中，方法700的操作720包括基于布局设计制造至少一个遮罩，及基于此至少一个遮罩制造集成电路。在一种方法中，操作720包括操作722、726、728。在操作722中，形成包括第一背侧金属导轨及第二背侧金属导轨的第一层(例如，BM0层)。第一背侧金属导轨及第二背侧金属导轨可以沿X方向的距离分离开。在操作726中，沿此方向(例如，Z方向)在第一层上方形成包括第一组主动区域及第二组主动区域的第二层(例如，主动层AL)。第一组主动区域可形成沿X方向延伸的连续区域，且第二组主动区域可形成沿X方向延伸的连续区域。第一组主动区域及第二组主动区域可形成用于实施电源开关的晶体管的漏极区域及/或源极区域。由第一组主动区域形成的连续区域及由第二组主动区域形成的连续区域可以沿X方向的此距离分离开。在一种方法中，可在第一层及第二层之间形成包括一或多个通孔接触件的第一接触层(例如，VB层)。在一个态样中，第一组主动区域可经由通孔接触件电耦接至第一背侧金属导轨，且第二组主动区域可经由另一通孔接触件电耦接至第二背侧金属导轨。在操作728中，沿此方向(例如，Z方向)在第二层上方形成包括金属导轨(例如，M0导轨或任何前侧金属导轨)的第三层(例如，M0层或任何前侧金属层)。在一种方法中，可在第二层及第三层之间形成包括一或多个通孔接触件的第二接触层(例如，VD层)。第二接触层(例如，VD层)中的一或多个通孔接触件可使第一主动区域及/或第二主动区域与前侧金属导轨电耦接。
在一些实施例中，第一组主动区域的连续区域沿第一方向(例如，X方向)的长度为此距离的至少四倍。在一些实施例中，第一组主动区域的连续区域的长度为至少1.1×M×N且小于或等于1.4×M×N，其中M为第一组主动区域的单元(或电源开关)的数目，且N为此距离的四倍大。在一个态样中，若L小于1.1×M×N，则可能无法实现诸如背侧金属导轨及通孔接触件的减小的电阻的优势。若L大于1.4×M×N，则电源开关的效能可能降级。举例而言，若L大于1.4×M×N，则电源开关可能导致大的峰值电流。
有利地，具有形成连续区域的主动区域的电源开关可提高布线的灵活性并实现功率效率。在一个态样中，与未对准的电源开关相比较，在第一方向上对准的电源开关提高了布线的灵活性。在一个态样中，经连接而形成连续区域的主动区域允许在主动区域下方的背侧金属导轨具有更大的面积，且允许用于背侧金属导轨的更多数目个通孔接触件。因而，可减小经由背侧金属导轨提供供应电压的电阻，从而提高功率效率。
图8为根据一些实施例的用于设计并制造IC布局设计的系统800的示意图。在一些实施例中，系统800产生或放置本文所述的一或多个IC布局设计。在一些实施例中，系统800基于本文所述的一或多个IC布局设计制造一或多个IC。系统800包括硬件处理器802及非暂时性的计算机可读储存媒体804，此计算机可读储存媒体804编码有(例如，储存)计算机程序码806(例如，一组可执行指令)。计算机可读储存媒体804用于与用于产生集成电路的制造机器接口连接。处理器802经由总线808电耦接至计算机可读储存媒体804。处理器802亦经由总线808电耦接至I/O接口810。网络接口812亦通过总线808电连接至处理器802。网络接口812连接至网络814，使得处理器802及计算机可读储存媒体804能够经由网络814连接至外部元件。处理器802用以执行编码于计算机可读储存媒体804中的计算机程序码806，以便使系统800可用于执行如方法700中所述的操作的一部分或全部。
在一些实施例中，处理器802为中央处理单元(CPU)、多处理器、分散式处理系统、特定应用集成电路(ASIC)及/或适当的处理单元。
在一些实施例中，计算机可读储存媒体804为电子的、磁性的、光学的、电磁的、红外的及/或半导体的系统(或装置或设备)。举例而言，计算机可读储存媒体804包括半导体或固态的记忆体、磁带、可移除计算机磁盘、随机存取记忆体(RAM)、只读记忆体(ROM)、刚性磁盘及/或光盘。在使用光盘的一些实施例中，计算机可读储存媒体804包括压缩光盘只读记忆体(CD-ROM)、压缩光盘-读取/写入(CD-R/W)及/或数字视频光盘(DVD)。
在一些实施例中，储存媒体804储存计算机程序码806，此计算机程序码806用以使系统800执行方法700。在一些实施例中，储存媒体804亦储存用于执行方法700所需的信息以及在执行方法700期间所产生的信息(诸如，布局设计816及使用者界面818以及制造单元820)，及/或用以执行方法700的操作的一组可执行指令。
在一些实施例中，储存媒体804储存用于与制造机器接口连接的指令(例如，计算机程序码806)。此些指令(例如，计算机程序码806)使得处理器802能够产生可由制造机器读取的制造指令，以在制造制程期间有效地实施方法700。
系统800包括I/O接口810。I/O接口810耦接至外部电路系统。在一些实施例中，I/O接口810包括键盘、小键盘、鼠标、轨迹球、触控板及/或游标方向键，以用于将信息及命令传达至处理器802。
系统800亦包括耦接至处理器802的网络接口812。网络接口812允许系统800与连接了一或多个其他计算机系统的网络814通讯。网络接口812包括无线网络接口，诸如，蓝牙、WIFI、WIMAX、GPRS或WCDMA；或有线网络接口，诸如，以太网络、USB或IEEE-13154。在一些实施例中，在两个或多个系统800中实施方法700，且由网络814在不同系统800之间交换诸如布局设计、使用者界面及制造单元的信息。
系统800用以经由I/O接口810或网络接口812接收与布局设计有关的信息。通过总线808将信息传送至处理器802，以确定用于产生IC的布局设计。此布局设计接着作为布局设计816被储存在计算机可读媒体804中。系统800用以经由I/O接口810或网络接口812接收与使用者界面有关的信息。此信息作为使用者界面818被储存在计算机可读媒体804中。系统800用以经由I/O接口810或网络接口812接收与制造单元有关的信息。此信息作为制造单元820被储存在计算机可读媒体804中。在一些实施例中，制造单元820包括系统800所利用的制造信息。
在一些实施例中，将方法700实施为用于由处理器执行的独立软件应用程序。在一些实施例中，将方法700实施为作为额外软件应用程序的一部分的软件应用程序。在一些实施例中，将方法700实施为软件应用程序的插件。在一些实施例中，将方法700实施为作为EDA工具的一部分的软件应用程序。在一些实施例中，将方法700实施为由EDA工具使用的软件应用程序。在一些实施例中，使用EDA工具产生集成电路元件的布局设计。在一些实施例中，将布局设计储存在非暂时性的计算机可读媒体上。在一些实施例中，使用诸如可购自CADENCE设计系统有限公司的
Figure BDA0002900070360000171
的工具或另一适当布局产生工具来产生布局设计。在一些实施例中，基于网络连线表产生布局设计，此网络连线表是基于示意性设计创建的。在一些实施例中，通过制造设备来实施方法700，以使用基于由系统800产生的一或多个布局设计所制造的一组遮罩来制造集成电路。在一些实施例中，系统800为制造设备(例如，制造工具822)，其用以使用基于本揭示案的一或更个布局设计制造的一组遮罩来制造集成电路。在一些实施例中，图8的系统800产生比其他方法小的IC布局设计。在一些实施例中，图8的系统800产生占用比其他方法少的面积的IC布局设计。
图9为根据本揭示案的至少一个实施例的集成电路(IC)制造系统900的方块图以及与其相关联的IC制造流程。
在图9中，IC制造系统900包括在与制造IC元件960有关的设计、开发及制造周期及/或服务中彼此交互的实体，诸如，设计室920、遮罩室930及IC制造商/制造者(“晶圆厂”)940。通过通讯网络连接系统900中的实体。在一些实施例中，通信网络为单个网络。在一些实施例中，通讯网络为多种不同网络，诸如，内部网络及网际网络。通讯网络包括有线的及/或无线的通讯通道。每一实体与其他实体中的一或多者交互，并向其他实体中的一或多者提供服务及/或自其他实体中的一或多者接收服务。在一些实施例中，设计室920、遮罩室930及IC晶圆厂940中的两者或多者由单个公司拥有。在一些实施例中，设计室920、遮罩室930及IC晶圆厂940中的两者或多者在共用设施中共存且使用共用资源。
设计室(或设计团队)920产生IC设计布局922。IC设计布局922包括为IC元件960设计的各种几何图案。几何图案对应于构成待制造的IC元件960的各种部件的金属、氧化物或半导体层的图案。各种层相组合以形成各种IC特征。举例而言，IC设计布局922的一部分包括待形成在半导体基板(诸如，硅晶圆)中的各种IC特征，诸如，主动区域、栅极区域、源极区域与漏极区域、层间互连的金属接线或通孔接触件，以及用于接合衬垫的开口；以及安置在半导体基板上的各种材料层。设计室920实施适当的设计程序以形成IC设计布局922。此设计程序包括逻辑设计、物理设计或放置与布线中的一或多者。IC设计布局922呈现在具有几何图案的信息的一或多个数据文件中。举例而言，IC设计布局922可以GDSII文件格式或DFII文件格式表达。
遮罩室930包括遮罩数据准备932及遮罩制造934。遮罩室930使用IC设计布局922来制造一或多个遮罩，以用于根据IC设计布局922来制造IC元件960的各种层。遮罩室930执行遮罩数据准备932，其中IC设计布局922被转译为代表性数据文件(RDF)。遮罩数据准备932将RDF提供给遮罩制造934。遮罩制造934包括遮罩写入机。遮罩写入机将RDF转换为基板(诸如，遮罩(主光罩)或半导体晶圆)上的影像。遮罩数据准备932操纵设计布局以符合遮罩写入机的特定特性及/或IC晶圆厂940的要求。在图9中，将遮罩数据准备932及遮罩制造934绘示为单独元件。在一些实施例中，可将遮罩数据准备932及遮罩制造934统称为遮罩数据准备。
在一些实施例中，遮罩数据准备932包括光学邻近校正(OPC)，其使用微影增强技术来补偿影像误差，诸如，可能由衍射、干涉、其他制程效应及其类似者所引起的影像误差。OPC调整IC设计布局922。在一些实施例中，遮罩数据准备932包括其他解析度增强技术(RET)，诸如，离轴照射、次解析度辅助特征、相转移遮罩、其他适当技术，及其类似者或其组合。在一些实施例中，亦使用反向微影技术(ILT)，其将OPC视为反向成像问题。
在一些实施例中，遮罩数据准备932包括遮罩规则检查器(MRC)，其通过一组遮罩创建规则来检查已经历OPC中的处理的IC设计布局，此些遮罩创建规则含有某些几何形状及/或连接性限制，以确保足够的容限，解决半导体制造制程中的易变性，及其类似者。在一些实施例中，MRC修改IC设计布局，以补偿遮罩制造934期间的限制，此可撤销OPC所执行的修改的一部分以便符合遮罩创建规则。
在一些实施例中，遮罩数据准备932包括微影制程检查(LPC)，其模拟将由IC晶圆厂940实施以制造IC元件960的处理。LPC基于IC设计布局922来模拟此处理，以创建模拟制造的元件，诸如，IC元件960。LPC模拟中的处理参数可包括与IC制造周期的各种制程相关联的参数、与用于制造IC的工具相关联的参数及/或制造制程的其他态样。LPC考虑到了各种因素，诸如，空间影像对比度、焦深(DOF)、遮罩误差增强因素(MEEF)、其他适当因素，及其类似者或其组合。在一些实施例中，在LPC已创建了模拟制造的元件之后，若模拟元件的形状不够接近以满足设计规则，则可重复OPC及/或MRC以进一步改进IC设计布局922。
应理解，出于清楚目的，已简化了遮罩数据准备932的以上描述。在一些实施例中，遮罩数据准备932包括诸如逻辑运算(LOP)的额外特征，以根据制造规则来修改IC设计布局。另外，可以多种不同次序来执行在遮罩数据准备932期间应用于IC设计布局922的处理。
在遮罩数据准备932之后且在遮罩制造934期间，可基于已修改的IC设计布局来制造遮罩或遮罩的群组。在一些实施例中，使用电子束(e-beam)或多电子束的机制基于已修改的IC设计布局在遮罩(光罩或主光罩)上形成图案。可以各种技术形成遮罩。在一些实施例中，使用二元技术形成遮罩。在一些实施例中，遮罩图案包括不透明区域及透明区域。用以曝光已涂布在晶圆上的影像敏感材料层(例如，光阻剂)的辐射束(诸如，紫外线(UV)光束)被不透明区域阻挡并透射经过透明区域。在一个实例中，二元遮罩包括透明基板(例如，熔融石英)及涂布在此遮罩的不透明区域中的不透明材料(例如，铬)。在另一实例中，使用相转移技术形成遮罩。在相转移遮罩(PSM)中，形成在遮罩上的图案中的各种特征用以具有合适的相位差，以便增强解析度及成像品质。在各种实例中，相转移遮罩可为衰减PSM或交替PSM。通过遮罩制造934产生的(若干)遮罩用于多种制程中。举例而言，此(此些)遮罩用于离子布植制程中以在半导体晶圆中形成各种掺杂区域，用于蚀刻制程中以在半导体晶圆中形成各种蚀刻区域，及/或用在其他适当制程中。
IC晶圆厂940为IC制造实体，其包括用于制造多种不同IC产品的一或多个制造设施。在一些实施例中，IC晶圆厂940为半导体代工厂。举例而言，可能存在用于多个IC产品的前端制造(前端制程(front-end-of-line；FEOL)制造)的制造设施，而第二制造设施可提供用于IC产品的互连及封装的后端制造(后端制程(BEOL)制造)，且第三制造设施可为代工厂实体提供其他服务。
IC晶圆厂940使用由遮罩室930制造的(若干)遮罩来制造IC元件960。因此，IC晶圆厂940至少间接地使用IC设计布局922来制造IC元件960。在一些实施例中，由IC晶圆厂940使用(若干)遮罩来制造半导体晶圆942以形成IC元件960。半导体晶圆942包括硅基板或其上形成有材料层的其他合适基板。半导体晶圆进一步包括各种掺杂区域、介电特征、多层级互连及其类似者(在后续制造步骤中形成)中的一或多者。
系统900被示为具有作为单独部件或实体的设计室920、遮罩室930或IC晶圆厂940。然而，应理解，设计室920、遮罩室930或IC晶圆厂940中的一或多者为同一部件或实体的一部分。
关于集成电路(IC)制造系统(例如，图9的系统900)以及与其相关联的IC制造流程的细节能在例如2016年2月9日授权的美国专利公开案第9,256,709号、2015年10月1日公布的美国专利申请公开案第20150278429号、2014年2月6日公布的美国专利申请公开案第20100040838号以及2007年8月21日授权的美国专利公开案第7,260,442号中找到，此些案中的每一者的全部内容据此以引用方式并入。
本描述的一个态样是关于一种集成电路。在一些实施例中，此集成电路包括第一层，此第一层包括在第一方向上延伸的第一金属导轨。在一些实施例中，此集成电路包括沿垂直于第一方向的第二方向在第一层上方的第二层。在一些实施例中，第二层包括一组电源开关的主动区域。在一些实施例中，此组电源开关的主动区域经连接而形成在第一方向上延伸的连续区域。在一些实施例中，第一金属导轨经由一或多个通孔接触件电耦接至此些主动区域中的一或多者。在一些实施例中，此集成电路包括沿第二方向在第二层上方的第三层。在一些实施例中，第三层包括第二金属导轨，此第二金属导轨经由一或多个额外的通孔接触件电耦接至此组电源开关中的一或多者。
在一些实施例中，第一层进一步包括第三金属导轨，此第三金属导轨通过沿第一方向的距离与第一金属导轨分离开。在一些实施例中，第二层进一步包括与此组电源开关的主动区域的此连续区域分离开的另一主动区域。在一些实施例中，第三金属导轨经由通孔接触件电耦接至另一主动区域。在一些实施例中，此组电源开关的主动区域的连续区域沿第一方向的长度为此距离的至少四倍。在一些实施例中，此组电源开关的主动区域的连续区域的此长度为至少1.1×M×N，且小于或等于1.4×M×N，其中M为此组电源开关的电源开关的数目，且N为此距离的四倍大。
在一些实施例中，集成电路进一步包括第四层，第一层沿第二方向在第四层上方，其中第四层包括在正交于第一方向及第二方向的第三方向上延伸的多个第三金属导轨，其中第三金属导轨中的一者经由一或更多个通孔接触件电耦接至第一金属导轨。
在一些实施例中，第三金属导轨中的一者经由第一金属导轨将供应电压提供至此组电源开关中的一或更多者。
在一些实施例中，集成电路进一步包括第五层，沿第二方向在第三层上方，其中第五层包括经由一或更多个通孔接触件电耦接至第二金属导轨的第四金属导轨，其中经由第二金属导轨将供应电压的经调节电压自此组电源开关中的一或更多者提供至第四金属导轨。
在一些实施例中，此组电源开关中的每一者调节一或更多个供应电压以获得一或更多个经调节的供应电压，并将一或更多个经调节的供应电压提供至对应电路。
本描述的一个态样是关于一种集成电路。在一些实施例中，此集成电路包括第一层，此第一层包括以沿第一方向的距离分离开的第一金属导轨及第二金属导轨。在一些实施例中，此集成电路包括沿垂直于第一方向的第二方向在第一层上方的第二层。在一些实施例中，第二层包括一或多个第一晶体管的第一主动区域及一或多个第二晶体管的第二主动区域。在一些实施例中，第一金属导轨经由第一通孔接触件电耦接至第一主动区域。在一些实施例中，第二金属导轨经由第二通孔接触件电耦接至第二主动区域。在一些实施例中，第一主动区域具有是此距离的四倍大的沿第一方向的长度。在一些实施例中，此集成电路包括沿第二方向在第二层上方的第三层。在一些实施例中，第三层包括经由第三通孔接触件电耦接至第一主动区域的第三金属导轨。
在一些实施例中，第一金属导轨经由第一通孔接触件将供应电压提供至第一主动区域内的晶体管的源极区域，其中第一主动区域内的晶体管的漏极区域经由第三通孔接触件将供应电压的经调节电压提供至第三金属导轨。
在一些实施例中，集成电路进一步包括第四层，第一层沿第二方向在第四层上方，其中第四层包括在正交于第一方向及第二方向的第三方向上延伸的多个第四金属导轨，其中第四金属导轨中的一者经由第四通孔接触件电耦接至第一金属导轨。
在一些实施例中，第四金属导轨中的一者经由第四通孔接触件、第一金属导轨及第一通孔接触件将供应电压提供至第一主动区域内的晶体管的源极区域。
在一些实施例中，集成电路进一步包括第五层，沿第二方向在第三层上方，其中第五层包括经由第五通孔接触件电耦接至第三金属导轨的第五金属导轨，其中第一主动区域内的晶体管的漏极区域经由第三通孔接触件、第三金属导轨及第五通孔接触件将供应电压的经调节电压提供至第五金属导轨。
在一些实施例中，第一金属导轨在第一方向上延伸，其中第二金属导轨在第一方向上延伸。
在一些实施例中，集成电路的第一区包括单元的多个部件，且集成电路的第二区包括单元的此些部件，其中第一区包括第一主动区域的第一部分，其中第二区包括第一主动区域的第二部分，其中在第一区中的第一主动区域的第一部分的端部邻接在第二区中的第一主动区域的第二部分的端部。
在一些实施例中，第一区包括第一金属导轨的第一部分，且第二区包括第一金属导轨的第二部分，其中在第一区中的第一金属导轨的第一部分的端部邻接在第二区中的第一金属导轨的第二部分的端部。
本描述的一个态样是关于一种用于形成集成电路的方法。在一些实施例中，此方法包括形成第一层，此第一层包括以沿第一方向的距离分离开的第一金属导轨及第二金属导轨。在一些实施例中，此方法包括形成第二层，此第二层沿垂直于第一方向的第二方向在第一层上方。在一些实施例中，第二层包括一组电源开关的主动区域以及另一主动区域。在一些实施例中，此组电源开关的主动区域经连接而形成在第一方向上延伸的连续区域。在一些实施例中，第一金属导轨经由一或多个通孔接触件电耦接至此些主动区域中的一或多者。在一些实施例中，第二金属导轨经由一或多个通孔接触件电耦接至另一主动区域。在一些实施例中，此组电源开关的主动区域的连续区域沿第一方向的长度为此距离的至少四倍。在一些实施例中，此方法包括形成第三层，此第三层沿第二方向在第二层上方。在一些实施例中，第三层包括第三金属导轨，此第三金属导轨经由一或多个通孔接触件电耦接至此组电源开关的主动区域中的一或多者。在一些实施例中，此组电源开关的主动区域的连续区域的此长度为至少1.1×M×N，且小于或等于1.4×M×N，其中M为此组电源开关的电源开关的数目，且N为此距离的四倍大。
在一些实施例中，此方法进一步包括形成第四层，第一层沿第二方向在第四层上方，其中第四层包括在正交于第一方向及第二方向的第三方向上延伸的多个第四金属导轨，其中此些第四金属导轨中的一者经由一或更多个通孔接触件电耦接至第一金属导轨。
在一些实施例中，此些第四金属导轨中的一者经由第一金属导轨将供应电压提供至此组电源开关中的一或更多者。
在一些实施例中，此方法进一步包括形成第五层，第五层沿第二方向在第三层上方，其中第五层包括经由一或更多个通孔接触件电耦接至第三金属导轨的第五金属导轨，其中经由第三金属导轨将供应电压的经调节电压自此组电源开关中的一或更多者提供至第五金属导轨。
前文概述了若干实施例的特征，使得熟悉此项技术者可较佳地理解本揭示案的态样。熟悉此项技术者应了解，他们可容易地使用本揭示案作为设计或修改用于实现相同目的及/或达成本文中所介绍的实施例的相同优势的其它制程及结构的基础。熟悉此项技术者亦应认识到，此些等效构造不脱离本揭示案的精神及范畴，且他们可在不脱离本揭示案的精神及范畴的情况下在本文作出各种改变、代替及替换。

Claims (1)

1.一种集成电路，其特征在于，该集成电路包括：
一第一层，包括在一第一方向上延伸的一第一金属导轨；
一第二层，沿垂直于该第一方向的一第二方向在该第一层上方，其中该第二层包括一组电源开关的主动区域，其中该组电源开关的所述主动区域经连接而形成在该第一方向上延伸的一连续区域，其中该第一金属导轨经由一或多个通孔接触件电耦接至所述主动区域中的一或多者；以及
一第三层，沿该第二方向在该第二层上方，其中该第三层包括一第二金属导轨，该第二金属导轨经由一或多个额外的通孔接触件电耦接至该组电源开关中的一或多者。
CN202110053638.1A 2020-05-18 2021-01-15 集成电路 Pending CN113140561A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/877,256 US11749670B2 (en) 2020-05-18 2020-05-18 Power switch for backside power distribution
US16/877,256 2020-05-18

Publications (1)

Publication Number Publication Date
CN113140561A true CN113140561A (zh) 2021-07-20

Family

ID=76810428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110053638.1A Pending CN113140561A (zh) 2020-05-18 2021-01-15 集成电路

Country Status (3)

Country Link
US (3) US11749670B2 (zh)
CN (1) CN113140561A (zh)
TW (1) TW202145051A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11508714B2 (en) * 2020-01-22 2022-11-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor devices and methods related thereto
KR20220101226A (ko) * 2021-01-11 2022-07-19 삼성전자주식회사 반도체 장치, 반도체 장치의 레이아웃 디자인 방법 및 반도체 장치의 제조 방법
US20240107653A1 (en) * 2022-09-23 2024-03-28 Shine Technologies, Llc Cooling plate assembly for plasma windows positioned in a beam accelerator system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6972464B2 (en) * 2002-10-08 2005-12-06 Great Wall Semiconductor Corporation Power MOSFET
US7928567B2 (en) * 2006-06-30 2011-04-19 Nxp B.V. Power supply network
US8169081B1 (en) * 2007-12-27 2012-05-01 Volterra Semiconductor Corporation Conductive routings in integrated circuits using under bump metallization
US9006099B2 (en) * 2011-06-08 2015-04-14 Great Wall Semiconductor Corporation Semiconductor device and method of forming a power MOSFET with interconnect structure silicide layer and low profile bump
US10658475B2 (en) * 2016-09-30 2020-05-19 Intel Corporation Transistors with vertically opposed source and drain metal interconnect layers
TWI748233B (zh) * 2018-08-29 2021-12-01 美商高效電源轉換公司 具有降低導通電阻之橫向功率元件
US11482594B2 (en) * 2020-08-27 2022-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices with backside power rail and method thereof

Also Published As

Publication number Publication date
US20230378157A1 (en) 2023-11-23
US11887978B2 (en) 2024-01-30
TW202145051A (zh) 2021-12-01
US11749670B2 (en) 2023-09-05
US20220359492A1 (en) 2022-11-10
US20210358901A1 (en) 2021-11-18

Similar Documents

Publication Publication Date Title
CN113140561A (zh) 集成电路
US11675961B2 (en) Engineering change order cell structure having always-on transistor
US20220199608A1 (en) Integrated circuit with backside power rail and backside interconnect
US11030372B2 (en) Method for generating layout diagram including cell having pin patterns and semiconductor device based on same
US11854974B2 (en) Advanced node interconnect routing methodology
TW202013066A (zh) 積體電路設計方法
US20240096866A1 (en) Active zones with offset in semiconductor cell
US11868699B2 (en) Inverted integrated circuit and method of forming the same
US20230064108A1 (en) Signal conducting line arrangements in integrated circuits
US20210202384A1 (en) Dual power structure with efficient layout
CN114551472A (zh) 集成电路及其形成方法
US20240143888A1 (en) Integrated circuit and method of forming the same
TWI759202B (zh) 半導體元件及其製造方法和用於產生一佈局圖的系統
US20240070364A1 (en) Circuit cells having power grid stubs
US20230068882A1 (en) Integrated circuit and method of manufacturing same
US11281838B1 (en) Optimized layout cell
US20230045167A1 (en) Power rail and signal conducting line arrangement
CN117438448A (zh) 具有包括不同宽度源极和漏极端子的晶体管的集成电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210720