JPS60134240A - 縮小投影露光装置 - Google Patents
縮小投影露光装置Info
- Publication number
- JPS60134240A JPS60134240A JP58243313A JP24331383A JPS60134240A JP S60134240 A JPS60134240 A JP S60134240A JP 58243313 A JP58243313 A JP 58243313A JP 24331383 A JP24331383 A JP 24331383A JP S60134240 A JPS60134240 A JP S60134240A
- Authority
- JP
- Japan
- Prior art keywords
- reticle
- optical system
- reticles
- pattern
- contracting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70475—Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体製造において用いられる縮小投影露光装
置の改良に関するものである。
置の改良に関するものである。
ＬＳＩの集積化が進むにつれてマイクロリソグラフィー
の重要性が増々大きくなシつつあり、マイクロリソグラ
フィーの精度及びスループットは露光装置の性能に大き
く依存する。
の重要性が増々大きくなシつつあり、マイクロリソグラ
フィーの精度及びスループットは露光装置の性能に大き
く依存する。
最近の露光装置の性能向上にはめざましいものがあるが
、中でも微細な線巾のリソグラフィーには投影形、特に
縮小投影型のステップアンドリピート方式の露光装置が
開発され線巾１μｍ程度のリング２フイー用マ７−ンと
して有望視されている。
、中でも微細な線巾のリソグラフィーには投影形、特に
縮小投影型のステップアンドリピート方式の露光装置が
開発され線巾１μｍ程度のリング２フイー用マ７−ンと
して有望視されている。
ところでステップアントリピート方式の露光装置は第１
図に示す構造のものが知られている。即ち、図中の１は
モータ等によシ回転可能なウニ・・−チャック２を保持
するＸＹ方向に移動１今なステージである。このステー
ジの上方にはレティクルパターンを縮小する光学系を内
蔵した鏡筒−３が配設され、かつに１の鏡筒３の上部縁
部にはレティクル４の合せマーク４ａ、４ｂと位置合せ
するために、２つのマーク５ａ、５ｂが付されている。
図に示す構造のものが知られている。即ち、図中の１は
モータ等によシ回転可能なウニ・・−チャック２を保持
するＸＹ方向に移動１今なステージである。このステー
ジの上方にはレティクルパターンを縮小する光学系を内
蔵した鏡筒−３が配設され、かつに１の鏡筒３の上部縁
部にはレティクル４の合せマーク４ａ、４ｂと位置合せ
するために、２つのマーク５ａ、５ｂが付されている。
また、前記鏡筒３及びレティクル４の真上にはｊ”）ｒ
定距離をへだてて光源６が設けられている。これにより
、ステージをＸＹ方向にステップアンドリピートさせ、
１シヨツトずつ露光処３３Ｊｉを示う。
定距離をへだてて光源６が設けられている。これにより
、ステージをＸＹ方向にステップアンドリピートさせ、
１シヨツトずつ露光処３３Ｊｉを示う。
以上の様な構造を持つ縮小投影露光装置は半導体製造に
用いられ、ＩＣ，ＬＳＩ等の半導体装置回路のパターン
をウエノ・−上に直接形成するものであるが、前記の様
に従来の縮小投影露光装置は、レティクル上のパターン
を縮小する光学系を内蔵した鏡筒を一つしか用いていな
かったために、以下のような不都合が生じていた。
用いられ、ＩＣ，ＬＳＩ等の半導体装置回路のパターン
をウエノ・−上に直接形成するものであるが、前記の様
に従来の縮小投影露光装置は、レティクル上のパターン
を縮小する光学系を内蔵した鏡筒を一つしか用いていな
かったために、以下のような不都合が生じていた。
先づ、製作するＩＣ，またはＬＳＩ等の最大チップ寸法
が限られてくることである。
が限られてくることである。
現在ある縮小投影露光装置では５倍型で約１５ｍｍＸ
ｌ ！Ｍｉ、１０倍型で約１０ｍｍＸ’ １０ＴｎＮま
でのチップしか作成する事ができない。かシに、これ以
上のチップを作るとなると、ＩＣｊたはＬＳＩ等のパタ
ーンを２枚以上のレティクルに分割し、それぞれ別々に
位置合せを行い廃光処理ケ行わねばならないが、位置合
せを別々にする事はそれ自体に誤差を谷んでおり、同一
工程ノくターンの露光をｆＦ答誤差内で行う事は、非常
に難しい作業となシ。
ｌ ！Ｍｉ、１０倍型で約１０ｍｍＸ’ １０ＴｎＮま
でのチップしか作成する事ができない。かシに、これ以
上のチップを作るとなると、ＩＣｊたはＬＳＩ等のパタ
ーンを２枚以上のレティクルに分割し、それぞれ別々に
位置合せを行い廃光処理ケ行わねばならないが、位置合
せを別々にする事はそれ自体に誤差を谷んでおり、同一
工程ノくターンの露光をｆＦ答誤差内で行う事は、非常
に難しい作業となシ。
はとんど不ａＪ能に近い。
また、縮小投影光学系のレンズを大口径化して有効露光
面！＊を広げようとの試みもあるが、レンズの大口径化
には製作上の限界がある。また大口径化した場合も、露
光処理中に熱膨張による、歪、縮小率の変化等を受けや
す（、ＩＣ，ＬＳＩ等の製作には致命的な障害になる。
面！＊を広げようとの試みもあるが、レンズの大口径化
には製作上の限界がある。また大口径化した場合も、露
光処理中に熱膨張による、歪、縮小率の変化等を受けや
す（、ＩＣ，ＬＳＩ等の製作には致命的な障害になる。
そこで、本発明の目的は上述の従来の方法を用いる事な
く、実質的な露光面積を飛躍的に拡大し、装置のスルー
プットを増加するとともに、その他の利益をも提供する
ことにある。
く、実質的な露光面積を飛躍的に拡大し、装置のスルー
プットを増加するとともに、その他の利益をも提供する
ことにある。
本発明は前述の如く、レティクル上のパターンをウェハ
ー上に縮小投影せしめてウェハース上に該縮小パターン
を直接露光形成するようにした縮小投影露光装置におい
て、レティクルパターンを縮小する投影光学系を複数個
有する事を特徴とする縮小投影露光装置である。
ー上に縮小投影せしめてウェハース上に該縮小パターン
を直接露光形成するようにした縮小投影露光装置におい
て、レティクルパターンを縮小する投影光学系を複数個
有する事を特徴とする縮小投影露光装置である。
本発明は複数の縮小投影光学系と枚数のレティクルを用
いることにより、次のような長所を生みだす１ことがで
きる・。先づ第１に、従来の装置で作成不可能な大きな
のチップは、２分割、４分割等、いくつかの部分に分割
したレティクルを作成し、それぞれの縮小光学系にセッ
トして一括露光することができるだめに、チ多プ寸法に
制限を設ける必要がなくなる事である。
いることにより、次のような長所を生みだす１ことがで
きる・。先づ第１に、従来の装置で作成不可能な大きな
のチップは、２分割、４分割等、いくつかの部分に分割
したレティクルを作成し、それぞれの縮小光学系にセッ
トして一括露光することができるだめに、チ多プ寸法に
制限を設ける必要がなくなる事である。
次に、それぞれの縮小投影光学系に同一のレティクルを
セットする事により装置のスループットを飛躍的に増大
する事ができる。また、配線等の工程でさまざまな、回
路変更を行うゲートアレイ等の切シ換え工程等において
、レティクルをパターンの共通部分と、その他変更部等
に分割して作成し、それぞれ別々の縮小光学系にセット
して、先づ共通部分レティクルを有する縮小光学系を用
い露光処理を行った後に、その他変吏部分のレティクル
を有する縮小光学系を用いて露光を行う事により本来の
パターンが形成されるが、この方法を用いれば前述のゲ
ートアレイの切り換え工程等のレティクル作成を簡略化
する上で有効である。
セットする事により装置のスループットを飛躍的に増大
する事ができる。また、配線等の工程でさまざまな、回
路変更を行うゲートアレイ等の切シ換え工程等において
、レティクルをパターンの共通部分と、その他変更部等
に分割して作成し、それぞれ別々の縮小光学系にセット
して、先づ共通部分レティクルを有する縮小光学系を用
い露光処理を行った後に、その他変吏部分のレティクル
を有する縮小光学系を用いて露光を行う事により本来の
パターンが形成されるが、この方法を用いれば前述のゲ
ートアレイの切り換え工程等のレティクル作成を簡略化
する上で有効である。
以下本発明を図に示す実施例を参照して簡単に説明する
。
。
本発明による縮小投影露光装置の概念図を、第２図と第
３図に示す。ここでは簡略のために、レティクルパター
ンを縮小する光学系を４個有する装置を例に取如説明す
る。
３図に示す。ここでは簡略のために、レティクルパター
ンを縮小する光学系を４個有する装置を例に取如説明す
る。
本発明による装置と第１図に示す従来の装置とでは次の
点で大きく異なる。すなわち、レティクルパターンを縮
小せしめる光学系を第３図の３１．−３２．３３．３４
のように点対称に設置し、それぞれにレティクル４１，
４２．４３，４４ｔ”有する事である。
点で大きく異なる。すなわち、レティクルパターンを縮
小せしめる光学系を第３図の３１．−３２．３３．３４
のように点対称に設置し、それぞれにレティクル４１，
４２．４３，４４ｔ”有する事である。
そしてそれぞれのレティクルの真上にある光源によシそ
れぞれのレティクルパターンを投影し、縮小光学系３１
．３２．３３．３４で縮小した上、４組のプリズム対（
７１，８１）、（７２，８２）、 （７３，８３）。
れぞれのレティクルパターンを投影し、縮小光学系３１
．３２．３３．３４で縮小した上、４組のプリズム対（
７１，８１）、（７２，８２）、 （７３，８３）。
（７４，８４）により中央に平行移動させ、ウニＩ・−
上に転写する。第２図は本装置正面概略図でおる。
上に転写する。第２図は本装置正面概略図でおる。
しかして、本発明は従来の縮小投影露光装置によるステ
ップアンドリピート方式の露光時間に比べ、例に挙げた
４個の縮小光学系を用いた場晶それは４分の１になる様
に、装置のスループットは増大する。また、従来の露光
装置ではレティクルをとシかえて別々に露光処理を行い
、かつ非常に困難な位置合せｎＭを要求されていたもの
が、本発明による露光装置では一回の露光処理で精度よ
く行える事により、幅広いチップ寸法を持つＩＣ。
ップアンドリピート方式の露光時間に比べ、例に挙げた
４個の縮小光学系を用いた場晶それは４分の１になる様
に、装置のスループットは増大する。また、従来の露光
装置ではレティクルをとシかえて別々に露光処理を行い
、かつ非常に困難な位置合せｎＭを要求されていたもの
が、本発明による露光装置では一回の露光処理で精度よ
く行える事により、幅広いチップ寸法を持つＩＣ。
ＬＳＩ等の露光処理に有効である。また、それぞれの光
学系とレティクルの組み合せを別々に用いる事によシ、
複雑なゲートアレイ等のレティクル製作及び、露光処理
を簡略化する事ができる。
学系とレティクルの組み合せを別々に用いる事によシ、
複雑なゲートアレイ等のレティクル製作及び、露光処理
を簡略化する事ができる。
第１図は従来の縮小投影露光装置を説明する図、第２図
は本発明の詳細な説明する平面図、第３図は本発明の詳
細な説明する正面図である。 １・・・・・・ＸＹステージ、２・・・・・・ウェハー
チャック、３．３１，３２，３３．３４・・・・・・縮
小投影光学系を有する鏡筒、４，４１，４２，４３．４
４・・・・・・レティクル％４ａ１４ｂ＋・・・・・・
レティクル上合せマーク、５ａ、５ｂ・・・・・・鏡筒
上縁部合せマーク、６・・・・・・水銀ランプ、（７１
，８１）、 （７２，８２）。 （７３，８３）、 （７４，８４）・・・・・・それぞ
れの縮小投影光学系を通過する光を中央に平行移動する
４組のプリズム対。 ｌ ７ 図
は本発明の詳細な説明する平面図、第３図は本発明の詳
細な説明する正面図である。 １・・・・・・ＸＹステージ、２・・・・・・ウェハー
チャック、３．３１，３２，３３．３４・・・・・・縮
小投影光学系を有する鏡筒、４，４１，４２，４３．４
４・・・・・・レティクル％４ａ１４ｂ＋・・・・・・
レティクル上合せマーク、５ａ、５ｂ・・・・・・鏡筒
上縁部合せマーク、６・・・・・・水銀ランプ、（７１
，８１）、 （７２，８２）。 （７３，８３）、 （７４，８４）・・・・・・それぞ
れの縮小投影光学系を通過する光を中央に平行移動する
４組のプリズム対。 ｌ ７ 図
Claims (1)
- レティクル上のパターンをウエノ・−上に縮小投影せし
めて上記ウエノ・−上に該縮小パターンを直接露光形成
するようにした縮小投影露光装置において、レティクル
パターンを縮小する投影光学系を複数個有する事を％徴
とする縮小投影露光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243313A JPS60134240A (ja) | 1983-12-23 | 1983-12-23 | 縮小投影露光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243313A JPS60134240A (ja) | 1983-12-23 | 1983-12-23 | 縮小投影露光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60134240A true JPS60134240A (ja) | 1985-07-17 |
Family
ID=17101972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58243313A Pending JPS60134240A (ja) | 1983-12-23 | 1983-12-23 | 縮小投影露光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60134240A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003149740A (ja) * | 2001-11-16 | 2003-05-21 | National Institute Of Advanced Industrial & Technology | 光投影装置 |
| WO2007108414A1 (ja) * | 2006-03-17 | 2007-09-27 | Nikon Corporation | 露光装置及びデバイス製造方法 |
| WO2007119501A1 (ja) * | 2006-03-23 | 2007-10-25 | Nikon Corporation | 露光装置及び露光方法、並びにデバイス製造方法 |
| JP2008277012A (ja) * | 2007-04-26 | 2008-11-13 | Chichibu Fuji Co Ltd | 押しボタンスイッチ |
-
1983
- 1983-12-23 JP JP58243313A patent/JPS60134240A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003149740A (ja) * | 2001-11-16 | 2003-05-21 | National Institute Of Advanced Industrial & Technology | 光投影装置 |
| WO2007108414A1 (ja) * | 2006-03-17 | 2007-09-27 | Nikon Corporation | 露光装置及びデバイス製造方法 |
| US8982322B2 (en) | 2006-03-17 | 2015-03-17 | Nikon Corporation | Exposure apparatus and device manufacturing method |
| WO2007119501A1 (ja) * | 2006-03-23 | 2007-10-25 | Nikon Corporation | 露光装置及び露光方法、並びにデバイス製造方法 |
| JP2008277012A (ja) * | 2007-04-26 | 2008-11-13 | Chichibu Fuji Co Ltd | 押しボタンスイッチ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5815247A (en) | Avoidance of pattern shortening by using off axis illumination with dipole and polarizing apertures | |
| US7023530B1 (en) | Dual source lithography for direct write application | |
| JPS60134240A (ja) | 縮小投影露光装置 | |
| JPS60109228A (ja) | 投影露光装置 | |
| US20020009676A1 (en) | Method of forming small contact holes using alternative phase shift masks and negative photoresist | |
| JPH01293616A (ja) | 半導体集積回路の製造方法 | |
| JP2003075985A (ja) | 半導体装置製造用マスク、その製造方法及び露光方法 | |
| US20040009431A1 (en) | Method of exposing semiconductor device | |
| JPH06181164A (ja) | 露光方法及び露光装置 | |
| JP2000021714A (ja) | 露光方法および装置、ならびにデバイス製造方法 | |
| JP2647835B2 (ja) | ウェハーの露光方法 | |
| JPH01134919A (ja) | 光学投影露光装置 | |
| JPH0318012A (ja) | 縮小投影露光装置用レチクル | |
| KR100728947B1 (ko) | 반도체소자용 레티클을 이용한 노광방법 | |
| US8472005B2 (en) | Methodology for implementing enhanced optical lithography for hole patterning in semiconductor fabrication | |
| JPS6211780B2 (ja) | ||
| US9366969B2 (en) | Methodology for implementing enhanced optical lithography for hole patterning in semiconductor fabrication | |
| JPH03180017A (ja) | 半導体装置の製造方法 | |
| JP2946637B2 (ja) | 投影露光方法 | |
| JPS59161033A (ja) | フオトマスク | |
| JP2002313717A (ja) | 半導体ウェハのパターニングプロセス、半導体ウェハのリソグラフィ方法、および半導体ウェハのパターニング装置 | |
| JPS62125620A (ja) | 半導体装置の製造方法 | |
| JPS63107023A (ja) | 縮小投影露光装置 | |
| CN113504710A (zh) | 光刻工艺中的多次曝光的方法 | |
| JPH0283545A (ja) | 波長選択型フォトマスク |