CN115083940A

CN115083940A - 晶圆测试方法

Info

Publication number: CN115083940A
Application number: CN202210856114.0A
Authority: CN
Inventors: 熊小玲; 曲厚任; 彭长青; 张生义
Original assignee: Jingxincheng Beijing Technology Co Ltd; Nexchip Semiconductor Corp
Current assignee: Jingxincheng Beijing Technology Co Ltd; Nexchip Semiconductor Corp
Priority date: 2022-07-21
Filing date: 2022-07-21
Publication date: 2022-09-20

Abstract

本发明提供一种晶圆测试方法，包括：提供包括器件单元区和切割道区的衬底，所述衬底上形成有金属层，所述金属层包括形成于切割道区内的第一测试焊盘；在所述金属层上形成具有第一开口的第一钝化层，所述第一开口形成于切割道区内且暴露所述第一测试焊盘；对晶圆进行晶圆允收测试；在第一钝化层上形成覆盖所述第一测试焊盘的第二钝化层。本发明先制备具有第一开口的第一钝化层，通过第一开口暴露切割道区内的第一测试焊盘，以便进行晶圆允收测试，并在测试完成后形成覆盖第一钝化层及第一测试焊盘的第二钝化层，减少或避免了晶圆在后续分片切割过程中切割道区存在裸漏金属的情况，从而避免因切割偏移导致的金属层卷边，避免芯片失效。

Description

晶圆测试方法

技术领域

本发明涉及集成电路制造技术领域，特别涉及一种晶圆测试方法。

背景技术

晶圆包括多个芯片和隔离各个所述芯片的切割道区（Scribe Line），在所述晶圆上形成集成电路后，进行切割封装之前，需要对所有的所述晶圆进行晶圆可接受度测试（Wafer Acceptance Test，WAT），将有制程缺陷的晶圆标注出来，并在切割晶圆前将这些存在缺陷的晶圆过滤出来丢弃，从而避免存在缺陷的晶圆进入分片切割及后续的封装等制程。

在晶圆测试过程中，需要在切割道区内的钝化层上形成开口以暴露部分金属层作为第一测试焊盘，晶圆测试之后沿所述开口进行晶圆切割。由于分片切割制程（Die Sew）中所采用的刀片在切割过程中会存在一定的偏移，所述切割道区内裸漏的金属层在分片切割的过程中会存在裸露卷边的风险，若卷边的金属落入所述器件单元区则可能使芯片存在短路风险（Short Risk），严重时可能导致芯片失效。

鉴于此，需要一种方法来减少或避免晶圆分片过程中切割道区内存在裸漏金属的情况，从而避免因切割偏移导致的金属层卷边，避免芯片失效。

发明内容

本发明的目的在于提供一种晶圆测试方法，减少或避免晶圆在后续的分片切割过程中切割道区存在裸漏金属，从而避免因切割偏移导致的金属层卷边，避免芯片失效。

为了解决上述技术问题，本发明提供一种晶圆测试方法，包括：

提供衬底，所述衬底包括器件单元区和切割道区，所述衬底上形成有金属层，所述金属层至少包括形成于所述切割道区内的第一测试焊盘；

在所述金属层上形成具有第一开口的第一钝化层，所述第一开口形成于所述切割道区内且至少暴露所述第一测试焊盘；

对所述晶圆进行晶圆允收测试；以及，

在所述第一钝化层上形成第二钝化层，且所述第二钝化层覆盖所述第一测试焊盘。

可选的，形成具有第一开口的所述第一钝化层的过程包括：

进行若干次沉积工艺，在所述金属层的表面形成钝化材料层；

对所述钝化材料层进行平坦化处理，以形成所述第一钝化层；

刻蚀所述第一钝化层，以形成至少暴露所述第一测试焊盘的所述第一开口。

可选的，所述金属层还包括形成于所述器件单元区内的对准标记和第二测试焊盘。

可选的，在形成所述第二钝化层之后，还包括：

刻蚀所述第二钝化层和所述第一钝化层，以在所述器件单元区内形成至少暴露所述第二测试焊盘的第二开口。

可选的，形成所述第二开口的过程包括：

在所述第二钝化层上形成图案化的光刻胶层；

以所述图案化的光刻胶层为掩膜刻蚀所述第二钝化层及所述第二钝化层下方的部分第一钝化层，以形成所述第二开口。

可选的，在形成所述第二开口之后，还包括：

对所述晶圆进行分片切割，以形成多个芯片。

可选的，利用所述第一测试焊盘进行所述晶圆允收测试。

可选的，所述切割道区的宽度为60μm~80μm，所述第一测试焊盘的垂直所述切割道区的延伸方向的宽度为30μm~40μm，所述分片切割过程所采用的刀片宽度为30μm~40μm 。

可选的，所述分片切割过程中所述刀片的刀尖与所述切割道区的中心轴线之间的偏移量小于或等于1.5μm。

综上所述，本发明提供一种晶圆测试方法，包括：提供衬底，所述衬底包括器件单元区和切割道区，所述衬底上形成有金属层，所述金属层至少包括形成于所述切割道区内的第一测试焊盘；在所述金属层上形成具有第一开口的第一钝化层，所述第一开口形成于所述切割道区内且至少暴露所述第一测试焊盘；对所述晶圆进行晶圆允收测试；以及，在所述第一钝化层上形成第二钝化层，且所述第二钝化层覆盖所述第一测试焊盘。本发明先制备具有第一开口的第一钝化层，通过所述第一开口暴露切割道区内的第一测试焊盘，以便进行晶圆允收测试，并在测试完成后形成覆盖所述第一钝化层及所述第一测试焊盘的第二钝化层，减少或避免了晶圆在后续的分片切割过程中切割道区存在裸漏金属，从而避免因切割偏移导致的金属层卷边，避免芯片失效。

附图说明

本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。

图1-图3为一晶圆测试方法中部分步骤对应的结构示意图。

图4为本发明一实施例提供的晶圆测试方法的流程图。

图5-图12为本发明一实施例提供的半导体器件的制造方法的流程图。

其中，附图标记如下：

100-衬底；110-金属层；111-第一测试焊盘；112-第二测试焊盘；120-钝化层；121、122-开口；

200-衬底；210-金属层；211-第一测试焊盘；212-第二测试焊盘；220-第一钝化层；221-第一开口；230-第二钝化层；231-第二开口；

X1-切割道区；X2-器件单元区；P-刀片。

具体实施方式

为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。

如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，“一端”与“另一端”以及“近端”与“远端”通常是指相对应的两部分，其不仅包括端点，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。此外，如在本发明中所使用的，一元件设置于另一元件，通常仅表示两元件之间存在连接、耦合、配合或传动关系，且两元件之间可以是直接的或通过中间元件间接的连接、耦合、配合或传动，而不能理解为指示或暗示两元件之间的空间位置关系，即一元件可以在另一元件的内部、外部、上方、下方或一侧等任意方位，除非内容另外明确指出外。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

图1为一晶圆测试方法提供的晶圆结构示意图，图2为所述晶圆测试方法中进行晶圆测试及分片切割时的晶圆结构示意图，图3为图2所述的晶圆结构中切割道区的俯视结构示意图。具体的，所述晶圆测试方法包括：

参阅图1，提供衬底100，所述衬底100包括器件单元区X2（Main Die）和切割道区X1（Scrible Line），所述衬底100上形成有金属层110；参阅图2，刻蚀所述金属层110以在所述器件单元区X2的金属层110中形成对准标记（Alignment Mark，图中未示出）和第二测试焊盘112，并在所述切割道区X1的金属层110中形成第一测试焊盘111；随后，在所述金属层110（包括所述第一测试焊盘111和所述第二测试焊盘112）上依次形成钝化层120和光刻胶层（图中未示出），对所述光刻胶层进行光刻及刻蚀处理以形成图案化的光刻胶层，以所述图案化的光刻胶层为掩模刻蚀所述钝化层120，以在所述切割道区X1和所述器件单元区X2内形成分别开口121和开口122，其中，所述切割道区X1中的所述开口121至少暴露所述第一测试焊盘111的部分表面，所述器件单元区X2中的所述开口122至少暴露所述第二测试焊盘112的部分表面；接着，利用所述第一测试焊盘111对所述晶圆进行晶圆允收测试（WaferAcceptance Test，WAT）。

此外，参阅图2和图3，在进行所述晶圆测试之后，还包括：沿所述切割道区X1对所述晶圆进行分片切割。可选的，所述晶圆包括多个呈阵列分布的器件单元区X2，任意两个相邻的所述器件单元区X2之间的区域为所述切割道区X1，且所述切割道区X1的宽度为60μm，所述切割道区X1中的测试区域（Testkey，即图3中虚线所框中的区域）的宽度为45μm，所述切割道区X1中的开口121的宽度为30μm，所述第一测试焊盘111垂直所述切割道区X1的延伸方向（即图3中的Y方向）的宽度为32μm。

然而，在对所述晶圆进行分片切割的过程中，切割晶圆所采用的刀片P的宽度为32μm，且分片切割过程中所述刀片P的刀尖与所述切割道区X1的中心轴线之间存在0~1.5μm的偏移量，因此，当分片切割过程中出现刀片偏单边的情况时，所述切割道区X1中的金属层存在裸露卷边的风险，且当所述金属层的卷边落入所述器件单元区X2中时可能导致短路风险（Short Risk），严重时可能导致芯片失效。

为了解决上述问题，本发明提供一种晶圆测试方法，先刻蚀金属层形成晶圆测试的第一测试焊盘，晶圆测试后在切割道区覆盖钝化层，减少或避免了晶圆在后续的分片切割过程中因切割偏移导致的金属层卷边，从而减少或避免分片切割而成的芯片失效。

图4为本发明一实施例提供的晶圆测试方法的流程图。参阅图4，本实施例所述的晶圆测试方法包括：

步骤S01：提供衬底，所述衬底包括器件单元区和切割道区，所述衬底上形成有金属层，所述金属层至少包括形成于所述切割道区内的第一测试焊盘；

步骤S02：在所述金属层上形成具有第一开口的第一钝化层，所述第一开口形成于所述切割道区内且至少暴露所述第一测试焊盘；

步骤S03：对所述晶圆进行晶圆允收测试；以及，

步骤S04：在所述第一钝化层上形成第二钝化层，且所述第二钝化层覆盖所述第一测试焊盘。

图5-图12为本实施例所述的晶圆测试方法中各个步骤对应的结构示意图。下面结合图5-图12详细说明本实施例所述的晶圆测试方法。

首先，参阅图5，执行步骤S01，提供衬底200，所述衬底200包括器件单元区X2和切割道区X1，所述衬底200上形成有金属层210，所述金属层210至少包括形成于所述切割道区X1内的第一测试焊盘211。本实施例中，所述衬底200包括呈阵列排布的多个所述器件单元区X2，任意相邻两个所述器件单元区X2之间的区域为所述切割道区X1。需要说明的是，所述金属层210还包括形成于所述器件单元区X2内的对准标记（图中未示出）和第二测试焊盘212，所述金属层210和所述衬底200之间还形成有其他半导体结构，本发明在此不作详细展开。本实施例中，所述衬底200为硅衬底，所述金属层210的材料为金属铜，在本发明的其他实施例中，所述衬底200的材料还可以是锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，也可以是金刚石衬底或本领域技术人员公知的其他半导体材料衬底，所述金属层210的材料也可以根据实际需要进行调整，本发明对此不作限制。

随后，参阅图6，执行步骤S02，在所述金属层210上形成具有第一开口221的第一钝化层220，所述第一开口221形成于所述切割道区X1内且至少暴露所述第一测试焊盘211。本实施例中，形成具有第一开口221的所述第一钝化层220的过程包括：进行两次沉积工艺，在所述金属层210的表面形成钝化材料层（图中未示出）；对所述钝化材料层进行平坦化处理，以形成所述第一钝化层220；在所述第一钝化层220的表面形成第一光刻胶层（图中未示出），对所述第一光刻胶层进行光刻及刻蚀处理以形成图案化的第一光刻胶层，以所述图案化的第一光刻胶层为掩模刻蚀所述第一钝化层220，以在所述切割道区X1内形成至少暴露所述第一测试焊盘211的所述第一开口221。需要说明的是，在本发明的其他实施例中，所述钝化材料层可以经过一次或多次沉积工艺形成，所述第一钝化层的形成方法也可以根据实际需要进行调整，本发明对此不作限制。可选的，在形成所述第一开口221之后，还包括：采用湿法清洗工艺去除所述第一光刻胶层。

接着，参阅图7和图8，执行步骤S03，对所述晶圆进行晶圆允收测试。需要说明的是，所述器件单元区X2中的所述第二测试焊盘212通常用于对所述晶圆分片切割而成的芯片进行芯片测试；在所述晶圆允收测试（Wafer Acceptance Test，WAT）的过程中，通常利用所述第一测试焊盘211进行测试，且所述第一测试焊盘211均位于所述切割道区X1的测试区域中（即图8中虚线所框选的区域）。

随后，参阅图9和图10，执行步骤S04，在所述第一钝化层220上形成第二钝化层230，且所述第二钝化层230覆盖所述第一测试焊盘211。结合步骤S03可知，由于所述第二测试焊盘212用于后续形成的单个芯片的电性测试，所述第一测试焊盘211用于对所述晶圆进行晶圆允收测试，因此，在完成所述晶圆允收测试之后，所述第二钝化层230覆盖所述第一测试焊盘211不会影响后续工艺的正常进行，而所述第二测试焊盘212被所述第一钝化层220和所述第二钝化层230覆盖则可能影响后续单个芯片的电性测试的正常进行。因此，参阅图9和图10，在形成所述第二钝化层230之后，还包括：刻蚀所述第二钝化层230和所述第一钝化层220以形成至少暴露所述第二测试焊盘212的第二开口231。具体的，形成所述第二开口231的过程包括：在所述第二钝化层230上形成第二光刻胶层（图中未示出），对所述第二光刻胶层进行光刻及刻蚀工艺以形成图案化的第二光刻胶层；以所述图案化的第二光刻胶层为掩膜刻蚀所述第二钝化层230及所述第二钝化层230下方的部分所述第一钝化层220，以形成所述第二开口231。可选的，在形成所述第二开口231之后，还包括：采用湿法清洗工艺去除所述第二光刻胶层。

此外，参阅图11和图12，在形成所述第二开口231之后，本实施例所述的晶圆测试方法还包括：对所述晶圆进行分片切割，以形成多个芯片。具体的，对所述晶圆进行分片切割的过程包括：沿所述切割道区X1的延伸方向（即图12中所示的Y方向）切割所述晶圆，使多个所述器件单元区分离形成多个芯片。本实施例中，所述切割道区X1的宽度为60μm~80μm，所述第一测试焊盘211的垂直所述延伸方向的宽度为30μm~40μm，所述分片切割过程所采用的刀片P的宽度为30μm~40μm。可选的，所述分片切割过程中所述刀片P的刀尖与所述切割道区X1的中心轴线之间的偏移量小于或等于1.5μm。

对比图3和图12可知，由于本实施例中所述切割道区X1中的金属层210（所述金属层210包括所述第一测试焊盘211）被所述第二钝化层230完全覆盖，并无任何金属裸露，因此，在后续的分片切割过程中即使出现刀片P偏单边的情况时也不会导致金属裸露，从而减少或避免了因分片切割偏移导致的金属层卷边，避免芯片失效。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于本发明技术方案的保护范围。

Claims

1.一种晶圆测试方法，其特征在于，包括：

对所述晶圆进行晶圆允收测试；以及，

2.根据权利要求1所述的晶圆测试方法，其特征在于，形成具有第一开口的所述第一钝化层的过程包括：

3.根据权利要求1所述的晶圆测试方法，其特征在于，所述金属层还包括形成于所述器件单元区内的对准标记和第二测试焊盘。

4.根据权利要求3所述的晶圆测试方法，其特征在于，所述第二测试焊盘用于对所述晶圆分片切割后而成的芯片进行芯片测试。

5.根据权利要求3所述的晶圆测试方法，其特征在于，在形成所述第二钝化层之后，还包括：

6.根据权利要求5所述的晶圆测试方法，其特征在于，形成所述第二开口的过程包括：

在所述第二钝化层上形成图案化的光刻胶层；

7.根据权利要求5所述的晶圆测试方法，其特征在于，在形成所述第二开口之后，还包括：

对所述晶圆进行分片切割，以形成多个芯片。

8.根据权利要求4所述的晶圆测试方法，其特征在于，利用所述第一测试焊盘进行所述晶圆允收测试。

9.根据权利要求8所述的晶圆测试方法，其特征在于，所述切割道区的宽度为60μm~80μm，所述第一测试焊盘的垂直所述切割道区的延伸方向的宽度为30μm~40μm，所述分片切割过程所采用的刀片宽度为30μm~40um。

10.根据权利要求9所述的晶圆测试方法，其特征在于，所述分片切割过程中所述刀片的刀尖与所述切割道区的中心轴线之间的偏移量小于或等于1.5μm。