TWI840147B - 光罩結構與圖案化方法 - Google Patents

光罩結構與圖案化方法 Download PDF

Info

Publication number
TWI840147B
TWI840147B TW112108031A TW112108031A TWI840147B TW I840147 B TWI840147 B TW I840147B TW 112108031 A TW112108031 A TW 112108031A TW 112108031 A TW112108031 A TW 112108031A TW I840147 B TWI840147 B TW I840147B
Authority
TW
Taiwan
Prior art keywords
patterns
pattern
opening
layout
annular
Prior art date
Application number
TW112108031A
Other languages
English (en)
Other versions
TW202437000A (zh
Inventor
陳高惇
王禮謙
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW112108031A priority Critical patent/TWI840147B/zh
Priority to US18/395,715 priority patent/US20240304445A1/en
Application granted granted Critical
Publication of TWI840147B publication Critical patent/TWI840147B/zh
Publication of TW202437000A publication Critical patent/TW202437000A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
    • G03F1/44—Testing or measuring features, e.g. grid patterns, focus monitors, sawtooth scales or notched scales
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一種光罩結構，包括多個第一布局圖案、多個第二布局圖案與環狀布局圖案。多個第一布局圖案與多個第二布局圖案交替排列。每個第一布局圖案具有第一末端與第二末端。每個第二布局圖案具有第三末端與第四末端。第一末端鄰近於第三末端。第二末端鄰近於第四末端。環狀布局圖案圍繞多個第一布局圖案與多個第二布局圖案。第一末端連接於環狀布局圖案。第二末端不連接於環狀布局圖案。第三末端不連接於環狀布局圖案。第四末端連接於環狀布局圖案。

Description

光罩結構與圖案化方法
本發明是有關於一種光罩結構與圖案化方法，且特別是有關於一種可有效地減少缺陷(defect)的光罩結構與圖案化方法。
目前，為了縮小半導體元件的尺寸，減小線寬、減小線距與提高圖案轉移的精確度是必需解決的課題。自對準雙重圖案化(self-aligned double patterning，SADP)製程為解決上述課題的一種手段。然而，在自對準雙重圖案化製程中，在將作為罩幕的間隙壁的圖案轉移至材料層而形成目標結構之後，常會有間隙壁殘留，進而導致缺陷產生。
本發明提供一種光罩結構與圖案化方法，其可有效地減少缺陷。
本發明提出一種光罩結構，包括多個第一布局圖案、多個第二布局圖案與環狀布局圖案。多個第一布局圖案與多個第二布 局圖案交替排列。每個第一布局圖案具有第一末端與第二末端。每個第二布局圖案具有第三末端與第四末端。第一末端鄰近於第三末端。第二末端鄰近於第四末端。環狀布局圖案圍繞多個第一布局圖案與多個第二布局圖案。第一末端連接於環狀布局圖案。第二末端不連接於環狀布局圖案。第三末端不連接於環狀布局圖案。第四末端連接於環狀布局圖案。
本發明提出一種圖案化方法，包括以下步驟。提供基底。在基底上形成材料層。使用上述光罩結構在材料層上形成圖案化光阻層。圖案化光阻層具有開口。在圖案化光阻層上與開口中共形地形成間隙壁材料層。對間隙壁材料層進行回蝕刻製程，而在圖案化光阻層的側壁上形成間隙壁。移除圖案化光阻層。將間隙壁的圖案轉移至材料層，而形成目標結構。
基於上述，在本發明所提出的光罩結構與圖案化方法中，在藉由具有上述布局設計的光罩結構所進行的圖案化製程中，在將間隙壁的圖案轉移至材料層之後，可防止間隙壁殘留，進而可有效地減少缺陷。此外，由於本發明所提出的光罩結構與圖案化方法可防止間隙壁殘留，因此無須進行用以移除殘留的間隙壁的蝕刻製程，藉此可降低製造成本且可防止膜層高度降低。另外，本發明所提出的光罩結構與圖案化方法可有效地提升製程裕度(process window)。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10:光罩結構
100:基底
102:材料層
102a:目標結構
104:圖案化光阻層
104a:曲折部
104b:環狀部
106:間隙壁材料層
106a:間隙壁
D1,D2,D3,D4:延伸方向
E1,E2,E3,E4,E5,E6,E7,E8:末端
OP1:開口
OP11,OP12:開口圖案
OP13:環狀開口圖案
P1,P2:布局圖案
P3:環狀布局圖案
P4,P5:間隙壁圖案
P6,P7:目標圖案
圖1為根據本發明的一些實施例的光罩結構的上視圖。
圖2A至圖2E為根據本發明的一些實施例的圖案化製程的剖面圖。
圖3A至圖3E為沿著圖2A至圖2E中的I-I’剖面線的剖面圖。
下文列舉實施例並配合附圖來進行詳細地說明，但所提供的實施例並非用以限制本發明所涵蓋的範圍。為了方便理解，在下述說明中相同的構件將以相同的符號標示來說明。此外，附圖僅以說明為目的，並未依照原尺寸作圖。另外，上視圖中的特徵與剖面圖中的特徵並非按相同比例繪製。事實上，為論述清晰起見，可任意增大或減小各種特徵的尺寸。
圖1為根據本發明的一些實施例的光罩結構的上視圖。圖2A至圖2E為根據本發明的一些實施例的圖案化製程的剖面圖。圖3A至圖3E為沿著圖2A至圖2E中的I-I’剖面線的剖面圖。在本實施例的上視圖中，省略剖面圖中的部分構件，以清楚說明上視圖中的各構件之間的位置關係。
請參照圖1，光罩結構10包括多個布局圖案P1、多個布 局圖案P2與環狀布局圖案P3。在一些實施例中，光罩結構10可為二元光罩或相移光罩。在一些實施例中，多個布局圖案P1、多個布局圖案P2與環狀布局圖案P3可為一體成型。在一些實施例中，多個布局圖案P1、多個布局圖案P2與環狀布局圖案P3可為光罩結構10上的透光圖案(如，透光區)。在一些實施例中，多個布局圖案P1、多個布局圖案P2與環狀布局圖案P3可為二元光罩上的透光圖案(如，透光區)，且位在多個布局圖案P1、多個布局圖案P2與環狀布局圖案P3的外部的區域可為二元光罩上的不透光圖案(如，不透光區)。在一些實施例中，多個布局圖案P1、多個布局圖案P2與環狀布局圖案P3可為相移光罩上的透光圖案(如，透光區)，且位在多個布局圖案P1、多個布局圖案P2與環狀布局圖案P3的外部的區域可為相移光罩上的相移圖案。
多個布局圖案P1與多個布局圖案P2交替排列。每個布局圖案P1具有末端E1與末端E2。每個布局圖案P2具有末端E3與末端E4。末端E1鄰近於末端E3。末端E2鄰近於末端E4。多個布局圖案P1可彼此分離。多個布局圖案P2可彼此分離。多個布局圖案P1與多個布局圖案P2可彼此分離。多個布局圖案P1的延伸方向D1可平行於多個布局圖案P2的延伸方向D2。在一些實施例中，多個布局圖案P1的形狀與多個布局圖案P2的形狀可包括條狀。
環狀布局圖案P3圍繞多個布局圖案P1與多個布局圖案P2。末端E1連接於環狀布局圖案P3。末端E2不連接於環狀布局 圖案P3。末端E3不連接於環狀布局圖案P3。末端E4連接於環狀布局圖案P3。
以下，藉由圖2A至圖2E以及圖3A至圖3E來說明利用上述光罩結構10來進行的圖案化方法。
請參照圖2A與圖3A，提供基底100。在一些實施例中，基底100可為半導體基底，如矽基底。此外，在圖中雖未示出，但在基底100中或基底100上可具有所需的構件(如，摻雜區、介電層、導電層、半導體層、電晶體元件及/或內連線結構等)，於此省略其說明。
接著，在基底100上形成材料層102。在本實施例中，材料層102可為待圖案化的膜層。在一些實施例中，材料層102的材料例如是介電材料、導電材料或半導體材料。在本實施例中，材料層102的材料例如是氮化物(如，氮化矽)，但本發明並不以此為限。在一些實施例中，材料層102的形成方法例如是化學氣相沉積(chemical vapor deposition，CVD)法或物理氣相沉積(physical vapor deposition，PVD)法。
然後，使用上述光罩結構10在材料層102上形成圖案化光阻層104。在一些實施例中，圖案化光阻層104可用以作為自對準雙重圖案化(SADP)製程中的芯圖案(core pattern)。圖案化光阻層104具有開口OP1。在一些實施例中，開口OP1可暴露出部分材料層102。開口OP1可包括多個開口圖案OP11、多個開口圖案OP12與環狀開口圖案OP13。多個開口圖案OP11與多個開口圖案 OP12可交替排列。每個開口圖案OP11可具有末端E5與末端E6。每個開口圖案OP12可具有末端E7與末端E8。末端E5可鄰近於末端E7。末端E6可鄰近於末端E8。多個開口圖案OP11可彼此分離。多個開口圖案OP12可彼此分離。多個開口圖案OP11與多個開口圖案OP12可彼此分離。多個開口圖案OP11的延伸方向D3可平行於多個開口圖案OP12的延伸方向D4。在一些實施例中，多個開口圖案OP11的形狀與多個開口圖案OP12的形狀可包括條狀。
環狀開口圖案OP13可圍繞多個開口圖案OP11與多個開口圖案OP12。末端E5連接於環狀開口圖案OP13。末端E6不連接於環狀開口圖案OP13。末端E7不連接於環狀開口圖案OP13。末端E8連接於環狀開口圖案OP13。
圖案化光阻層104可包括曲折部104a與環狀部104b。環狀部104b可圍繞曲折部104a。環狀部104b可圍繞開口OP1。環狀開口圖案OP13可位在環狀部104b與曲折部104a之間。環狀開口圖案OP13可圍繞曲折部104a。
請參照圖2B與圖3B，在圖案化光阻層104上與開口OP1中共形地形成間隙壁材料層106。間隙壁材料層106更可形成在由開口OP1所暴露出的材料層102上。在一些實施例中，由於使用上述光罩結構10所形成的圖案化光阻層104可創造出適合進行沉積製程的環境，因此可防止間隙壁材料層106局部沉積過厚的問題。在一些實施例中，間隙壁材料層106的材料例如是介電材料。 在本實施例中，間隙壁材料層106的材料例如是氧化物(如，氧化矽)，但本發明並不以此為限。在一些實施例中，間隙壁材料層106的形成方法例如是化學氣相沉積法。
請參照圖2C與圖3C，對間隙壁材料層106進行回蝕刻製程，而在圖案化光阻層104的側壁上形成間隙壁106a。在一些實施例中，間隙壁106a可包括間隙壁圖案P4與間隙壁圖案P5。間隙壁圖案P4與間隙壁圖案P5可彼此分離。間隙壁圖案P5可圍繞間隙壁圖案P4。間隙壁圖案P4可位在曲折部104a的側壁上。間隙壁圖案P5可位在環狀部104b的側壁上。在一些實施例中，回蝕刻製程例如是乾式蝕刻製程。
請參照圖2D與圖3D，移除圖案化光阻層104。在一些實施例中，圖案化光阻層104的移除方法例如是乾式剝離法(dry stripping)或濕式剝離法(wet stripping)。
請參照圖2E與圖3E，將間隙壁106a的圖案轉移至材料層102，而形成目標結構102a。目標結構102a的圖案可對應於間隙壁106a的圖案。在一些實施例中，目標結構102a可為圖案化硬罩幕層或導線等構件。在本實施例中，目標結構102a可為圖案化硬罩幕層，但本發明並不以此為限。在一些實施例中，目標結構102a可包括目標圖案P6與目標圖案P7。目標圖案P6與目標圖案P7可彼此分離。目標圖案P7可圍繞目標圖案P6。在一些實施例中，將間隙壁106a的圖案轉移至材料層102的方法可包括利用間隙壁106a作為罩幕，移除部分材料層102。部分材料層102的移 除方法例如是乾式蝕刻法。在一些實施例中，在用以移除部分材料層102的乾式蝕刻製程中，間隙壁106a可被同時移除。
基於上述實施例可知，在上述光罩結構10與上述圖案化方法中，在藉由具有上述布局設計的光罩結構10所進行的圖案化製程中，在將間隙壁106a的圖案轉移至材料層102之後，可防止間隙壁106a殘留，進而可有效地減少缺陷。此外，由於上述光罩結構10與上述圖案化方法可防止間隙壁106a殘留，因此無須進行用以移除殘留的間隙壁106a的蝕刻製程，藉此可降低製造成本且可防止膜層高度降低。另外，上述光罩結構10與上述圖案化方法可有效地提升製程裕度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:光罩結構
D1,D2:延伸方向
E1,E2,E3,E4:末端
P1,P2:布局圖案
P3:環狀布局圖案

Claims (15)

  1. 一種光罩結構，包括： 多個第一布局圖案與多個第二布局圖案，其中多個所述第一布局圖案與多個所述第二布局圖案交替排列，每個所述第一布局圖案具有第一末端與第二末端，每個所述第二布局圖案具有第三末端與第四末端，所述第一末端鄰近於所述第三末端，且所述第二末端鄰近於所述第四末端；以及 環狀布局圖案，圍繞多個所述第一布局圖案與多個所述第二布局圖案，其中所述第一末端連接於所述環狀布局圖案，所述第二末端不連接於所述環狀布局圖案，所述第三末端不連接於所述環狀布局圖案，且所述第四末端連接於所述環狀布局圖案。
  2. 如請求項1所述的光罩結構，其中多個所述第一布局圖案彼此分離，多個所述第二布局圖案彼此分離，且多個所述第一布局圖案與多個所述第二布局圖案彼此分離。
  3. 如請求項1所述的光罩結構，其中多個所述第一布局圖案、多個所述第二布局圖案與所述環狀布局圖案包括透光圖案。
  4. 如請求項1所述的光罩結構，其中多個所述第一布局圖案的延伸方向平行於多個所述第二布局圖案的延伸方向。
  5. 如請求項1所述的光罩結構，其中多個所述第一布局圖案的形狀與多個所述第二布局圖案的形狀包括條狀。
  6. 如請求項1所述的光罩結構，其中所述光罩結構包括二元光罩或相移光罩。
  7. 一種圖案化方法，包括： 提供基底； 在所述基底上形成材料層； 使用如請求項1所述的光罩結構在所述材料層上形成圖案化光阻層，其中所述圖案化光阻層具有開口； 在所述圖案化光阻層上與所述開口中共形地形成間隙壁材料層； 對所述間隙壁材料層進行回蝕刻製程，而在所述圖案化光阻層的側壁上形成間隙壁； 移除所述圖案化光阻層；以及 將所述間隙壁的圖案轉移至所述材料層，而形成目標結構。
  8. 如請求項7所述的圖案化方法，其中所述開口包括： 多個第一開口圖案與多個第二開口圖案，其中多個所述第一開口圖案與多個所述第二開口圖案交替排列，每個所述第一開口圖案具有第五末端與第六末端，每個所述第二開口圖案具有第七末端與第八末端，所述第五末端鄰近於所述第七末端，所述第六末端鄰近於所述第八末端；以及 環狀開口圖案，圍繞多個所述第一開口圖案與多個所述第二開口圖案，所述第五末端連接於所述環狀開口圖案，所述第六末端不連接於所述環狀開口圖案，所述第七末端不連接於所述環狀開口圖案，且所述第八末端連接於所述環狀開口圖案。
  9. 如請求項8所述的圖案化方法，其中所述圖案化光阻層包括： 曲折部；以及 環狀部，圍繞所述曲折部。
  10. 如請求項9所述的圖案化方法，其中所述環狀部圍繞所述開口。
  11. 如請求項9所述的圖案化方法，其中所述環狀開口圖案位在所述環狀部與所述曲折部之間，且所述環狀開口圖案圍繞所述曲折部。
  12. 如請求項8所述的圖案化方法，其中多個所述第一開口圖案的延伸方向平行於多個所述第二開口圖案的延伸方向。
  13. 如請求項8所述的圖案化方法，其中多個所述第一開口圖案的形狀與多個所述第二開口圖案的形狀包括條狀。
  14. 如請求項7所述的圖案化方法，其中所述材料層的材料包括介電材料、導電材料或半導體材料。
  15. 如請求項7所述的圖案化方法，其中所述目標結構包括第一目標圖案與第二目標圖案，所述第一目標圖案與所述第二目標圖案彼此分離，且所述第二目標圖案圍繞所述第一目標圖案。
TW112108031A 2023-03-06 2023-03-06 光罩結構與圖案化方法 TWI840147B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW112108031A TWI840147B (zh) 2023-03-06 2023-03-06 光罩結構與圖案化方法
US18/395,715 US20240304445A1 (en) 2023-03-06 2023-12-25 Photomask structure and patterning method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW112108031A TWI840147B (zh) 2023-03-06 2023-03-06 光罩結構與圖案化方法

Publications (2)

Publication Number Publication Date
TWI840147B true TWI840147B (zh) 2024-04-21
TW202437000A TW202437000A (zh) 2024-09-16

Family

ID=91618745

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112108031A TWI840147B (zh) 2023-03-06 2023-03-06 光罩結構與圖案化方法

Country Status (2)

Country Link
US (1) US20240304445A1 (zh)
TW (1) TWI840147B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4579609B2 (ja) * 2004-07-26 2010-11-10 ルネサスエレクトロニクス株式会社 マスクの製造方法
TWI483322B (zh) * 2012-05-16 2015-05-01 Nanya Technology Corp 密集導線及其接觸墊之圖案的形成方法及具有密集導線及接觸墊的記憶體陣列
TWI540677B (zh) * 2013-09-27 2016-07-01 英特爾股份有限公司 用於後段製程（ｂｅｏｌ）互連的自對準通孔及插塞圖案化
US10305032B2 (en) * 2016-11-30 2019-05-28 Samsung Electronics Co., Ltd. Memory device and method of fabricating the same
CN111653563A (zh) * 2020-05-28 2020-09-11 福建省晋华集成电路有限公司 动态随机存取存储器之版图结构及光掩模的制作方法
CN111863815A (zh) * 2020-06-05 2020-10-30 福建省晋华集成电路有限公司 半导体装置及其形成方法
TW202042364A (zh) * 2019-05-05 2020-11-16 中國科學院微電子研究所 互連結構、電路及包括該互連結構或電路的電子設備
TW202230193A (zh) * 2021-01-28 2022-08-01 台灣積體電路製造股份有限公司 積體電路結構、製造多個通孔結構的方法和產生積體電路佈局圖的方法
TW202243007A (zh) * 2021-04-23 2022-11-01 台灣積體電路製造股份有限公司 製造半導體裝置的方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4579609B2 (ja) * 2004-07-26 2010-11-10 ルネサスエレクトロニクス株式会社 マスクの製造方法
TWI483322B (zh) * 2012-05-16 2015-05-01 Nanya Technology Corp 密集導線及其接觸墊之圖案的形成方法及具有密集導線及接觸墊的記憶體陣列
TWI540677B (zh) * 2013-09-27 2016-07-01 英特爾股份有限公司 用於後段製程（ｂｅｏｌ）互連的自對準通孔及插塞圖案化
US10305032B2 (en) * 2016-11-30 2019-05-28 Samsung Electronics Co., Ltd. Memory device and method of fabricating the same
TW202042364A (zh) * 2019-05-05 2020-11-16 中國科學院微電子研究所 互連結構、電路及包括該互連結構或電路的電子設備
CN111653563A (zh) * 2020-05-28 2020-09-11 福建省晋华集成电路有限公司 动态随机存取存储器之版图结构及光掩模的制作方法
CN111863815A (zh) * 2020-06-05 2020-10-30 福建省晋华集成电路有限公司 半导体装置及其形成方法
TW202230193A (zh) * 2021-01-28 2022-08-01 台灣積體電路製造股份有限公司 積體電路結構、製造多個通孔結構的方法和產生積體電路佈局圖的方法
TW202243007A (zh) * 2021-04-23 2022-11-01 台灣積體電路製造股份有限公司 製造半導體裝置的方法

Also Published As

Publication number Publication date
US20240304445A1 (en) 2024-09-12

Similar Documents

Publication Publication Date Title
US9190261B2 (en) Layer alignment in FinFET fabrication
US8298953B2 (en) Method for defining a separating structure within a semiconductor device
US10319597B2 (en) Semiconductor device with particular fin-shaped structures and fabrication method thereof
TW201351071A (zh) 對準標記、半導體元件及其製造方法
TWI653687B (zh) 半導體元件及其製作方法
US8278770B2 (en) Overlay mark
US20090096116A1 (en) Alignment mark and mehtod for forming the same
JP2010118599A (ja) 半導体装置の製造方法
US7598551B2 (en) High voltage device
TWI726370B (zh) 具有縮減臨界尺寸的半導體元件及其製備方法
CN109917616B (zh) 用于双重图案化的掩模版的制作方法及双重图案化方法
TWI840147B (zh) 光罩結構與圖案化方法
TWI567785B (zh) 半導體裝置圖案化結構之製作方法
TWI766060B (zh) 圖案化方法
CN103839769A (zh) 形成图案的方法
JP2007110069A (ja) コンタクトホール形成方法
CN100449695C (zh) 用于制造半导体器件的方法
CN109494187B (zh) 半导体结构的制作方法
US9837282B1 (en) Semiconductor structure
CN118672052A (zh) 光掩模结构与图案化方法
TWI478212B (zh) 形成圖案的方法
TWI521369B (zh) 佈局分割方法及應用其之半導體元件製造方法
TWI797941B (zh) 半導體裝置的製造方法
TWI716055B (zh) 具有精細圖案的半導體元件結構及其製備方法
US10290543B1 (en) Method for manufacturing semiconductor device