CN100449695C - 用于制造半导体器件的方法 - Google Patents

用于制造半导体器件的方法 Download PDF

Info

Publication number
CN100449695C
CN100449695C CNB2006101019621A CN200610101962A CN100449695C CN 100449695 C CN100449695 C CN 100449695C CN B2006101019621 A CNB2006101019621 A CN B2006101019621A CN 200610101962 A CN200610101962 A CN 200610101962A CN 100449695 C CN100449695 C CN 100449695C
Authority
CN
China
Prior art keywords
polysilicon layer
grid
cursor chi
overlapping cursor
overlapping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101019621A
Other languages
English (en)
Other versions
CN101026095A (zh
Inventor
金承范
南基元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101026095A publication Critical patent/CN101026095A/zh
Application granted granted Critical
Publication of CN100449695C publication Critical patent/CN100449695C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J11/00—Recovery or working-up of waste materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29B—PREPARATION OR PRETREATMENT OF THE MATERIAL TO BE SHAPED; MAKING GRANULES OR PREFORMS; RECOVERY OF PLASTICS OR OTHER CONSTITUENTS OF WASTE MATERIAL CONTAINING PLASTICS
    • B29B17/00—Recovery of plastics or other constituents of waste material containing plastics
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F2/00—Processes of polymerisation
    • C08F2/01—Processes of polymerisation characterised by special features of the polymerisation apparatus used
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02W—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
    • Y02W30/00—Technologies for solid waste management
    • Y02W30/50—Reuse, recycling or recovery technologies
    • Y02W30/62—Plastics recycling; Rubber recycling

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Medicinal Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Environmental & Geological Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

一种用于制造半导体器件的方法包括形成用于涂覆单元区域的键开口掩模，以移除在栅极形成工艺中在重叠光标尺区域之上形成的栅极多晶硅层，并且在调节蚀刻工艺时移除该重叠光标尺区域的栅极多晶硅层，使得该重叠光标尺区域具有优异的形状。

Description

用于制造半导体器件的方法
技术领域
本发明涉及一种用于制造半导体器件的方法，并且更明确地说涉及一种产生具有更好的对准特性的重叠光标尺(overlay vernier)的方法。
背景技术
随着半导体器件的设计规则参数的减小，要形成重叠光标尺以用于执行对于半导体器件的每一层的对准工艺变得越来越困难。
图1a至1d是描绘一种常规的用于形成重叠光标尺的方法的横截面图。左侧(i)代表重叠光标尺区域，而右侧(ii)代表在单元区域中的栅极形成工艺。两个区域同时被形成，其中(i)是伪(dummy)区域而(ii)是有源区域。
请参照图1a，半导体衬底10被蚀刻到预定厚度，以形成凹形栅极区域(或是沟槽)15。同时，重叠光标尺(或是沟槽)25被形成。
请参照图1b，具有预定厚度的栅极氧化膜20被形成在该半导体衬底10的整个表面上。
请参照图1c，填入该凹形栅极区域15以及重叠光标尺区域25的栅极多晶硅层30被形成。由于该凹形栅极及重叠光标尺区域15及25相对于其周围的结构的台阶差异，所以该栅极多晶硅层30的表面是凹形的(或是凹处)。
请参照图1d，栅极金属层(或是栅极导电层)40以及栅极硬掩模层50依次形成在该栅极多晶硅层30之上。该单元区域的栅极硬掩模层50、栅极金属层40以及栅极多晶硅层30被构图以形成栅极。当该栅极多晶硅层30被形成时，重叠光标尺区域25的台阶差异变成较不明显的，并且该重叠光标尺区域25的左右边缘可能变成为不对称的，因而对准工艺变得难以执行。
图2a与2b是描绘该常规重叠光标尺区域的横截面图像。
根据该常规的用于制造半导体器件的方法，当栅极多晶硅层被形成时，重叠光标尺的台阶差异并不是深的，并且侧边是和缓地倾斜。这可能使得对准标记不清楚(请参见图2a)。重叠光标尺的台阶差异的侧边可能变成是不对称的(请参见图2b的区域(a))。于是，重叠特征劣化，并且良率降低。
发明内容
各种实施例针对于提供一种用于制造半导体器件的方法，其形成具有优异的形状的重叠光标尺并且获得重叠光标尺的可再现性。
根据本发明的实施例，一种用于制造半导体器件的方法包括：
(a)蚀刻半导体衬底以形成凹形栅极区域以及重叠光标尺区域；
(b)在该半导体衬底的整个表面上形成栅极氧化膜；
(c)形成填入该凹形栅极区域的栅极多晶硅层并且平坦化该多晶硅层；
(d)移除形成在该重叠光标尺区域之上的栅极多晶硅层；
(e)在该所产得结构的整个表面上形成栅极金属层以及栅极硬掩模层；以及
(f)利用该重叠光标尺来对准该栅极掩模并且形成栅极。
步骤(d)可包括利用键开口掩模(key open mask)的干法蚀刻工艺，该掩模露出该重叠光标尺区域。在此，使用一种具有栅极多晶硅层相对于栅极氧化膜的高度蚀刻选择性的蚀刻气体。
附图说明
图1a至1d是描绘一种常规的用于形成重叠光标尺的方法的横截面图；
图2a与2b是描绘常规的重叠光标尺区域的问题的横截面图像；
图3a至3f是描绘根据本发明的实施例的一种用于制造半导体器件的方法的横截面图；
图4a与4b是描绘根据本发明的实施例的一种用于制造半导体器件的方法的横截面图；以及
图5a与5b是对应于图4a与4b的横截面图像。
简单符号说明
10、100半导体衬底
20、110栅极氧化膜
15、105凹形栅极区域
25、115重叠光标尺区域
30、120栅极多晶硅层
40、130栅极金属层
50、140栅极硬掩模层
150键开口掩模
具体实施方式
本发明将会参考附图来加以详细地描述。只要是可行的，相同的参考图号将会在整个附图被用来指示相同或是类似的部件。
在图3a至3f中，左侧(i)描绘重叠光标尺在重叠光标尺区域中的形成，而右侧(ii)描绘栅极在单元区域中的形成。
请参照图3a，半导体衬底100被蚀刻到预定厚度，以形成凹形栅极区域105以及重叠光标尺区域115。这些区域在本实施例中是沟槽。
请参照图3b，具有预定厚度的栅极氧化膜110被形成在该半导体衬底100的表面之上。
请参照图3c，栅极多晶硅层120被形成以填入该凹形栅极区域105及重叠光标尺区域115。该栅极多晶硅层120形成在该凹形栅极区域105以及重叠光标尺区域115之上。凹处或槽被形成在每一个区域105与115中。
请参照图3d，化学机械研磨(CMP)工艺被执行以平面化该栅极多晶硅层的表面。然而，该栅极多晶硅层120的凹处并未被该CMP工艺完全移除。
请参照图3e，键开口掩模(或是掩模)150被形成以覆盖该单元区域并且露出该重叠光标尺区域115。该掩模在本实施例中利用光致抗蚀剂材料而被形成。该重叠光标尺区域115的栅极多晶硅层120利用该键开口掩模150而被蚀刻去掉。一种对于栅极多晶硅层120与栅极氧化膜110具有高度蚀刻选择性的蚀刻气体被用来移除该栅极多晶硅层120，但不移除该栅极氧化膜110。该重叠光标尺区域的台阶差异藉由移除在该重叠光标尺区域115中的栅极多晶硅层120来加以维持，因而边界变为清楚的且为对称地形成。
请参照图3f，栅极金属层130以及栅极硬掩模层140被形成在该所得结构的表面之上。接着，对准工艺利用该重叠光标尺区域115的台阶差异而被执行，以对准该栅极掩模。之后，该单元区域的栅极硬掩模层140、栅极金属层130以与栅极多晶硅层120被蚀刻以形成栅极。
图4a与4b是描绘根据本发明的另一个实施例的一种用于制造半导体器件的方法的横截面图。图4a与4b展示放大后的重叠光标尺区域115。
图4a描绘该重叠光标尺区域115具有形成于其上的栅极多晶硅层120。在该键开口掩模150(未在图4a中示出)被形成以露出在该重叠光标尺区域115中的栅极多晶硅层120之后，第一蚀刻工艺被执行以移除在该重叠光标尺区域115之上的栅极多晶硅层120的一部分。该第一蚀刻工艺牵涉到范围从0mT至10mT的压力、范围从300W至1500W的源功率(source power)、范围从100W至1000W的偏压功率(bias power)的使用。该第一蚀刻工艺利用CF4气体、Cl2气体或是该等气体的组合而被执行。请参照图4b，第二蚀刻工艺被执行以移除剩余在该重叠光标尺区域115之上的栅极多晶硅层120。该第二蚀刻工艺具有多晶硅相对于氧化物的高度选择性。该第二蚀刻工艺牵涉到范围从5mT至50mT的压力、范围从300W至2500W的源功率、范围从10W至500W的偏压功率、HBr气体、以及O2气体的使用。在一种实施做法中，该第二蚀刻工艺的源功率是偏压功率的5倍，并且所使用的HBr气体的量是O2气体的量的20～70倍。在此，该第二蚀刻工艺中的栅极多晶硅层相对于栅极氧化膜的蚀刻选择比是50∶1至150∶1。
该第一及第二蚀刻工艺利用CCP(电容耦合等离子体)、ICP(感应耦合等离子体)、MERIE(磁增强反应离子蚀刻机)等离子体、或是微波源等离子体来加以执行。
图5a描绘在该第一蚀刻工艺之后的重叠光标尺区域115，其中该多晶硅层120部分被移除。由该蚀刻工艺所产生的氧化膜∶多晶硅∶有机材料的蚀刻选择性是1∶1∶1。该栅极多晶硅层120可被蚀刻至距离该结构的表面300
Figure C20061010196200071
至400
Figure C20061010196200072
的深度。
请参照图5b，该第二蚀刻工艺被执行以移除残留的栅极多晶硅层120。该第二蚀刻工艺也可用来蚀刻在该单元区域中的栅极多晶硅层130以形成栅极。该第二蚀刻工艺具有多晶硅相对于氧化物的高度选择性，因而衬底100将不会被蚀刻到。
如上所述，根据本发明的实施例的用于制造半导体器件的方法包括利用该键开口掩模来执行该第一蚀刻工艺，以在范围从0mT至10mT的压力、范围从300W至1500W的源功率以及范围从100W至1000W的底部功率(bottom power)下，蚀刻该栅极多晶硅层的顶部。该第一蚀刻工艺利用CF4气体、Cl2气体或是该等气体的组合而被执行。接着执行该第二蚀刻工艺，以在范围从5mT至50mT的压力、范围从300W至2500W的源功率以及范围从10W至500W的底部功率的下，利用包括HBr以及O2的蚀刻气体来蚀刻在半导体衬底之上的残留的栅极多晶硅层以与栅极氧化膜。
于是，该重叠光标尺可被形成为具有清楚的台阶差异而易于对准，并且晶片与晶片间以及批次与批次间的配置重叠可被改善，藉此增加半导体器件的可靠性、改进工艺良率以及半导体器件的可再现性。
先前针对本发明的各种实施例的说明已经为了举例与说明的目的而被提出。其并非意欲全部列举出或是限制本发明仅止于所揭露的明确的形式，而是依据上述的教示可对其做修改与变化或是从本发明的实施可得到对其的修改与变化。该些实施例被选择与描述以便于解说本发明的原理以及其实际的应用，并且使得本领域的技术人员能够在各种实施例中以及在适合所思及的特定用途的各种修改下利用本发明。

Claims (14)

1.一种用于制造半导体器件的方法，该方法包括：
蚀刻半导体衬底以形成凹形栅极区域以及重叠光标尺；
在该半导体衬底的该凹形栅极区域以及该重叠光标尺之上形成栅极氧化膜；
形成填入该凹形栅极区域以及该重叠光标尺的多晶硅层；
移除形成在该重叠光标尺之上的多晶硅层的第一部分，其中设置在该凹形栅极区域之上的多晶硅层的第二部分余留在该凹形栅极区域之上；
在该重叠光标尺以及设置在该凹形栅极区域之上的多晶硅层的第二部分之上沉积栅极导电层；以及
利用该重叠光标尺来对准栅极掩模以蚀刻该栅极导电层以形成栅极。
2.如权利要求1所述的方法，其中该移除步骤包括利用键开口掩模的干法蚀刻工艺，该键开口掩模露出设置在该重叠光标尺之上的多晶硅层的该第一部分。
3.如权利要求1所述的方法，其中该移除步骤包括：
形成键开口掩模，该键开口掩模露出设置在该重叠光标尺之上的多晶硅层的该第一部分；
执行第一蚀刻工艺以部分地移除该多晶硅层的该第一部分；以及
执行第二蚀刻工艺以移除该多晶硅层的剩余的第一部分。
4.如权利要求3所述的方法，其中该第二蚀刻工艺被执行直到设置在该重叠光标尺之上的栅极氧化膜露出为止。
5.如权利要求3所述的方法，其中该第一蚀刻工艺在范围从0mT至10mT的压力的下并且利用范围从300W至1500W的源功率、范围从100W至1000W的偏压功率、以及包括CF4的第一蚀刻气体而被执行；且
该第二蚀刻工艺在范围从5mT至50mT的压力下并且利用范围从300W至2500W的源功率、范围从10W至500W的偏压功率、以及包括HBr的第二蚀刻气体而被执行。
6.如权利要求5所述的方法，其中该第一蚀刻气体包括CF4及Cl2气体。
7.如权利要求6所述的方法，其中该第二蚀刻气体包括O2气体。
8.如权利要求3所述的方法，其中该第一蚀刻工艺选自电容耦合等离子体、感应耦合等离子体、磁增强反应离子蚀刻机等离子体、微波源等离子体中的一种。
9.如权利要求3所述的方法，其中该第二蚀刻工艺选自电容耦合等离子体、以及感应耦合等离子体、磁增强反应离子蚀刻等离子体、微波源等离子体中的一种。
10.如权利要求5所述的方法，其中该第二蚀刻工艺的源功率至少是该偏压功率的5倍。
11.如权利要求7所述的方法，其中在该第二蚀刻工艺中所用的HBr气体的量是O2气体的20～70倍。
12.如权利要求3所述的方法，其中该多晶硅层：栅极氧化膜的蚀刻选择性为50∶1至150∶1。
13.一种用于制造半导体器件的方法，该半导体器件具有有源区域以及重叠光标尺区域，该方法包括：
蚀刻半导体衬底以在该重叠光标尺区域中形成沟槽；
在该有源区域以及重叠光标尺区域之上形成栅极氧化膜；
在该重叠光标尺区域以及有源区域之上形成多晶硅层，该多晶硅层填入该沟槽；
移除形成在该重叠光标尺区域之上的多晶硅层的第一部分，其中设置在该有源区域之上的多晶硅层的第二部分余留在该有源区域之上；
在设置于该有源区域之上的多晶硅层的第二部分之上沉积栅极导电层；以及
利用该重叠光标尺区域来对准栅极掩模以蚀刻该栅极导电层以形成栅极。
14.如权利要求13所述的方法，其中形成在该重叠光标尺区域中的沟槽被用来对准该栅极掩模。
CNB2006101019621A 2006-02-21 2006-07-18 用于制造半导体器件的方法 Expired - Fee Related CN100449695C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060016591A KR100745898B1 (ko) 2006-02-21 2006-02-21 반도체 소자의 형성 방법
KR16591/06 2006-02-21

Publications (2)

Publication Number Publication Date
CN101026095A CN101026095A (zh) 2007-08-29
CN100449695C true CN100449695C (zh) 2009-01-07

Family

ID=38428785

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101019621A Expired - Fee Related CN100449695C (zh) 2006-02-21 2006-07-18 用于制造半导体器件的方法

Country Status (4)

Country Link
US (1) US7541255B2 (zh)
KR (1) KR100745898B1 (zh)
CN (1) CN100449695C (zh)
TW (1) TWI311775B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100870316B1 (ko) * 2006-12-28 2008-11-25 주식회사 하이닉스반도체 반도체 소자의 오버레이 버니어 및 그 제조 방법
KR20090082627A (ko) * 2008-01-28 2009-07-31 주식회사 하이닉스반도체 비휘발성 메모리 소자의 제조 방법
US9182491B2 (en) 2011-05-06 2015-11-10 Waikatolink Limited Selective distance range imaging
KR20220014517A (ko) 2020-07-29 2022-02-07 삼성전자주식회사 반도체 메모리 소자 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1096135A (zh) * 1993-03-03 1994-12-07 松下电器产业株式会社 半导体器件及其制造方法
US5889335A (en) * 1997-09-09 1999-03-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
CN1235377A (zh) * 1998-05-13 1999-11-17 日本电气株式会社 半导体存储器件及其制造方法
US20020151183A1 (en) * 2001-02-22 2002-10-17 Yang Chan-Syun David Method of forming a notched silicon-containing gate structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0155835B1 (ko) * 1995-06-23 1998-12-01 김광호 반도체 장치의 얼라인 키 패턴 형성방법
US5786260A (en) * 1996-12-16 1998-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a readable alignment mark structure using enhanced chemical mechanical polishing
US6534378B1 (en) * 1998-08-31 2003-03-18 Cypress Semiconductor Corp. Method for forming an integrated circuit device
KR20010064079A (ko) * 1999-12-24 2001-07-09 박종섭 얼라인먼트 정확도를 개선한 얼라인먼트 마크 형성방법
US6528386B1 (en) * 2001-12-20 2003-03-04 Texas Instruments Incorporated Protection of tungsten alignment mark for FeRAM processing
US6774452B1 (en) * 2002-12-17 2004-08-10 Cypress Semiconductor Corporation Semiconductor structure having alignment marks with shallow trench isolation
JP2005150251A (ja) 2003-11-12 2005-06-09 Renesas Technology Corp 半導体装置の製造方法および半導体装置
JP4938243B2 (ja) * 2005-03-04 2012-05-23 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法、並びに、半導体ウエハ及び半導体ウエハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1096135A (zh) * 1993-03-03 1994-12-07 松下电器产业株式会社 半导体器件及其制造方法
US5889335A (en) * 1997-09-09 1999-03-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of manufacturing the same
CN1235377A (zh) * 1998-05-13 1999-11-17 日本电气株式会社 半导体存储器件及其制造方法
US20020151183A1 (en) * 2001-02-22 2002-10-17 Yang Chan-Syun David Method of forming a notched silicon-containing gate structure

Also Published As

Publication number Publication date
US20070197038A1 (en) 2007-08-23
CN101026095A (zh) 2007-08-29
TW200733189A (en) 2007-09-01
US7541255B2 (en) 2009-06-02
TWI311775B (en) 2009-07-01
KR100745898B1 (ko) 2007-08-02

Similar Documents

Publication Publication Date Title
TWI471903B (zh) 使用間隙物罩幕以倍增頻率之方法
KR100763538B1 (ko) 마스크 패턴의 형성 방법 및 이를 이용한 미세 패턴의 형성방법
US8476002B2 (en) Methods of forming patterned masks
KR20110055912A (ko) 반도체 소자의 콘택홀 형성방법
CN102446703A (zh) 双重图形化方法
TW201248717A (en) Method of reducing striation on a sidewall of a recess
CN100449695C (zh) 用于制造半导体器件的方法
US20090170310A1 (en) Method of forming a metal line of a semiconductor device
CN103839769B (zh) 形成图案的方法
JP5064687B2 (ja) 半導体素子の製造方法
CN109755107A (zh) 自对准双重图案方法
CN107785242A (zh) 三重图形化的方法
JP2007110069A (ja) コンタクトホール形成方法
TWI567785B (zh) 半導體裝置圖案化結構之製作方法
CN100517648C (zh) 用于蚀刻的系统和方法
JP2007027291A (ja) 半導体装置およびその製造方法
TWI478212B (zh) 形成圖案的方法
TW201407719A (zh) 記憶裝置及記憶裝置結構的製備方法
KR20100088292A (ko) 반도체 소자의 미세 콘택홀 형성 방법
TWI727049B (zh) 半導體裝置的形成方法
KR20010073304A (ko) 반도체 소자의 미세 패턴 형성 방법
KR20030094940A (ko) 반도체 소자의 제조방법
KR100257770B1 (ko) 반도체 소자의 미세한 전도막 패턴 형성 방법
CN100424827C (zh) 自行对准接触窗开口的制作方法与半导体元件
CN113363149A (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090107

Termination date: 20130718