CN103839769B - 形成图案的方法 - Google Patents

Abstract

本发明公开了一种形成图案的方法。提供具有第一、第二与第三区域的基底。于第一、第二与第三区域的基底上分别形成第一、第二与第三图案。第一图案具有线宽L1与间距S1，且S1/L1=3。第二图案具有线宽L2与间距S2，且S2/L2为大于或等于3的整数。第三图案具有线宽L3与间距S3，且S3/L3=1。于第一、第二与第三图案的侧壁上分别形成第一、第二与第三间隙壁。于第一区域的基底上形成第一罩幕层。于暴露出的基底上形成第二罩幕层。移除第一罩幕层、第一图案、第二图案与第三图案。本发明的形成图案的方法，通过二次图案化工艺且仅使用两道光罩即可同时在不同区域的基底上形成具有不同间距线宽比的图案，因而有效地降低工艺复杂度，节省工艺成本。

Description

形成图案的方法

技技术领域

本发明是有关于一种半导体工艺，且特别是有关于一种形成图案的方法。

背景技术

随着集成电路技术的进步及元件尺寸的缩小化与集积化，图案的线宽（linewidth）与间距（space）尺寸也随之缩小。当图案的尺寸持续缩小，在制作这些图案时，有可能受限于微影机台的曝光极限而无法形成精确的图案。举例来说，对于目前所使用的微影机台来说，无法精确地制作出线宽小于或等于50nm且间距与线宽的比例为1：1的图案。为了克服上述问题，发展了二次图案化（double patterning）工艺。

一般的半导体工艺中，在不同区域的基底上的图案通常具有不同的间距线宽比。然而，目前的二次图案化工艺只能同时在不同区域的基底上制作出相同间距线宽比的图案。若要在不同区域的基底上制作出具有不同的间距线宽比的图案，则必须额外使用至少一道光罩。如此一来，工艺步骤变得复杂，且生产成本也随之提高。

发明内容

本发明提供一种形成图案的方法，其可同时于不同区域的基板上形成具有不同间距线宽比的图案。

本发明提出一种形成图案的方法，其是先提供具有第一区域、第二区域与第三区域的基底。然后，于第一区域、第二区域与第三区域的基底上分别形成第一图案、第二图案与第三图案，所述第一图案具有第一线宽L1与第一间距S1，所述第二图案具有第二线宽L2与第二间距S2，所述第三图案具有第三线宽L3与第三间距S3，其中S1/L1=3，S2/L2为大于或等于3的整数且S3/L3=1。接着，于第一图案、第二图案与第三图案的侧壁上分别形成第一间隙壁、第二间隙壁与第三间隙壁。而后，于第一区域的基底上形成第一罩幕层，其覆盖第一图案与第一间隙壁。继之，于暴露出的基底上形成第二罩幕层。之后，移除第一罩幕层、第一图案、第二图案与第三图案。

基于上述，在本发明的形成图案的方法中，通过二次图案化工艺且仅使用两道光罩即可同时在不同区域的基底上形成具有不同的间距线宽比的图案，因而有效地降低工艺复杂度，并节省工艺成本。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1A至图1E为依照本发明的第一实施例所绘示的图案的形成流程剖面示意图。

图2A至图2B为依照本发明的第二实施例所绘示的图案的形成流程剖面示意图。

图3为依照本发明的第三实施例所绘示的图案的形成流程剖面示意图。

图4A至图4D为依照本发明的第四实施例所绘示的图案的形成流程剖面示意图。

其中，附图标记说明如下：

100：基底

101：第一区域

102：第二区域

103：第三区域

104：第一图案

105：第一间隙壁

106：第二图案

107：第二间隙壁

108：第三图案

109：第三间隙壁

110：第一罩幕层

112：第二罩幕层

214：导体材料层

215：导体图案

316：介电层

317：栅极图案

418：沟渠

420：绝缘材料层

422：浅沟渠隔离图案

L1、L2、L3、L1′、L2′、L3′、L1″、L2″、L3″、L1″′、L2″′、L3″′、L1″″、L2″″、L3″″：线宽

S1、S2、S3、S1′、S2′、S3′、S1″、S2″、S3″、S1″′、S2″′、S3″′、S1″″、S2″″、S3″″：间距

具体实施方式

图1A至图1E为依照本发明的第一实施例所绘示的图案的形成流程剖面示意图。应注意，图式仅作为解说之用，并非用以限定本发明。

首先，请参照图1A，提供基底100，其具有第一区域101、第二区域102及第三区域103。基底100例如为介电基底、导体基底或硅基底。继之，于第一区域101、第二区域102与第三区域103的基底100上分别形成第一图案104、第二图案106与第三图案108，其中第一图案104具有线宽L1与间距S1，第二图案106具有线宽L2与间距S2，第三图案108具有线宽L3与间距S3。在第一区域101中，第一图案104的间距S1与线宽L1的比例为3：1，即间距S1/线宽L1=3。在第二区域102中，第二图案106的间距S2与线宽L2的比例为大于或等于3的整数。在第三区域103中，第三图案108的间距S3与线宽L3的比例为1：1，即间距S3/线宽L3=1。此外，线宽L1与线宽L2小于或等于50nm，线宽L3大于50nm。在本实施例中，线宽L1与线宽L2例如为50nm，而线宽L3例如为150nm。此外，在本实施例中，虽绘示第二图案106的间距S2/线宽L2=3，但本发明不限定于此。在其他的实施例中，依实际不同的需求可将第二图案106的间距S2/线宽L2调整为大于3的整数。

第一图案104、第二图案106及第三图案108的材料例如是光阻。第一图案104、第二图案106及第三图案108的形成方法例如是先在整个基底100上沉积一层光阻材料层（未绘示），再对光阻材料层进行微影工艺。在其他实施例中，第一图案104、第二图案106及第三图案108的材料也可为碳（carbon）。

接着，请参照图1B，于第一图案104、第二图案106与第三图案108的侧壁上分别形成第一间隙壁105、第二间隙壁107与第三间隙壁109。第一间隙壁105、第二间隙壁107与第三间隙壁109的材料例如是氧化物、氮化物或其他适当的材料。第一间隙壁105、第二间隙壁107与第三间隙壁109的形成方法例如是先利用化学气相沉积法于基底上共形地形成间隙壁材料层（未绘示），接着对间隙壁材料层进行非等向性蚀刻工艺。一般来说，在利用化学气相沉积法来沉积间隙壁材料层时，可将间隙壁材料层的沉积厚度控制为与第一图案104的线宽L1相同，以在非等向性蚀刻工艺之后形成宽度与线宽L1相同的第一间隙壁105。通过形成宽度与线宽L1相同的第一间隙壁105，可使得在第一区域101中两相邻的第一间隙壁105之间的距离与线宽L1相同。举例而言，在第一区域101中，第一图案104的间距S1与线宽L1的比例为3：1，故当线宽L1为50nm时，两相邻的第一间隙壁105之间的距离也为50nm。

然后，请参照图1C，于第一区域101的基底100上形成第一罩幕层110，其覆盖住第一图案104与第一间隙壁105。第一罩幕层110的材料例如是光阻。第一罩幕层110的形成方法例如是先在整个基底100上沉积一层光阻材料层（未绘示），再对光阻材料层进行微影工艺。在其他实施例中，第一罩幕层110的材料也可为碳（carbon）。

之后，请参照图1D，于暴露出的基底100上形成第二罩幕层112。第二罩幕层112的材料例如是氧化物、氮化物或其他适当的材料。第二罩幕层112的形成方法例如是先于整个基底100上形成罩幕材料层（未绘示），接着进行非等向性蚀刻工艺，移除位于第一罩幕层110、第二图案106、第二间隙壁107、第三图案108与第三间隙壁109上方的罩幕材料层。特别一提的是，在第三区域103中，在形成第三间隙壁109之后，依据线宽L3与间距S3的尺寸，两相邻的第三间隙壁109之间可能具有空隙，也可能不具有空隙。在两相邻的第三间隙壁109之间不具有空隙的情况下，第二罩幕层112则不会形成于第三区域103中。

接着，请参照图1E，移除第一罩幕层110、第一图案104、第二图案106与第三图案108，以在基底100的第一区域101、第二区域102与第三区域103上分别形成具有不同间距线宽比的图案。详细地说，第一区域101上所形成的图案由第一间隙壁105构成，此图案具有间距S1′与线宽L1′，且间距S1′/线宽L1′＝1。第二区域102上所形成的图案由第二间隙壁107及第二罩幕层112构成，此图案具有间距S2′与线宽L2′，且间距S2′/线宽L2′＝1/3。第三区域103上所形成的图案由第三间隙壁109及第二罩幕层112构成，此图案具有间距S3′与线宽L3′，且间距S3′/线宽L3′＝1。移除第一罩幕层110、第一图案104、第二图案106与第三图案108的方法例如是进行灰化（ashing）处理。

在第二区域102中，移除第二图案106之后所形成的图案的间距S2′即为第二图案106的线宽L2，而线宽L2′即为第二图案106的间距S2。因此，第二区域102上所形成的图案的间距S2′与线宽L2′可分别对应于第二图案106的线宽L2与间距S2（如图1A所示）而改变。同样地，在第一区域101中，移除第一图案104之后所形成的图案的间距S1′即为第一图案104的线宽L1，而线宽L1′即为第一间隙壁105的宽度；在第三区域103中，移除第三图案108之后所形成的图案的间距S3′即为第三图案108的线宽L3，而线宽L3′即为第三图案108的间距S3。因此，第三区域103上所形成的图案的间距S3′与线宽L3′可分别对应于第三图案108的线宽L3与间距S3（如图1A所示）而改变。也就是说，在本实施例中，在移除第一罩幕层110、第一图案104、第二图案106与第三图案108之后，在第一区域101中，图案的线宽L1′为50nm，且间距S1′与线宽L1′的比例为1：1；在第二区域102中，图案的间距S2′为50nm，且间距S2′与线宽L2′的比例为1：3；在第三区域103中，图案的线宽L3′为150nm，且间距S3′与线宽L3′的比例为1：1。

基于第一实施例可知，通过二次图案化工艺且仅使用两道光罩即可同时在基底100的第一区域101、第二区域102与第三区域103上分别形成具有不同间距线宽比的图案，且间距线宽比可依实际需要进行调整。因此，可有效地降低工艺复杂度、节省工艺成本。

特别一提的是，依照基底100的类型，上述在不同区域的基底上的具有不同间距线宽比的图案可用来形成所需的元件。以下通过第二实施例至第四实施例来详细说明。然而，下列实施例并非用以限制本发明。

图2A至图2B为依照本发明的第二实施例所绘示的图案的形成流程剖面示意图。在图2A至图2B中，与图1E相同的元件将以相同的标号表示，于此不另行说明。在本实施例中，基底100为介电基底。

首先，请参照图2A，在进行图1E所述的步骤之后，于整个基底100上形成导体材料层214。导体材料层214的材料例如是金属，且其形成方式例如是化学气相沉积法。

然后，请参照图2B，进行平坦化工艺，直到暴露出第一间隙壁105、第二间隙壁107、第三间隙壁109与第二罩幕层112，以形成导体图案215。第一区域101中的导体图案215的间距S1″/线宽L1″=1；第二区域102中的导体图案215的间距S2″/线宽L2″=3以及第三区域103中的导体图案215的间距S3″/线宽L3″=1。在本实施例中，导体图案215可作为导线图案之用。此外，在本实施例中，在第一区域101中，导线图案的线宽为50nm，且间距与线宽的比例为1：1；在第二区域102中，导线图案的线宽为50nm，且间距与线宽的比例为3：1；在第三区域103中，导线图案的线宽为150nm，且间距与线宽的比例为1：1。

基于第二实施例可知，对应于第一实施例中所形成的具有不同间距线宽比的图案，可在基底100的第一区域101、第二区域102与第三区域103上分别形成具有不同间距线宽比的导体图案215。此外，仅需要使用两道光罩即可在基底100的不同区域中形成具有不同间距线宽比的导体图案215，因而可有效地降低工艺复杂度并节省工艺成本。

图3为依照本发明的第三实施例所绘示的图案的形成流程剖面示意图。在图3中，与图1E相同的元件将以相同的标号表示，于此不另行说明。在本实施例中，基底100为导体基底，且配置在一介电层316上。

请参照图3，在进行图1E所述的步骤之后，以第一间隙壁105、第二间隙壁107、第三间隙壁109与第二罩幕层112为罩幕，移除未被第一间隙壁105、第二间隙壁107、第三间隙壁109与第二罩幕层112所覆盖的基底100而形成栅极图案317。上述移除部分基底100的方法例如为进行干蚀刻工艺。第一区域101中的栅极图案317的间距S1″′/线宽L1″′=1；第二区域102中的栅极图案317的间距S2″′/线宽L2″′=1/3；第三区域103中的栅极图案317的间距S3″′/线宽L3″′=1。在本实施例中，在第一区域101中，栅极图案317的线宽L1″′为50nm，且间距S1″′与线宽L1″′的比例为1：1；在第二区域102中，栅极图案317的间距S2″′为50nm，且间距S2″′与线宽L2″′的比例为1：3；在第三区域103中，栅极图案317的线宽L3″′为150nm，且间距S3″′与线宽L3″′的比例为1：1。

基于第三实施例可知，对应于第一实施例中所形成的具有不同间距线宽比的图案，可在基底100的第一区域101、第二区域102与第三区域103上分别形成具不同间距线宽比的栅极图案317。此外，仅需要使用两道光罩即可在基底100的不同区域中形成具有不同间距线宽比的栅极图案317，因而可有效地降低工艺复杂度并节省工艺成本并。

图4A至图4D为依照本发明的第四实施例所绘示的图案的形成流程剖面示意图。在图4A至图4D中，与图1E相同的元件将以相同的标号表示，于此不另行说明。在本实施例中，基底100为硅基底。

首先，请参照图4A，以第一间隙壁105、第二间隙壁107、第三间隙壁109与第二罩幕层112为罩幕，移除部分基底100，以形成多个沟渠418。移除基底100的方法例如是进行干蚀刻工艺。

然后，请参照图4B，于基底上100形成绝缘材料层420，并填满沟渠418。绝缘材料层420的材料例如是氧化物、氮化物或其他适当的材料，且形成方法例如为进行化学气相沉积法。

接着，请参照图4C，进行平坦化工艺，直到暴露出第一间隙壁105、第二间隙壁107、第三间隙壁109与第二罩幕层112，以形成浅沟渠隔离（shallowtrench isolation，STI）图案422。

而后，请参照图4D，移除第一间隙壁105、第二间隙壁107、第三间隙壁109与第二罩幕层112，保留浅沟渠隔离图案422。上述第一间隙壁105、第二间隙壁107、第三间隙壁109与第二罩幕层112的移除方法例如为进行干蚀刻工艺。第一区域101中的浅沟渠隔离图案422的间距S1″″/线宽L1″″＝1；第二区域102中的浅沟渠隔离图案422的间距S2″″/线宽L2″′=3以及第三区域103中的浅沟渠隔离图案422的间距S3″″/线宽L3″″＝1。在本实施例中，在第一区域101中，浅沟渠隔离图案422的线宽L1″″为50nm，且间距S1″″与线宽L1″″的比例为1：1；在第二区域102中，浅沟渠隔离图案422的线宽L2″″为50nm，且间距S2″″与线宽L2″″的比例为3：1。在第三区域103中，浅沟渠隔离图案422的线宽L3″″为150nm，且间距S3″″与线宽L3″″的比例为1：1。

基于第四实施例可知，对应于第一实施例中所形成的具有不同间距线宽比的图案，可在基底100的第一区域101、第二区域102与第三区域103上分别形成具有不同间距线宽比的浅沟渠隔离图案422。此外，仅需要使用两道光罩即可在基底100的不同区域中形成具有不同间距线宽比的浅沟渠隔离图案422，因而可有效地降低工艺复杂度并节省工艺成本。

综上所述，在上述实施例所提出的形成图案的方法中，通过二次图案化工艺且仅使用两道光罩，可同时在不同区域的基底上形成具有不同间距线宽比的图案，因此可有效地降低工艺复杂度，并节省工艺成本。此外，可依据不同区域中的需求来调整各区域中的图案的间距线宽比，因此本发明的图案形成方法可应用于更多领域中。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。

Claims (9)

1.一种形成图案的方法，包括：

提供具有第一区域、第二区域与第三区域的基底；

于所述第一区域、所述第二区域与所述第三区域的所述基底上分别形成第一图案、第二图案与第三图案，所述第一图案具有第一线宽L1与第一间距S1，所述第二图案具有第二线宽L2与第二间距S2，所述第三图案具有第三线宽L3与第三间距S3，其中S1/L1＝3，S2/L2为大于或等于3的整数且S3/L3＝1；

于所述第一图案、所述第二图案与所述第三图案的侧壁上分别形成第一间隙壁、第二间隙壁与第三间隙壁；

于所述第一区域的所述基底上形成第一罩幕层，所述第一罩幕层覆盖所述第一图案与所述第一间隙壁；

于所述基底上形成罩幕材料层；

进行非等向性蚀刻工艺，移除位于所述第一罩幕层、所述第二图案、所述第二间隙壁、所述第三图案与所述第三间隙壁上方的所述罩幕材料层，以形成第二罩幕层；以及

移除所述第一罩幕层、所述第一图案、所述第二图案与所述第三图案。

2.如权利要求1所述的形成图案的方法，其中所述第一线宽L1与所述第二线宽L2小于或等于50nm，而所述第三线宽L3大于50nm。

3.如权利要求1所述的形成图案的方法，其中所述第一间隙壁、所述第二间隙壁与所述第三间隙壁的形成方法包括：

于所述基底上共形地形成间隙壁材料层；以及

进行非等向性蚀刻工艺。

4.如权利要求1所述的形成图案的方法，其中所述基底为介电基底。

5.如权利要求4所述的形成图案的方法，其中在移除所述第一罩幕层、所述第一图案、所述第二图案与所述第三图案之后，还包括：

于所述基底上形成导体材料层；以及

进行平坦化工艺，直到暴露出所述第一间隙壁、所述第二间隙壁、所述第三间隙壁与所述第二罩幕层。

6.如权利要求1所述的形成图案的方法，其中所述基底为导体基底。

7.如权利要求6所述的形成图案的方法，其中在移除所述第一罩幕层、所述第一图案、所述第二图案与所述第三图案之后，还包括以所述第一间隙壁、所述第二间隙壁、所述第三间隙壁与所述第二罩幕层为罩幕，移除部分所述基底。

8.如权利要求1所述的形成图案的方法，其中所述基底为硅基底。

9.如权利要求8所述的形成图案的方法，其中在移除所述第一罩幕层、所述第一图案、所述第二图案与所述第三图案之后，还包括：

以所述第一间隙壁、所述第二间隙壁、所述第三间隙壁与所述第二罩幕层为罩幕，移除部分所述基底，以形成多个沟渠；

于所述基底上形成绝缘材料层，并填满所述沟渠；

进行平坦化工艺，直到暴露出所述第一间隙壁、所述第二间隙壁、所述第三间隙壁与所述第二罩幕层；以及

移除所述第一间隙壁、所述第二间隙壁、所述第三间隙壁与所述第二罩幕层。